KR970063968A - 비터비복호기 - Google Patents
비터비복호기 Download PDFInfo
- Publication number
- KR970063968A KR970063968A KR1019970005205A KR19970005205A KR970063968A KR 970063968 A KR970063968 A KR 970063968A KR 1019970005205 A KR1019970005205 A KR 1019970005205A KR 19970005205 A KR19970005205 A KR 19970005205A KR 970063968 A KR970063968 A KR 970063968A
- Authority
- KR
- South Korea
- Prior art keywords
- selection information
- path selection
- path
- distance
- viterbi decoder
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
- H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
경로선택정보기억부로서 램(RAM)과 같은 기억장치를 사용하여 저소비전력과 고속도로 비터비(Viterbi) 복호를 수행하는 비터비복호기. ACS 처리부(13a, 13b)는, 분기거리연산부(12)로부터의 분기거리(Branch metrics)와 경로선택정보를 산출하기 위한 이전(previous) 주기의 경로에 따라, 짝수와 홀수상태에 대해 각각 ACS처리를 시분할적으로 수행한다. 경로선택정보간의 8상태는 임시 기억회로(20)에 의해 수집되어 경로선택정보기억부(15)로 보내져서 기록된다. 경로선택정보기억부(15)에서, 과거경로선택정보는 경로선택정보의 기록시간과 다른 시간동안에 판독된다. 경로선택정보기억부(15)에서 경로선택정보의 최우상태에 대응하는 경로선택정보는, 모든 상태에 대해 ACS 처리가 수행되는 동안에 판독된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명을 실시하는 비터비복호기의 구조를 나타내는 개략블록도.
Claims (7)
- 비터비복호기에 있어서, 미리 설정된 주기로 공급되는 입력부호에 따라 분기거리를 연산하는 분기거리연산수단과, 현재 주기에 대해 한 주기 이전의 경로거리와 상기 경로거리연산수단으로부터의 분기거라에 따라 경로선택정보와 각 상태의 경로거리를 연산하는 ACS 처리수단과, 한 번에 n 상태에 대한 상기 ACS 연산수단으로부터의 경로선택정보를 기억하는 경로선택정보기억수단을 포함하여 구성되며, 상기 경로선택정보기억수단으로의 경로선택정보의 기록시간과 다른 시간동안 최우판정을 위해 과거경로선택정보가 경로선택정보기억수단으로부터 판독되는 것을 특징으로 하는 비터비복호기.
- 제1항에 있어서, 그한 번에 n상태에 대해 상기 ACS 연산수단으로부터 경로선택정보를 일실적으로 기억하는 일실기억수단을 더 포함하여 구성되며, 경로선택정보의 n 상태는 한번에 판독되어 상기 경로선택정보기억수단으로 공급되는 것을 특징으로 하는 비터비복호기.
- 제2항에 있어서, 그 내부에 기억된 경로거리가 상기 ACS 연산수단에 의해 연산된 경로거리로 갱신되는 경로거리메모리를 더 포함하여 구성돈 것을 특징으로 하는 비터비복호기.
- 제1항에 있어서, 시분할로 동작되는 복수의 ACS 연산수단을 포함하여 구성되며, 상기 각 ACS 연산수단은 상기 분거리 연산수단으로부터의분기거리에 따라 경로선택정보와 각 상태의 경로거리를 연산하는 것을 특징으로 하는 비터비복호기.
- 제2항에 있어서, 상기 일시기억수단은 복수의 래치회로를 포함하여 구성된 것을 특징으로 하는 비터비복호기.
- 제1항에 있어서, 상기 경로선택정보기억수단은 각 주소에서 n비트를 기억하는 램인 것을 특징으로 하는 비터비복호기.
- 제1항에 있어서,추정복호데이터를 출력하기 위해 상기 경로선택기억수단으로부터 판독된 데이터에 따라 복호데이터를 추정하는 데이터추정부를 더 포함하여 구성된 것을 특징으로 하는 비터비복호기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8041352A JPH09232972A (ja) | 1996-02-28 | 1996-02-28 | ビタビ復号器 |
JP96-041352 | 1996-02-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970063968A true KR970063968A (ko) | 1997-09-12 |
Family
ID=12606124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970005205A KR970063968A (ko) | 1996-02-28 | 1997-02-20 | 비터비복호기 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5982822A (ko) |
JP (1) | JPH09232972A (ko) |
KR (1) | KR970063968A (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69706639T2 (de) * | 1996-12-24 | 2002-02-07 | Matsushita Electric Industrial Co., Ltd. | Datenprozessor und Verfahren zur Datenverarbeitung |
JP3242059B2 (ja) * | 1997-06-04 | 2001-12-25 | 沖電気工業株式会社 | ビタビ復号器 |
JP3343201B2 (ja) | 1997-06-12 | 2002-11-11 | 株式会社日立製作所 | 復号回路および情報処理装置 |
KR100386244B1 (ko) * | 1998-01-22 | 2004-01-24 | 엘지전자 주식회사 | 비터비 디코더 |
US6212664B1 (en) * | 1998-04-15 | 2001-04-03 | Texas Instruments Incorporated | Method and system for estimating an input data sequence based on an output data sequence and hard disk drive incorporating same |
JP2000138595A (ja) * | 1998-10-29 | 2000-05-16 | Nec Corp | ビタビ復号器 |
US6741664B1 (en) * | 1999-02-05 | 2004-05-25 | Broadcom Corporation | Low-latency high-speed trellis decoder |
TW447194B (en) | 1999-04-12 | 2001-07-21 | Matsushita Electric Ind Co Ltd | Viterbi decoding device and method |
AU762877B2 (en) | 1999-10-05 | 2003-07-10 | Samsung Electronics Co., Ltd. | Component decoder and method thereof in mobile communication system |
JP4010086B2 (ja) * | 1999-12-24 | 2007-11-21 | 日本ビクター株式会社 | ビタビ復号器 |
JP3501725B2 (ja) * | 2000-05-12 | 2004-03-02 | 日本電気株式会社 | ビタビ復号器 |
WO2003081854A1 (en) * | 2002-03-27 | 2003-10-02 | Samsung Electronics Co., Ltd. | Apparatus and method for receiving packet data control channel in a mobile communication system |
JP2005045727A (ja) | 2003-07-25 | 2005-02-17 | Matsushita Electric Ind Co Ltd | ビタビ復号器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62233933A (ja) * | 1986-04-03 | 1987-10-14 | Toshiba Corp | ヴイタビ復号法 |
JP3120511B2 (ja) * | 1991-11-21 | 2000-12-25 | ソニー株式会社 | ビタビ復号装置 |
ZA947317B (en) * | 1993-09-24 | 1995-05-10 | Qualcomm Inc | Multirate serial viterbi decoder for code division multiple access system applications |
-
1996
- 1996-02-28 JP JP8041352A patent/JPH09232972A/ja not_active Withdrawn
-
1997
- 1997-02-11 US US08/798,548 patent/US5982822A/en not_active Expired - Fee Related
- 1997-02-20 KR KR1019970005205A patent/KR970063968A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
US5982822A (en) | 1999-11-09 |
JPH09232972A (ja) | 1997-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970063968A (ko) | 비터비복호기 | |
US6317472B1 (en) | Viterbi decoder | |
MY119831A (en) | Viterbi decoding apparatus and viterbi decoding method | |
KR940006020A (ko) | 가변장-코드로 엔코드된 신호의 디코딩 장치 | |
KR960027369A (ko) | 정위치 현재 상태/다음 상태 레지스터 | |
KR950016018A (ko) | 효율적인 메모리 사용 방법, 효율적인 자원 사용방법, 보유를 위한 다음 상태 코스트의 결정방법, 신호처리를 위한 집적회로 및 디지탈 신호 변환 방법 | |
KR970063964A (ko) | 비터비디코더의 생존메모리관리방법 및 그에 따른 생존메모리장치 | |
RU2002113295A (ru) | Высокоскоростной модуль сложения /сравнения/ выбора для декодера витерби | |
KR970057910A (ko) | 디지탈정보 부호화장치, 디지탈정보 복호화장치, 디지탈정보 부호화복호화장치, 디지탈정보 부호화방법 및 디지탈정보 복호화방법 | |
KR900701101A (ko) | 가변-길이 엔코드된 데이타 디코딩 장치 | |
Collins et al. | Memory management in traceback Viterbi decoders | |
KR960036749A (ko) | 가변길이 복호화 장치 | |
US6792570B2 (en) | Viterbi decoder with high speed processing function | |
KR950022523A (ko) | 디지탈 통신 시스템 운영 방법 및 디코드 장치와 집적 회로 | |
RU2002123884A (ru) | Декодирование витерби с обновлением метрики пути, выполняемым в порядке расположения битовых сегментов | |
JPH09266448A (ja) | ビタビ復号化装置およびビタビ復号化方法 | |
KR100262303B1 (ko) | 비터비알고리즘을적용하는복호과정에서의생존경로역추적방법및그장치 | |
EP1151383A1 (en) | Content addressable memory addressable by redundant form input data | |
KR0148060B1 (ko) | Viterbi 복호기의 ACS를 위한 메모리 최적 구조 | |
KR20040050754A (ko) | 고속 비터비 디코더 | |
JPH09246990A (ja) | 可変長符号復号化器 | |
KR100686170B1 (ko) | 디코딩 장치 및 이를 이용한 디코딩 방법 | |
KR0183115B1 (ko) | 비터비 디코더의 패스 메모리의 제어회로 | |
KR970024633A (ko) | 비터비 복호기에서 한개의 메모리를 사용한 상태 매트릭 메모리운용방법 및 그 장치 | |
JP2001358598A (ja) | ビタビデコーダ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |