KR20040050754A - 고속 비터비 디코더 - Google Patents

고속 비터비 디코더 Download PDF

Info

Publication number
KR20040050754A
KR20040050754A KR1020020077924A KR20020077924A KR20040050754A KR 20040050754 A KR20040050754 A KR 20040050754A KR 1020020077924 A KR1020020077924 A KR 1020020077924A KR 20020077924 A KR20020077924 A KR 20020077924A KR 20040050754 A KR20040050754 A KR 20040050754A
Authority
KR
South Korea
Prior art keywords
output
block
acs
traceback
path information
Prior art date
Application number
KR1020020077924A
Other languages
English (en)
Inventor
이용수
채수창
최정필
박윤옥
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020020077924A priority Critical patent/KR20040050754A/ko
Publication of KR20040050754A publication Critical patent/KR20040050754A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 고속 비터비 디코더에 관한 것으로, 이 고속 비터비 디코더는 모든 상태가 병렬로 처리되는 고속 비터비 디코더로서, 디코딩을 위한 입력 심볼에 대해 모든 상태에서 발생하는 코드워드와의 해밍거리인 가지 메트릭을 계산하여 출력하는 가지 메트릭 연산부; 모든 상태에 대하여, 상기 가지 메트릭 연산부에서 출력되는 가지 메트릭과, 별도로 입력되는 정규화된 경로 메트릭을 입력받아서 더하고 비교해서 선택하는 동작을 수행하여 결과 경로 메트릭값을 출력하고, 다양한 길이의 블록단위로 디코딩될 때 매 블록마다 디코딩이 끝남을 알리는 역추적 제어 정보를 제공하는 ACS 연산부; 상기 ACS 연산부에서 출력되는 모든 상태에 대한 경로 메트릭값을 입력받아서 정규화하여 상기 ACS 연산부로 출력하는 정규화 연산부; 상기 ACS 연산부에서 출력되는 모든 상태에 대해 선택된 경로 정보를 입력받아서 블록 단위로 저장하는 두 개의 역추적 저장부; 상기 ACS 연산부에서 제공되는 역추적 제어 정보를 사용하여, 상기 ACS 연산부에서 출력되는 경로 정보가 상기 두 개의 역추적 저장부에 교대로 저장되도록 제어하는 동시에, 상기 두 개의 역추적 저장부에 저장된 경로 정보가 교대로 출력되도록 제어하는 역추적 저장 제어부－여기서 역추적 저장 제어부는 상기 ACS 연산부에서 출력되는 경로 정보가 저장되고 있는 역추적 저장부에서는 경로 정보가 출력되지 않도록 제어함－; 및 상기 역추적 저장부에서 출력되는 모든 상태에 대해 선택된 경로 정보를 이용하여 실제 디코딩을 수행하는 역추적부를 포함한다. 본 발명에 따르면, 다양한 길이의 블록단위별 파이프라인식 디코딩이 가능해지고, 이로 인해 고속 비터비 디코딩의 스루풋이 개선된다.

Description

고속 비터비 디코더 {HIGH SPEED VITERBI DECODER}
본 발명은 4세대 선도구현용 모뎀과 관련된 채널 디코딩에 관한 것으로, 보다 구체적으로는 4세대 선도구현용 모뎀과 관련된 채널 디코딩 중 컨벌루셔널(convolutional) 인코딩에 대한 디코딩의 하나를 수행하는 고속 비터비 디코더에 관한 것이다.
종래의 고속 비터비 디코더는 첨부한 도 1에 도시된 바와 같이, 가지 메트릭 연산부(102)가 입력 버퍼(101)로부터 입력 심볼을 읽어와서 코드워드와의 해밍거리인 가지 메트릭을 계산하고, ACS(Add-Compare-Select) 연산부(103)는 가지 메트릭 연산부(102)에서 출력되는 가지 메트릭과 정규화 연산부(104)에서 출력되는 정규화된 경로 메트릭을 입력받아서 더하고 비교해서 선택하여 출력하면, 역추적저장부(105)에서는 ACS 연산부(103)로부터 출력되는 경로 정보를 저장한다.
이렇게 저장된 경로 정보는 역추적부(106)에 의해 실제 디코딩을 수행할 때 사용되고, 디코딩된 결과 데이터는 출력 버퍼(107)를 통해 출력된다.
이와 같이, 종래의 고속 비터비 디코더는 ACS 연산부(103)에서 출력되는 경로 정보를 저장하는 역추적 저장부(105)가 하나 뿐이어서 첨부한 도 2에 도시된 타이밍도에서 알 수 있는 바와 같이, ACS 연산부(103)에서 출력되는 한 블록의 데이터를 역추적 저장부(105)에 쓰기를 하고난 후 역추적부(106)가 쓴 데이터를 읽어가야 하므로, 두 블록의 시간이 지나야 결과적으로 한 블록의 데이터가 디코딩될 수 있다.
따라서, 고속 비터비 디코딩 중 모든 상태에서 가지 메트릭 계산과 ACS를 병렬로 처리하고, 다양한 길이의 블록 단위별 디코딩 처리가 가능한 고속 비터비 디코더가 요구된다.
따라서, 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, 경로 정보를 블록 단위로 저장할 수 있는 두 개의 역추적 저장부를 두고, ACS에서 출력되는 블록 데이터의 다양한 길이 정보를 제공함으로써, 모든 상태에서 가지 메트릭 계산과 ACS를 병렬로 처리하고, 다양한 길이의 블록 단위별 디코딩 처리가 가능한 고속 비터비 디코더를 제공하는 데 있다.
도 1은 종래의 비터비 디코더의 블록도이다.
도 2는 도 1에 도시된 역추정 저장부에 대한 타이밍도이다.
도 3은 본 발명의 실시예에 따른 고속 비터비 디코더의 블록도이다.
도 4는 도 3에 도시된 두 개의 역추적 저장부에 대한 타이밍도이다.
상기 목적을 달성하기 위한, 본 발명의 특징에 따른 고속 비터비 디코더는,
모든 상태가 병렬로 처리되는 고속 비터비 디코더로서,
디코딩을 위한 입력 심볼에 대해 모든 상태에서 발생하는 코드워드와의 해밍거리인 가지 메트릭을 계산하여 출력하는 가지 메트릭 연산부; 모든 상태에 대하여, 상기 가지 메트릭 연산부에서 출력되는 가지 메트릭과, 별도로 입력되는 정규화된 경로 메트릭을 입력받아서 더하고 비교해서 선택하는 동작을 수행하여 결과 경로 메트릭값을 출력하고, 다양한 길이의 블록단위로 디코딩될 때 매 블록마다 디코딩이 끝남을 알리는 역추적 제어 정보를 제공하는 ACS 연산부; 상기 ACS 연산부에서 출력되는 모든 상태에 대한 경로 메트릭값을 입력받아서 정규화하여 상기 ACS 연산부로 출력하는 정규화 연산부; 상기 ACS 연산부에서 출력되는 모든 상태에 대해 선택된 경로 정보를 입력받아서 블록 단위로 저장하는 두 개의 역추적 저장부; 상기 ACS 연산부에서 제공되는 역추적 제어 정보를 사용하여, 상기 ACS 연산부에서 출력되는 경로 정보가 상기 두 개의 역추적 저장부에 교대로 저장되도록 제어하는 동시에, 상기 두 개의 역추적 저장부에 저장된 경로 정보가 교대로 출력되도록 제어하는 역추적 저장 제어부－여기서 역추적 저장 제어부는 상기 ACS 연산부에서 출력되는 경로 정보가 저장되고 있는 역추적 저장부에서는 경로 정보가 출력되지 않도록 제어함－; 및 상기 역추적 저장부에서 출력되는 모든 상태에 대해 선택된 경로 정보를 이용하여 실제 디코딩을 수행하는 역추적부를 포함한다.
여기서, 상기 고속 비터비 디코더는 상기 역추적 저장 제어부의 제어에 따라 상기 ACS 연산부에서 출력되는 모든 상태에 대해 선택된 경로 정보를 입력받아서 상기 두 개의 역추적 저장부 중 하나로 선택적으로 출력하는 역다중화부; 및 상기역추적 저장 제어부의 제어에 따라 상기 두 개의 역추적 저장부에서 각각 출력되는 모든 상태에 대해 선택된 경로 정보 중 하나를 선택하여 출력하는 다중화부를 더 포함한다.
이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 고속 비터비 디코더의 블록도이다.
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 고속 비터비 디코더는 입력 버퍼(201), 가지 메트릭 연산부(202), ACS 연산부(203), 정규화 연산부(204), DEMUX(205), 역추적 저장부(206, 207), 역추적 저장 제어부(208), MUX(209), 역추적부(210) 및 출력버퍼(211)를 포함한다.
입력 버퍼(201)는 비터비 디코딩을 위해 외부에서 입력되는 심볼을 저장하고 출력한다.
가지 메트릭 연산부(202)는 입력 버퍼(201)로부터 입력 심볼을 읽어와서 모든 상태에서 발생하는 코드워드와의 해밍거리인 가지 메트릭을 계산하여 출력한다.
ACS 연산부(203)는 모든 상태에 대하여, 가지 메트릭 연산부(202)에서 출력되는 가지 메트릭과 정규화 연산부(204)에서 출력되는 정규화된 경로 메트릭을 입력받아서 더하고 비교해서 선택하는 동작을 수행하여 결과 경로 메트릭값을 출력한다.
정규화 연산부(204)는 ACS 연산부(203)에서 출력되는 모든 상태에 대한 경로 메트릭값을 입력받아서 정규화하여 ACS 연산부(203)로 출력한다.
DEMUX(Demultplexer, 역다중화부)(205)는 역추적 저장 제어부(208)의 제어에따라 ACS 연산부(203)에서 출력되는 모든 상태에 대해 선택된 경로 메트릭값을 입력받아서 역추적 저장부(206) 또는 역추적 저장부(207) 중 하나로 선택하여 출력한다.
두 개의 역추적 저장부(206, 207)는 DEMUX(205)에서 출력되는 모든 상태에 대해 선택된 경로 정보를 저장한다.
MUX(Multiplexer, 다중화부)(208)는 역추적 저장 제어부(208)의 제어에 따라 역추적 저장부(206, 207)에서 각각 출력되는 모든 상태에 대해 선택된 경로 정보 중 하나를 선택하여 출력한다.
역추적 저장 제어부(208)는 다양한 길이의 블록 단위로 디코딩이 수행될 때 매 블록마다 디코딩이 끝날 때 ACS 연산부(203)에서 출력되는 역추적 저장 제어 정보를 받아서 DEMUX(205) 및 MUX(209)를 제어하는 신호를 출력한다.
여기서, DEMUX(205)와 MUX(209)는 동시에 동일한 역추적 저장부(206, 207)를 선택할 수 없으므로, 역추적 저장 제어부(208)에서 출력되는 제어 신호는 DEMUX(205)로는 직접 입력되고, MUX(209)로는 인버터(212)에 의해 반전되어 입력된다.
역추적부(210)는 MUX(209)에서 출력되는 모든 상태에 대해 선택된 경로 정보를 이용하여 실제 디코딩을 수행한다.
출력 버퍼(211)는 역추적부(210)에 의해 디코딩된 결과값을 저장하고 외부로 출력한다.
이하 본 발명의 실시예에 따른 고속 비터비 디코더에 대해 설명한다.
여기서 입력 버퍼(201), 가지 메트릭 연산부(202), ACS 연산부(203), 정규화 연산부(204), 역추적부(210) 및 출력 버퍼(211)의 기능 및 동작은 종래 기술 분야에서 도 1을 참조하여 설명한 바와 유사하므로 여기에서는 상세한 설명은 생략하고 차이점이 있는 부분에 대해서만 설명한다.
먼저, ACS 연산부(203)는 모든 상태에 대하여, 가지 메트릭 연산부(202)에서 출력되는 가지 메트릭과 정규화 연산부(204)에서 출력되는 정규화된 경로 메트릭을 입력받아서 더하고 비교해서 선택하는 동작을 수행하여 결과 경로 메트릭값을 정규화 연산부(204)로 출력하는 것 외에, 다양한 길이의 블록 단위로 디코딩이 수행될 때 매 블록마다 디코딩이 끝남을 알리는 역추적 저장 제어 정보를 역추적 저장 제어부(208)로 출력한다.
역추적 저장 제어부(208)는 ACS 연산부(203)에서 출력되는 매 블록마다 디코딩이 끝남을 알리는 역추적 저장 제어 정보에 따라 DEMUX(205)를 제어하여 ACS 연산부(203)에서 출력되는 경로 정보가 두 개의 역추적 저장부(206, 207)에 교대로 써지도록 하는 동시에, MUX(209)를 제어하여 두 개의 역추적 저장부(206, 207)에서 출력되는 경로 정보 중 하나만이 역추적 장치(210)로 출력되도록 한다.
이와 같이 두 개의 역추적 저장부(206, 207)에 경로 정보를 쓸 때는 DEMUX(205)를 사용하여 각각 선택하고, 두 개의 역추적 저장부(206, 207)에서 경로 정보를 읽을 때는 MUX(206, 207)를 사용하여 각각 선택함으로써 두 개의 역추적 저장부(206, 207)에 동시에 경로 정보를 쓰고 읽는 상태가 발생되지 않는다.
첨부한 도 4를 참조하는 경우, DEMUX(205)를 사용하여 역추적 저장부(206)에경로 정보 쓰기를 수행하는 동안 MUX(209)를 사용하여 역추적 저장부(207)에서 경로 정보를 읽고, 반대로 역추적 저장부(206)에서 경로 정보를 읽는 동안 역추적 저장부(207)에 경로 정보를 쓰는 동작을 반복하다.
따라서, 1블록의 시간이 지나면 바로 1블록의 데이터 디코딩이 가능해지고, 이로 인해 고속 비터비 디코더의 스루풋(throughput)이 개선될 수 있다.
또한, 1블록의 길이가 다양하게 결정되는 경우에도 ACS 연산부(203)가 해당 블록의 디코딩이 끝남을 알리는 역추적 저장 제어 정보를 알려줌으로써 블록의 길이에 상관없이 블록 단위별 디코딩 처리가 가능해진다.
비록 본 발명이 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 본 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 특허청구범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.
본 발명에 따르면, 다양한 길이의 블록단위별 파이프라인식 디코딩이 가능해지고, 이로 인해 고속 비터비 디코딩의 스루풋이 개선된다.

Claims (2)

  1. 모든 상태가 병렬로 처리되는 고속 비터비 디코더에 있어서,
    디코딩을 위한 입력 심볼에 대해 모든 상태에서 발생하는 코드워드와의 해밍거리인 가지 메트릭을 계산하여 출력하는 가지 메트릭 연산부;
    모든 상태에 대하여, 상기 가지 메트릭 연산부에서 출력되는 가지 메트릭과, 별도로 입력되는 정규화된 경로 메트릭을 입력받아서 더하고 비교해서 선택하는 동작을 수행하여 결과 경로 메트릭값을 출력하고, 다양한 길이의 블록단위로 디코딩될 때 매 블록마다 디코딩이 끝남을 알리는 역추적 제어 정보를 제공하는 ACS 연산부;
    상기 ACS 연산부에서 출력되는 모든 상태에 대한 경로 메트릭값을 입력받아서 정규화하여 상기 ACS 연산부로 출력하는 정규화 연산부;
    상기 ACS 연산부에서 출력되는 모든 상태에 대해 선택된 경로 정보를 입력받아서 블록 단위로 저장하는 두 개의 역추적 저장부;
    상기 ACS 연산부에서 제공되는 역추적 제어 정보를 사용하여, 상기 ACS 연산부에서 출력되는 경로 정보가 상기 두 개의 역추적 저장부에 교대로 저장되도록 제어하는 동시에, 상기 두 개의 역추적 저장부에 저장된 경로 정보가 교대로 출력되도록 제어하는 역추적 저장 제어부－여기서 역추적 저장 제어부는 상기 ACS 연산부에서 출력되는 경로 정보가 저장되고 있는 역추적 저장부에서는 경로 정보가 출력되지 않도록 제어함－; 및
    상기 역추적 저장부에서 출력되는 모든 상태에 대해 선택된 경로 정보를 이용하여 실제 디코딩을 수행하는 역추적부
    를 포함하는 고속 비터비 디코더.
  2. 제1항에 있어서,
    상기 역추적 저장 제어부의 제어에 따라 상기 ACS 연산부에서 출력되는 모든 상태에 대해 선택된 경로 정보를 입력받아서 상기 두 개의 역추적 저장부 중 하나로 선택적으로 출력하는 역다중화부; 및
    상기 역추적 저장 제어부의 제어에 따라 상기 두 개의 역추적 저장부에서 각각 출력되는 모든 상태에 대해 선택된 경로 정보 중 하나를 선택하여 출력하는 다중화부
    를 더 포함하는 고속 비터비 디코더.
KR1020020077924A 2002-12-09 2002-12-09 고속 비터비 디코더 KR20040050754A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020077924A KR20040050754A (ko) 2002-12-09 2002-12-09 고속 비터비 디코더

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020077924A KR20040050754A (ko) 2002-12-09 2002-12-09 고속 비터비 디코더

Publications (1)

Publication Number Publication Date
KR20040050754A true KR20040050754A (ko) 2004-06-17

Family

ID=37344884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020077924A KR20040050754A (ko) 2002-12-09 2002-12-09 고속 비터비 디코더

Country Status (1)

Country Link
KR (1) KR20040050754A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675389B1 (ko) * 2005-01-27 2007-01-29 삼성전자주식회사 역추적 작업을 병렬적으로 수행하는 비터비 디코더 및 그디코딩 방법
KR100686170B1 (ko) * 2004-11-30 2007-02-23 엘지전자 주식회사 디코딩 장치 및 이를 이용한 디코딩 방법
US7411529B2 (en) 2005-11-18 2008-08-12 Samsung Electronics Co., Ltd. Method of decoding bin values using pipeline architecture and decoding device therefor
US8055986B2 (en) 2005-08-19 2011-11-08 Samsung Electronics Co., Ltd Viterbi decoder and method thereof
KR101134806B1 (ko) * 2005-01-19 2012-04-13 엘지전자 주식회사 부호 복호 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417518A (en) * 1987-07-11 1989-01-20 Fujitsu Ltd Viterbi decoder
JPH11196007A (ja) * 1997-12-25 1999-07-21 Matsushita Electric Ind Co Ltd ビタビ復号器
JP2001358598A (ja) * 2000-06-14 2001-12-26 Clarion Co Ltd ビタビデコーダ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417518A (en) * 1987-07-11 1989-01-20 Fujitsu Ltd Viterbi decoder
JPH11196007A (ja) * 1997-12-25 1999-07-21 Matsushita Electric Ind Co Ltd ビタビ復号器
JP2001358598A (ja) * 2000-06-14 2001-12-26 Clarion Co Ltd ビタビデコーダ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686170B1 (ko) * 2004-11-30 2007-02-23 엘지전자 주식회사 디코딩 장치 및 이를 이용한 디코딩 방법
KR101134806B1 (ko) * 2005-01-19 2012-04-13 엘지전자 주식회사 부호 복호 방법
KR100675389B1 (ko) * 2005-01-27 2007-01-29 삼성전자주식회사 역추적 작업을 병렬적으로 수행하는 비터비 디코더 및 그디코딩 방법
US7571376B2 (en) 2005-01-27 2009-08-04 Samsung Electronics Co., Ltd. Viterbi decoder for executing trace-back work in parallel and decoding method
US8055986B2 (en) 2005-08-19 2011-11-08 Samsung Electronics Co., Ltd Viterbi decoder and method thereof
US7411529B2 (en) 2005-11-18 2008-08-12 Samsung Electronics Co., Ltd. Method of decoding bin values using pipeline architecture and decoding device therefor

Similar Documents

Publication Publication Date Title
KR100426712B1 (ko) 비터비 복호기
KR100779782B1 (ko) 비터비 디코더 용 고속 ａｃｓ 유닛
JPH10117149A (ja) ビタービ復号化器用トレースバック装置及びトレースバック方法
KR100336246B1 (ko) 디지탈프로세서및코-프로세서를구비한집적회로
US20030196163A1 (en) ACS circuit and viterbi decoder with the circuit
KR20040050754A (ko) 고속 비터비 디코더
US6792570B2 (en) Viterbi decoder with high speed processing function
KR100311504B1 (ko) 비터비디코더의스태이트메트릭메모리및이를이용한복호화방법
KR960020492A (ko) 비터비복호기에서 트레이스백 수행장치
US8401126B2 (en) Viterbi decoding apparatus
US7979781B2 (en) Method and system for performing Viterbi decoding using a reduced trellis memory
JP2798123B2 (ja) ビタビ復号装置
JP2002534902A (ja) 復号装置におけるエム・エル状態選択装置及び方法
JP4047697B2 (ja) ビタビ復号装置
JP4422867B2 (ja) ビタビデコーダ
KR0183115B1 (ko) 비터비 디코더의 패스 메모리의 제어회로
US20070230606A1 (en) Viterbi traceback
GB2335578A (en) Add-compare selection circuit for a Viterbi algorithm processor
KR0148060B1 (ko) Viterbi 복호기의 ACS를 위한 메모리 최적 구조
KR980006964A (ko) 격자복호기의 역추적장치
KR100217041B1 (ko) 비터비 디코더
JP3231647B2 (ja) ビタビ復号器
KR100195021B1 (ko) 비터비복호기의 상태평가량 저장방법 및 장치
KR20010008761A (ko) 병렬 가산비교선택회로 및 트레이스백 구조를 채용한 이동국용고속 비터비 디코더
KR100491016B1 (ko) 역방향 상태 천이의 연속적 제어에 의한 역추적 비터비복호기 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application