JP3231647B2 - ビタビ復号器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、畳込み符号を最尤
復号する方法の一つであるビタビ復号に関し、特にその
効率的な実現方法に関する。

【０００２】

【従来の技術及びその問題点】その品質がさほど高くな
い通信路を用いて通信を行うには、最尤又はそれに近い
復号が可能な復号方法と、その復号方法を実行可能にす
る符号化方式とが必要である。例えば移動体通信では、
通信端末の移動に伴い通信路の状態が変化するため、符
号化方式として畳込み符号を、また復号方法としてビタ
ビ復号をそれぞれ採用するのが好ましい。ビタビ復号
は、受信した符号系列の尤度関数値を最大値とする系列
即ち最尤系列を、メトリック値に基づくパスの取捨選択
によって、検出する復号方法であり、一般的には、概略
次の各段階を追って実行される。

【０００３】第１の段階は、枝メトリックの算出であ
る。まず、時刻ｎ−１におけるｉ番目の状態をＳ(n-1)
i、時刻ｎにおけるｊ番目の状態をＳnjと表し、更に、
状態Ｓ(n-1)iからＳnjに遷移する枝をｂ(n-1)ijと表す
とする。枝メトリックλ(n-1)ijは、枝ｂ(n-1)ijの尤も
らしさを評価する指標であり、枝メトリックλ(n-1)ij
が小さい枝ほど、尤もらしい枝であるといえる。枝メト
リックλ(n-1)ijは、例えば、時刻ｎにて受信した符号
系列と、メモリ上に格納されている枝テーブルメトリッ
クとに基づき算出できる。計算により得られた枝メトリ
ックλ(n-1)ijは、通常は、メモリ上に格納する。

【０００４】第２の段階は、パスメトリックλ(n-1)iと
枝メトリックλ(n-1)ijの加算（Ａ）、加算値同士の比
較（Ｃ）及び比較結果に基づく状態Ｓnjについての生残
りパスｐnjの選択（Ｓ）という一連の処理即ちＡＣＳ処
理である。パスメトリックλ(n-1)iとは、そのパスｐ(n
-1)iが時刻ｎ−１で状態Ｓ(n-1)iに至るまでに経由して
きた全ての枝の枝メトリックの累積加算値であり、パス
メトリックが小さいほど尤もらしいパスであるといえ
る。更に、状態Ｓnjについての生残りパスｐnjとは、時
刻ｎにおいて状態Ｓnjに至る複数本のパスのうち、その
パスメトリックλnj即ちλ(n-1)i＋λ(n-1)ijが最小に
なるものをいう。ＡＣＳ処理においては、まず、パスｐ
(n-1)iのパスメトリックλ(n-1)iがメモリから読み出さ
れ、このパスメトリックλ(n-1)iと、枝ｂ(n-1)ijの枝
メトリックλ(n-1)ijとの加算により、パスｐ(n-1)iに
枝ｂ(n-1)ijを継ぎ足したパスのパスメトリックが、時
刻ｎ−１から時刻ｎにかけて生起可能な状態遷移全てに
ついて計算される（Ａ）。次に、得られたパスメトリッ
クの中で、時刻ｎにおいて同一の状態Ｓnjに遷移するも
の同士が比較され、いずれか小さいものが選択される
（Ｃ）。そして、小さな加算値を与えたパスが状態Ｓnj
についての生残りパスｐnjとして選択され、選択された
生残りパスｐnjを示す特定する情報であるパスメモリ及
びその生残りパスｐnjのパスメトリックλnj＝λ(n-1)i
＋λ(n-1)ijがメモリ上に格納される（Ｓ）。

【０００５】このような段階を追って実行されるビタビ
復号は、強力な誤り訂正能力を有している。他方、ビタ
ビ復号を行うには上述のように枝メトリック計算やＡＣ
Ｓ処理を多数の状態Ｓ(n-1)i及びＳnjに関して実行しな
ければならず、従ってこれを効率的に実行して高速処理
するための工夫が必要になる。工夫の一つとしては、例
えば、処理のパイプライン化がある。パイプライン処理
とは、ビタビ復号を例としていえば、（１）枝メトリッ
クλ(n-1)ijの計算、（２）パスメトリックλ(n-1)i＋
λ（n-1)ijの計算、（３）パスメトリックλ(n-1)i＋λ
（n-1)ij同士の比較によるパスメトリックλnj及びパス
ｐnjのパスメモリの生成、という大まかには３段階の処
理を、各段階の間でレジスタ等を用いて情報を保持しか
つ次々に引き渡していくことにより、同時並行的に実行
する、という処理手法である。この種の処理を実行する
ための処理部材としては、例えばＤＳＰ(Digital Signa
lProcessor)を用いることができる。

【０００６】しかし、このように汎用技術たるパイプラ
イン処理をビタビ復号に単純に導入したとしても、処理
の高速化には限度がある。即ち、上述の段階（１）を実
行するにはメモリからの枝テーブルメトリックの読出
（１サイクル）、読み出した枝テーブルメトリック及び
受信符号に基づく枝メトリックλ(n-1)ijの計算（１サ
イクル）及び枝メトリックλ(n-1)ijのメモリへの書込
（１サイクル）の合計３サイクルが必要であり、段階
（２）を実行するにはメモリからの枝メトリックλ(n-
1)ijの読出（１サイクル）、枝メトリックλ(n-1)ijと
パスメトリックλ(n-1)iの加算（１サイクル）及び加算
値のメモリへの書込（１サイクル）の合計３サイクルが
枝１本毎に必要であり、段階（３）を実行するにはメモ
リからの加算値の読出（１サイクル）、加算値同士の比
較による生残りパスｐnjの決定（１サイクル）並びに生
残りパスｐnjのパスメモリ及びそのパスメトリックλnj
のメモリへの書込（１サイクル）という３サイクルが必
要である。段階（３）を実行するには少なくとも２本の
枝に関し段階（２）が実行されていなければならないこ
とを考慮に入れると、受信符号から始めて１個の状態Ｓ
njについて生残りパスｐnjを特定しそのパスメモリ及び
パスメトリックλnjをメモリに書き込むまでに、３＋３
×２＋３＝１２サイクルが必要である。

【０００７】

【発明の概要】本発明の目的の一つは、ビタビ復号をパ
イプライン的に実行するのみにとどまらず、パイプライ
ン的なデータ引渡の経路及びサイクルを工夫することに
より、ビタビ復号器における演算サイクル数の低減を実
現することにある。

【０００８】本発明の実施形態の一つは、枝メトリック
計算器、加算部、比較選択部、第１及び第２パイプライ
ンレジスタ、選択器並びに分配器を備えるビタビ復号器
である。

【０００９】これらのうち枝メトリック計算器は、時刻
ｎ−１にて生じ得る状態Ｓ(n-1)iから時刻ｎにて生じう
る状態Ｓnjへの遷移を示す枝ｂ(n-1)ijの枝メトリック
λ(n-1)ijを、受信符号に基づき計算する。但し、ｉ，
ｊは状態の番号を示す自然数、ｎは離散的な時刻を示す
整数である。加算部はＡＣＳ処理のうち“Ａ”の部分を
実行する部材例えばＡＬＵであり、状態Ｓ(n-1)iに至る
時刻ｎ−１での生残りパスｐ(n-1)iのパスメトリックλ
(n-1)iに枝メトリックλ(n-1)ijを加算することによ
り、パスｐ(n-1)iに枝ｂ(n-1)ijを継ぎ足したパスのパ
スメトリックを計算する。比較選択部はＡＣＳ処理のう
ち“ＣＳ”の部分を実行する部材であり、時刻ｎにて同
じ状態Ｓnjに遷移する複数のパスの中でそのパスメトリ
ックλnj＝λ(n-1)i＋λ(n-1)ijが最小のパスを時刻ｎ
での生残りパスｐnjとして選択しパスｐnjを特定する情
報であるパスメモリを生成する。これら、枝メトリック
計算器、加算部及び比較選択部は、第１及び第２パイプ
ラインレジスタを用いてパイプライン接続される。更
に、本実施形態では、このパイプライン接続における接
続経路を切り替えるために、選択器及び分配器を用い
る。本実施形態における第１及び第２パイプラインレジ
スタ並びに選択器及び分配器は、次に述べるような形態
でのデータ引渡が実現されるよう、配置する。

【００１０】まず、受信符号、パスメトリックλ(n-1)i
及びパスｐ(n-1)iのパスメモリは（枝テーブルメトリッ
クを用いて枝メトリックを計算する場合には更に当該枝
テーブルメトリックも）、パイプライン的に実行される
各サイクル以前に、本実施形態に係るビタビ復号器、特
にその第１パイプラインレジスタに、外部メモリから受
け渡されているとする。第１パイプラインレジスタは、
これらのうち受信符号を枝メトリック計算器に、パスメ
トリックλ(n-1)iを加算部に、パスｐ(n-1)iのパスメモ
リを比較選択部に、それぞれ引き渡す。第１パイプライ
ンレジスタは、これら以外に、枝メトリック計算器又は
分配器から枝メトリックλ(n-1)ijを、また第２パイプ
ラインレジスタからパスメトリックλ(n-1)i＋λ(n-1)i
jを受け取り、枝メトリックλ(n-1)ijを加算部に、また
パスメトリックλ(n-1)i＋λ(n-1)ijを比較選択部に引
き渡す。次に、第２パイプラインレジスタは、枝メトリ
ック計算器から枝メトリックλ(n-1)ijを、加算部から
パスメトリックλ(n-1)i＋λ(n-1)ijを、また比較選択
部からパスメトリックλnj及びパスｐnjのパスメモリを
受け取る。第２パイプラインレジスタは、これらのうち
枝メトリックλ(n-1)ijを第１パイプラインレジスタ
に、パスメトリックλ(n-1)i＋λ(n-1)ijを分配器に、
パスメトリックλnj及びパスｐnjのパスメモリを外部メ
モリにそれぞれ引き渡す。更に、選択器は第１パイプラ
インレジスタへの枝メトリックλ(n-1)ijの転送元を枝
メトリック計算器及び第２パイプラインレジスタの間で
切り替え、分配器は第２パイプラインレジスタ上のパス
メトリックλ(n-1)i＋λ(n-1)ijの転送先を第１パイプ
ラインレジスタ及び比較選択部の間で切り替える。

【００１１】以上述べた接続関係が成立するよう枝メト
リック計算器、加算部、比較選択部、第１及び第２パイ
プラインレジスタ、選択器並びに分配器を接続すること
により、本実施形態においては、ビタビ復号をパイプラ
イン的に且つ少ないサイクル数で実行可能にしている。
この点については、以下の説明からより明瞭になろう。

【００１２】

【発明の実施の形態】図１に、本発明の一実施形態に係
りパイプライン構造のＤＳＰにて実現されたビタビ復号
器の構成を示す。図中の枝メトリック計算器１は、時刻
ｎでの受信符号及び枝テーブルメトリックに基づき、時
刻ｎ−１にて生じうる状態Ｓ(n-1)iから時刻ｎにて生じ
うる状態Ｓnjへの遷移を示す枝ｂijの枝メトリックλ(n
-1)ijを計算する。ＡＬＵ２は、前述の加算部に該当し
ており、時刻ｎ−１での生残りパスｐ(n-1)iのパスメト
リックλ(n-1)iと枝ｂ(n-1)ijの枝メトリックλ(n-1)ij
を加算することにより、パスｐ(n-1)iに枝ｂ(n-1)ijを
継ぎ足したパスのパスメトリックを計算する。パスメト
リック比較器３は、時刻ｎにおいて同一の状態Ｓnjに遷
移する一般に複数本のパスのうち２本のパスメトリック
λ(n-1)i＋λ(n-1)ij同士を比較し、パスメトリックが
小さい方のパスを、時刻ｎでの生残りパスｐnj即ち状態
Ｓnjに至る尤度が最も高いパスとして選択する。パスメ
トリック選択器４は、パスメトリック比較器３での比較
処理の結果に基づき、パスメトリック比較器３にて比較
の対象となった２通りのパスメトリックλ(n-1)i＋λ(n
-1)ijの中から小さい方を選び、生残りパスｐnjのパス
メトリックλnjとして出力する。パスメモリ選択器５
は、パスメトリック比較器３での比較処理の結果と、パ
スメトリック比較器３にてそのパスメトリックが比較対
照とされた２本のパスのパスメモリとに基づき、生残り
パスｐnjのパスメモリ即ち当該生残りパスｐnjを特定す
る情報を生成し出力する。これらパスメトリック比較器
３、パスメトリック選択器４及びパスメモリ選択器５
は、前述の比較選択部に該当している。

【００１３】２個設けられているパイプラインレジスタ
８及び９は、本実施形態の第１の特徴であるパイプライ
ン処理を実現するため、データ引渡用のレジスタとして
用いられている。特に、パイプラインレジスタ８は、外
部メモリから受信符号、枝テーブルメトリック、パスメ
トリックλ(n-1)i及びパスｐ(n-1)iのパスメモリを受け
取るレジスタとして用いられており、パイプラインレジ
スタ９は、外部メモリにパスメトリックλnj及びパスｐ
njのパスメモリを引き渡すためのレジスタとして用いら
れている。本実施形態の第２の特徴は、前の段から次の
段へ、更に次の段へというように単純にデータを引き渡
していく単純なパイプライン処理ではなく、後の段で得
られたデータを適宜前の段に戻していることにある。例
えば、枝メトリック計算器１にて計算された枝メトリッ
クλ(n-1)ijは、あるときには経路１０及び選択器７を
介して、またあるときにはパイプラインレジスタ９、経
路１１及び選択器７を介して、パイプラインレジスタ８
に戻されている。また、後述のようにパイプラインレジ
スタ９上に格納されるパスメトリックλ(n-1)i＋λ(n-
1)ijは、あるときには分配器６及び経路１２を介して、
またあるときには分配器６、経路１３及びパイプライン
レジスタ８を介して、パスメトリック比較器３及びパス
メトリック選択器４に戻されている。更に、本実施形態
の第３の特徴は、パイプラインレジスタ８への枝メトリ
ックλ(n-1)iの供給元及び供給経路を選択器７によっ
て、またパイプラインレジスタ９からのパスメトリック
λ(n-1)i＋λ(n-1)ijの供給先及び供給経路を分配器６
によって切換及び制御していることにある。これら、特
に第２及び第３の特徴事項によって、外部メモリ（パス
メトリック用メモリ、パスメモリ用メモリ等）へのアク
セス頻度が低くなる等、状態Ｓnjの１個当たりの処理サ
イクル数が低減する。

【００１４】次に、図２〜図６を用いて、各サイクルで
の処理を説明する。これらの図のうち、図２は第１サイ
クル、図３は第２サイクル、図４は第３サイクル、図５
は第４サイクル、図６は第５サイクルでの回路動作を示
している。また、図中の太線は、そのサイクルにて発生
しているデータの流れを示している。更に、パイプライ
ンレジスタ８への受信符号、外部メモリからパイプライ
ンレジスタ８へ枝テーブルメトリック、パスメトリック
λ(n-1)i及びパスｐ(n-1)iのパスメモリを引き渡す処理
は図示しないより前段の回路にて実行されるため、ビタ
ビ復号器自身のサイクル数には含まれないことに留意さ
れたい。

【００１５】まず、第１サイクルでは、枝メトリック計
算器１ではパイプラインレジスタ８上の受信符号及び枝
テーブルメトリックに基づき枝ｂ(n-1）ijの枝メトリッ
クのλ(n-1)ijを計算し、パイプラインレジスタ９及び
選択器７に供給する。このとき選択器７は経路１０を選
択しており、従ってパイプラインレジスタ８には枝メト
リック計算器１にて計算された枝メトリックλ(n-1)ij
が転送格納される。

【００１６】次に、第２サイクルでは、ＡＬＵ２が、パ
イプラインレジスタ８上のパスメトリックλ(n-1)iと、
同じくパイプラインレジスタ８上の枝メトリッックλ(n
-1)ijとを加算することにより、時刻ｎ−１での生残り
パスｐ(n-1)iに枝ｂ(n-1)ijを継ぎ足したパスのパスメ
トリックλ(n-1)i＋λ(n-1)ijを求め、パイプラインレ
ジスタ９に転送する。このとき選択器７は経路１１を選
択しており、従って第１サイクルにて枝メトリック計算
器１が計算しパイプラインレジスタ９上に転送格納され
た枝メトリックλ(n-1)ijがパイプラインレジスタ８に
転送格納されることになる。なお、この時点でパイプラ
インレジスタ８に転送格納される枝メトリックλ(n-1)i
jは、このサイクルにおいてＡＬＵ２に供給される枝メ
トリッックλ(n-1)ijとは、異なる枝に係るものであ
る。

【００１７】第３サイクルにおいては、第２サイクルに
おいてパイプラインレジスタ８上に転送格納された枝メ
トリックλ(n-1)ijが、パイプラインレジスタ８上のパ
スメトリックλ(n-1)iとＡＬＵ２により加算され、これ
により、パスメトリックλ(n-1)i＋λ(n-1)ijが計算さ
れる。なお、第３サイクルにて計算されるパスメトリッ
クλ(n-1)i＋λ(n-1)ijは、第２サイクルにて計算され
たものとは、異なるパスに係るものである。第３サイク
ルにおいては、同時に、パイプラインレジスタ９上に格
納されているパスメトリックすなわち第２サイクルにて
計算されたパスメトリックλ(n-1)i＋λ(n-1)ijが、分
配器６にて選択された経路１３を介してパイプラインレ
ジスタ８上に転送格納される。

【００１８】第４サイクルにおいては、第３サイクルに
てＡＬＵ２により計算されパイプラインレジスタ９に転
送格納されたパスメトリックλ(n-1)i＋λ(n-1)ijが、
分配器６により選択された経路１２を介して、パスメト
リック比較器３及びパスメトリック選択器４に供給され
る。パスメトリック比較器３及びパスメトリック選択器
４には、更に、第２サイクルにてＡＬＵ２により計算さ
れ更に第３サイクルにてパイプラインレジスタ８に転送
格納されたパスメトリックλ(n-1)i＋λ(n-1)ijも、供
給される。パスメトリック比較器３は、供給される２通
りのパスメトリックλ(n-1)i＋λ(n-1)ij同士を比較
し、いずれか小さい方のパスメトリックを有するパスを
時刻ｎでの生残りパスｐnjとして選択する。パスメトリ
ック選択器４は、パスメトリック比較器３にて生残りパ
スｐnjとして選択されたパスに係るパスメトリックλ(n
-1)i＋λ)(n-1)ijを、当該生残りパスｐnjのパスメトリ
ックλnjとして選択して、パイプラインレジスタ９に転
送する。パスメモリ選択器５は、パイプラインレジスタ
８にあらかじめ格納されている時刻ｎ−１での生残りパ
スｐ(n-1)iのパスメモリと、パスメトリック比較器３に
於ける比較の結果とに基づき、生残りパスｐnjのパスメ
モリを決定し、パイプラインレジスタ９にこれを格納す
る。

【００１９】最後に、第５サイクルにおいては、パイプ
ラインレジスタ９上に第４サイクルにおいて格納された
パスメトリックλnj及びパスｐnjのパスメモリが、外部
メモリに引き渡される。

【００２０】このように、ビタビ復号器をパイプライン
処理にて実現すると共に、パイプラインレジスタ８及び
９の間のデータの流れとして、パイプラインレジスタ８
からパイプラインレジスタ９に向かう流れのみならず、
枝メトリック計算器１から経路１０及び選択器７を介し
てパイプラインレジスタ８に向かう流れや、枝メトリッ
ク計算器１からパイプラインレジスタ９、経路１１及び
選択器７を介してパイプラインレジスタ８に向かう流れ
や、パイプラインレジスタ９から分配器１２を介してパ
スメトリック比較器３及びパスメトリック選択器４に向
かう流れや、パイプラインレジスタ９から分配器６及び
経路１３を介してパイプラインレジスタ８に向かう流れ
を設けると共に、選択器７及び分配器６によりデータの
流れを制御しているため、外部メモリ例えばパスメトリ
ック用メモリやパスメモリ用メモリへのアクセスの回数
を最小限に抑え、ビタビ復号器全体での処理サイクル数
を従来の１２から５へと低減することができる。

【００２１】

【補遺】なお、枝メトリックの具体的内容は例えば通信
路の性質に応じて定めればよく、状態Ｓ(n-1)iから状態
Ｓnjへの遷移の条件付き確率密度にて定義される基本枝
メトリックの他、状態Ｓ(n-1)iと状態Ｓnjのユークリッ
ド距離の自乗値（通信路が白色ガウス通信路であると
き）、状態Ｓ(n-1)iと状態Ｓnjのハミング距離（通信路
が二次元対称通信路であるとき）等を採用できる。更
に、本発明における枝メトリックの算出方法は、枝テー
ブルメトリックを利用する方法に限定はされない。ま
た、以上の説明では本発明を「ビタビ復号器」に関する
発明と述べたが、当業者にとっては、本願の開示に基づ
き本発明を「ビタビ復号方法」「パイプライン回路」等
に表現変更するのは容易であろう。

【図面の簡単な説明】

【図１】 本発明の一実施形態に係るビタビ復号器の構
成を示すブロック図である。

【図２】 第１サイクルにおける本実施形態の動作を示
すブロック図である。

【図３】 第２サイクルにおける本実施形態の動作を示
すブロック図である。

【図４】 第３サイクルにおける本実施形態の動作を示
すブロック図である。

【図５】 第４サイクルにおける本実施形態の動作を示
すブロック図である。

【図６】 第５サイクルにおける本実施形態の動作を示
すブロック図である。

【符号の説明】

１ 枝メトリック計算器、２ ＡＬＵ、３ パスメトリ
ック比較器、４ パスメトリック選択器、５ パスメモ
リ選択器、６ 分配器、７ 選択器、８，９パイプライ
ンレジスタ、１０〜１３ データ転送経路。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−181621（ＪＰ，Ａ) 特開 平９−153822（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 13/00 G06F 11/10 330

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 時刻ｎ−１にて生じ得る状態Ｓ(n-1)iか
   ら時刻ｎにて生じうる状態Ｓnjへの遷移を示す枝ｂ(n-
   1)ijの枝メトリックλ(n-1)ijを、受信符号に基づき計
   算する枝メトリック計算器と（ｉ，ｊ：状態の番号を示
   す自然数、ｎ：離散的な時刻を示す整数）、状態Ｓ(n-
   1)iに至る時刻ｎ−１での生残りパスｐ(n-1)iのパスメ
   トリックλ(n-1)iに上記枝メトリックλ(n-1)ijを加算
   することにより、パスｐ(n-1)iに枝ｂ(n-1)ijを継ぎ足
   したパスのパスメトリックを計算する加算部と、時刻ｎ
   にて同じ状態Ｓnjに遷移する複数のパスの中でそのパス
   メトリックλnj＝λ(n-1)i＋λ(n-1)ijが最小のパスを
   時刻ｎでの生残りパスｐnjとして選択しパスｐnjを特定
   する情報であるパスメモリを生成する比較選択部と、枝
   メトリック計算器、加算部及び比較選択部をパイプライ
   ン接続するための第１及び第２パイプラインレジスタ
   と、第１パイプラインレジスタへの枝メトリックλ(n-
   1)ijの転送元を枝メトリック計算器及び第２パイプライ
   ンレジスタの間で切り替える選択器と、第２パイプライ
   ンレジスタ上のパスメトリックλ(n-1)i＋λ(n-1)ijの
   転送先を第１パイプラインレジスタ及び比較選択部の間
   で切り替える分配器と、を備え、 第１パイプラインレジスタが、外部メモリから受け取る
   受信符号を枝メトリック計算器に、外部メモリから受け
   取るパスメトリックλ(n-1)i及び枝メトリック計算器又
   は分配器から受け取る枝メトリックλ(n-1)ijを加算部
   に、第２パイプラインレジスタから受け取るパスメトリ
   ックλ(n-1)i＋λ(n-1)ij及び外部メモリから受け取る
   パスｐ(n-1)iのパスメモリを比較選択部に、それぞれ引
   き渡すよう配置され、 第２パイプラインレジスタが、枝メトリック計算器から
   の枝メトリックλ(n-1)ijを選択器に、加算部からのパ
   スメトリックλ(n-1)i＋λ(n-1)ijを分配器に、比較選
   択部から受け取るパスメトリックλnj及びパスｐnjのパ
   スメモリを外部メモリに、それぞれ引き渡すよう配置さ
   れたことを特徴とするビタビ復号器。