KR100686170B1 - 디코딩 장치 및 이를 이용한 디코딩 방법 - Google Patents
디코딩 장치 및 이를 이용한 디코딩 방법 Download PDFInfo
- Publication number
- KR100686170B1 KR100686170B1 KR1020040099247A KR20040099247A KR100686170B1 KR 100686170 B1 KR100686170 B1 KR 100686170B1 KR 1020040099247 A KR1020040099247 A KR 1020040099247A KR 20040099247 A KR20040099247 A KR 20040099247A KR 100686170 B1 KR100686170 B1 KR 100686170B1
- Authority
- KR
- South Korea
- Prior art keywords
- path
- trace
- extracting
- information
- path information
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3983—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes for non-binary convolutional codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 컨벌루셔널 코딩된 신호를 디코딩 하는 디코딩 장치에 있어서, 제 1 경로 선택 신호(path select signal)를 저장하는 제 1 메모리부와, 제 2 경로 선택 신호(path select signal)를 저장하는 제 2 메모리부와, 상기 제 1 경로 선택 신호로부터, 현재 단계(stage)의 트레이스-백(trace-back) 경로 정보를 추출하는 제 1 추출부와, 상기 제 2 경로 선택 신호로부터, 이전 단계의 트레이스-백 경로 정보를 추출하는 제 2 추출부 및 상기 추출된 현재 경로 정보 및 이전의 경로 정보를 이용하여 트레이스-백을 수행하는 트레이스-백 수행부를 포함하여 이루어지는 디코딩 장치 및 이를 이용한 디코딩 방법에 관한 것으로써, 하나의 클럭에 두 단계의 트레이스-백을 수행할 수 있도록 함으로써, 보다 빠른 디코딩을 수행할 수 있는 효과가 있다.
비터비 디코더, 트레이스-백, 경로 선택 신호, 디코딩
Description
도 1 은 종래 기술에 따른 비터비 디코더를 나타낸 일실시예 구성도.
도 2 는 트레이스-백 알고리즘의 타이밍을 나타낸 일실시예 설명도.
도 3 은 본 발명에 따른 디코더를 나타낸 일실시예 구성도.
도 4 는 본 발명에 따른 경로 선택 신호로부터 경로 정보를 추출하는 방법을 나타낸 트렐리스 다이어그램(trellis diagram).
도 5 는 본 발명에 따른 디코딩 수행 방법을 나타낸 일실시예 흐름도.
본 발명은 디코딩 방법에 관한 것으로써, 보다 상세하게는, 하나의 클럭에 두개의 트레이스-백 정보를 추출하여 트레이스-백을 수행할 수 있도록 하기 위한 디코딩 장치 및 방법에 관한 것이다.
도 1 은 종래 기술에 따른 비터비 디코더를 나타낸 일실시예 구성도이다. 컨벌루셔널(convolution) 코딩이 수행된 신호에 대한 디코딩을 수행하는 비터비 디코더(Viterbi Decoder)에는 트레이스-백(trace-back) 알고리즘이 적용된다. 즉, 트레이스-백 메모리(11)에 트레이스-백 깊이(trace-back depth) 만큼 경로 선택 신호(path select signal)가 들어오면, 추출기(12)에서는 이전 상태(state)를 이용하여 현재의 경로 선택 신호를 추출한다. 그리고, 트레이스-백 수행부(13)에서는, 마지막 경로 선택 신호로부터 오류가 최소인 상태에서 역추적하여 송신된 신호와 제일 유사한 비트 스트림을 발생시킨다. 종래 기술에 따른 트레이스-백 메모리(11)는 총 상태(state) 수와 트레이스-백 깊이의 크기를 가진다.
도 2 는 트레이스-백 알고리즘의 타이밍을 나타낸 일실시예 설명도이다. 도 2 에 있어서, L 은 트레이스-백 깊이를 나타내고, N 은 정보(information) 비트 수를 나타낸다. 도 2 를 참조하면, L 개만큼의 경로 선택 신호가 들어 오면, L 부터 시작하여 L 상태 만큼 역추적하여 첫번째 디코딩 비트를 추출한다. 그리고, 다음에는 L+1 에서 시작하여 두번째 디코딩 비트를 추출한다. 그리고, 마지막 L 에 대해서는, 더 이상 트레이스-백을 수행할 수 없으므로, 한번에 L 개의 비트를 추출한다.
L 경로만큼 역추적하는 단계에서, 경로 선택 신호는 트레이스-백 메모리(11)에 저장되어 있는데, 메모리에서 L 깊이 만큼 선택 신호를 읽어 역추적해야 한다. 즉, 각 클럭(clock) 마다 메모리로부터 경로 선택 신호가 수신되므로, L 단계(stage)의 역 추적을 위해선 L 클럭(clock) 만큼의 시간이 소요된다.
상기와 같이, 종래 기술에 따르면, 한 개의 디코딩 된 비트를 추출하기 위해서는, L 클럭 만큼의 시간이 소요되므로, 전체 디코딩 시간은 트레이스-백 하는 시간에 의존한다. 상기 예에서는, 전체적으로는 (N x L) 클럭 만큼의 시간이 소요된 다. 따라서, 고속의 데이터 레이트를 가지는 신호에 대해 디코딩을 수행하기 위해서는 더욱 빠른 처리 속도를 가지는 비터비 디코더를 구비할 필요성이 있다.
본 발명은, 두개의 메모리를 사용하여 병렬적으로 경로 선택 정보를 추출함으로서, 보다 빠른 디코딩 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명은 컨벌루셔널 코딩된 신호를 디코딩 하는 디코딩 장치에 있어서, 제 1 경로 선택 신호(path select signal)를 저장하는 제 1 메모리부와, 제 2 경로 선택 신호((path select signal)를 저장하는 제 2 메모리부와, 상기 제 1 경로 선택 신호로부터, 현재 단계(stage)의 트레이스-백(trace-back) 경로 정보를 추출하는 제 1 추출부와, 상기 제 2 경로 선택 신호로부터, 이전 단계의 트레이스-백 경로 정보를 추출하는 제 2 추출부 및 상기 추출된 현재 경로 정보 및 이전의 경로 정보를 이용하여 트레이스-백을 수행하는 트레이스-백 수행부를 포함하여 이루어진다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 3 은 본 발명에 따른 디코더를 나타낸 일실시예 구성도이다. 도 3 을 참조하면, 본 발명에 따른 디코더는 경로 선택 신호를 저장하는 두개의 트레이스-백 메모리(31, 32)를 구비한다. 상기 제 1 메모리(31) 및 제 2 메모리(32)는 종래 기 술에 따른 트레이스-백 메모리(11) 크기의 반으로 할 수 있다.
경로 선택 신호들은 짝수 단계(stage)와 홀수 단계(stage)로 구분되어 제 1 메모리(31) 및 제 2 메모리(32)에 각각 저장된다. 즉, 짝수 단계(stage) 경로 선택 신호들은 제 1 메모리(31)에 저장하고, 홀수 단계(stage) 경로 선택 신호들은 제 2 메모리(32)에 저장할 수 있다.
도 3 에 도시된 바와 같이, 제 1 메모리(31) 는 제 1 추출기(33)에 연결되고, 제 2 메모리(32)는 제 2 추출기(34a) 및 제 3 추출기(34b)에 연결된다. 제 1 추출기(extractor)(33)에서는 제 1 메모리에 저장된 경로 정보 신호들로부터 현재 단계(stage)의 경로 정보을 추출한다. 한편, 제 2 추출기 및 제 3 추출기에서는 제 2 메모리에 저장된 경로 정보 신호들로부터, 상기 제 1 추출기에서 추출하는 단계(PS(t)) 이전 후보 경로(PS0(t-1), PS1(t-1))에 해당할 수 있는 경로 신호를 추출한다.
한편, 제 1 추출기(33)에서는 현재 단계의 경로 정보를 추출하게 되므로, 한 단계 이전에서 추출된 경로 정보로부터 유효한 경로 정보를 선택한다. 이러한 선택은 멀티플렉서(35)를 통해 수행된다.
도 4 는 본 발명에 따른 경로 선택 신호로부터 경로 정보를 추출하는 방법을 나타낸 트렐리스 다이어그램(trellis diagram)이다. 본 발명에 따른 비터비 디코더를 보다 상세히 설명하기 위해 도 4 를 참조하면, 제 1 추출기(33)에 의해 추출된 경로 선택 정보는 PS(t)(41) 이고, 제 2 추출기(34a)에 의해 추출된 한 단계(stage) 이전의 후보 경로들은 PS0(t-1)(42), PS1(t-1)(43) 이다.
즉, 제 2 (34a) 및 제 3 추출기(34b)에서는, 한 단계(stage) 이전의 후보 경로들 PS0(t-1)(42), PS1(t-1)(43) 를 추출하고, 멀티플렉서(35)는 제 1 추출기에서 추출된 현재 단계(stage) 경로 정보에 따라, 두개의 후보중에서 트레이스-백을 수행할 수 있는 경로가 선택된다. 즉, 본 실시예에서는 PS1(t-1)(43)이 선택된다.
트레이스-백 수행부(36)에서는, 상기 경로 추출된 경로 정보를 이용하여 트레이스 백을 수행한다. 한 클럭 내에 현재 단계에 해당하는 경로 정보 뿐 아니라, 이전 후보 경로 정보를 추출하고 이를 이용하여 트레이스-백을 수행하게 되므로 보다 빠른 트레이스-백을 수행할 수 있다. 한편, 상기와 같은 트레이브-백 동작을 트레이스-백 깊이의 반만큼 수행하고, 디코딩된 비트를 출력할 수 있다.
도 5 는 본 발명에 따른 디코딩 수행 방법을 나타낸 일실시예 흐름도이다. 도 5 를 참조하면, 먼저 경로 선택 신호가 입력되면(S51), 홀수 단계인지 짝수 단계인지 여부 따라(S52), 각각 다른 메모리에 저장한다(S53, S54). 제 1 메모리에 저장된 경로 선택 신호 정보로부터 현재 경로 정보를 추출하고(S55), 제 2 메모리에 저장된 경로 선택 신호 정보로부터, 한단계 이전의 경로 정보를 추출한다(S56). 그리고, 추출된 현재 경로 정보를 이용하여, 한 단계 이전의 후보 경로 정보 중 하나를 선택한다(S57). 상기 현재 단계 및 이전 단계의 경로 정보를 이용하여 한 클럭에 동시에 트레이스-백을 위한 두 단계의 정보를 얻을 수 있다. 상기 경로 정보를 이용하여 트레이스 백을 수행한다(S58).
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치 환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
본 발명은 하나의 클럭에 두 단계의 트레이스-백을 수행할 수 있도록 함으로써, 보다 빠른 디코딩을 수행할 수 있는 효과가 있다.
Claims (8)
- 컨벌루셔널 코딩된 신호를 디코딩하는 디코딩 장치에 있어서,경로 선택 신호를 저장하는 제 1 메모리와 제 2 메모리를 포함하는 메모리부;상기 제 1 메모리에 저장된 경로 선택 신호로부터 현재 단계의 경로 정보를 추출하는 제 1 추출부;상기 제 2 메모리에 저장된 경로 선택 신호로부터 상기 현재 단계의 이전 단계의 경로 정보를 둘 이상 추출하는 제 2 추출부;상기 추출된 현재 단계의 경로 정보를 이용해서 상기 둘 이상의 이전 단계의 경로 정보들 중에서 어느 하나의 이전 단계의 경로 정보를 출력하는 멀티플렉서부; 및상기 추출된 현재 단계의 경로 정보와 선택된 이전 단계의 경로 정보를 이용해서 트레이스-백을 수행하는 트레이스-백 수행부를 포함하는 디코딩 장치.
- 제 1 항에 있어서,상기 메모리부에 포함된 각각의 제 1 메모리와 제 2 메모리에 저장되는 경로 선택 신호들은, 홀수 혹은 짝수 단계(stage)의 경로 정보 선택 신호인지 여부에 따라 구분되는 것을 특징으로 하는 디코딩 장치.
- 제 1 항에 있어서,상기 이전의 트레이스-백 경로 정보는, 상기 현재 단계보다 한 단계 이전의 트레이스-백 경로 정보인 것을 특징으로 하는 디코딩 장치.
- 제 3 항에 있어서,상기 제 2 추출부는,상기 한 단계 이전의 트레이스-백 경로 중 제 1 경로 후보 정보를 추출하는 제 1 후보 경로 추출부; 및상기 한 단계 이전의 트레이스-백 경로 중 제 2 경로 후보 정보를 추출하는 제 2 후보 경로 추출부를 포함하는 것을 특징으로 하는 디코딩 장치.
- 컨벌루셔널 코딩된 신호에 대한 디코딩 방법에 있어서,입력된 경로 선택 신호(path select signals)를 하나 이상의 메모리에 저장하는 단계;상기 경로 선택 신호를 이용하여, 현재 단계에 상응하는 트레이스-백 경로 정보를 추출하는 단계;상기 경로 선택 신호를 이용하여, 이전 단계에 상응하는 트레이스-백 경로 정보를 둘 이상 추출하는 단계;상기 추출된 현재 단계에 상응하는 트레이스-백 경로 정보를 이용하여 상기 둘 이상의 이전 단계에 상응하는 트레이스-백 경로 정보들 중에서 어느 하나를 출력 단계; 및상기 현재 및 이전 단계에 상응하는 경로 정보를 이용하여, 트레이스-백을 수행하는 단계를 포함하는 디코딩 방법.
- 제 5 항에 있어서,상기 입력된 경로 선택 신호는, 홀수 혹은 짝수 단계에 관한 정보인가에 따라, 각 메모리에 구분되어 저장되는 것을 특징으로 하는 디코딩 방법.
- 제 5 항에 있어서,상기 이전의 트레이스-백 경로 정보는, 상기 현재 단계보다 한 단계 이전의 트레이스-백 경로 정보인 것을 특징으로 하는 디코딩 방법.
- 제 7 항에 있어서,이전 단계에 상응하는 트레이스-백 경로 정보를 추출하는 단계는,상기 한 단계 이전의 트레이스-백 경로 중 제 1 경로 후보 정보를 추출하는 단계; 및상기 한 단계 이전의 트레이스-백 경로 중 제 2 경로 후보 정보를 추출하는 단계를 포함하여 이루어지는 디코딩 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040099247A KR100686170B1 (ko) | 2004-11-30 | 2004-11-30 | 디코딩 장치 및 이를 이용한 디코딩 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040099247A KR100686170B1 (ko) | 2004-11-30 | 2004-11-30 | 디코딩 장치 및 이를 이용한 디코딩 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060060755A KR20060060755A (ko) | 2006-06-05 |
KR100686170B1 true KR100686170B1 (ko) | 2007-02-23 |
Family
ID=37157402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040099247A KR100686170B1 (ko) | 2004-11-30 | 2004-11-30 | 디코딩 장치 및 이를 이용한 디코딩 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100686170B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101714009B1 (ko) * | 2011-12-23 | 2017-03-10 | 한국전자통신연구원 | 최소화된 복호 지연 시간을 갖는 역추적 장치 및 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990063226A (ko) * | 1997-12-19 | 1999-07-26 | 이데이 노부유끼 | 비터비 디코딩 장치 및 비터비 디코딩 방법 |
KR100212836B1 (ko) | 1996-06-14 | 1999-08-02 | 전주범 | 비터비 디코더의 트레이스백 진행 구조 |
KR100285067B1 (ko) * | 1998-09-25 | 2001-03-15 | 윤종용 | 비터비 디코더의 가산 비교 선택 회로 |
KR20040031323A (ko) * | 2002-10-04 | 2004-04-13 | 엘지전자 주식회사 | 비터비 복호기의 경로 메트릭 저장 장치 및 방법 |
KR20040050754A (ko) * | 2002-12-09 | 2004-06-17 | 한국전자통신연구원 | 고속 비터비 디코더 |
-
2004
- 2004-11-30 KR KR1020040099247A patent/KR100686170B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100212836B1 (ko) | 1996-06-14 | 1999-08-02 | 전주범 | 비터비 디코더의 트레이스백 진행 구조 |
KR19990063226A (ko) * | 1997-12-19 | 1999-07-26 | 이데이 노부유끼 | 비터비 디코딩 장치 및 비터비 디코딩 방법 |
KR100285067B1 (ko) * | 1998-09-25 | 2001-03-15 | 윤종용 | 비터비 디코더의 가산 비교 선택 회로 |
KR20040031323A (ko) * | 2002-10-04 | 2004-04-13 | 엘지전자 주식회사 | 비터비 복호기의 경로 메트릭 저장 장치 및 방법 |
KR20040050754A (ko) * | 2002-12-09 | 2004-06-17 | 한국전자통신연구원 | 고속 비터비 디코더 |
Non-Patent Citations (2)
Title |
---|
1002850670000 * |
1019990063226 * |
Also Published As
Publication number | Publication date |
---|---|
KR20060060755A (ko) | 2006-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100538730B1 (ko) | 비터비디코딩장치및비터비디코딩방법 | |
US6333954B1 (en) | High-speed ACS for Viterbi decoder implementations | |
KR100285067B1 (ko) | 비터비 디코더의 가산 비교 선택 회로 | |
JPH10117149A (ja) | ビタービ復号化器用トレースバック装置及びトレースバック方法 | |
KR100853139B1 (ko) | 전송 포맷 검출 장치 및 방법 | |
JP2005045727A (ja) | ビタビ復号器 | |
RU2007123269A (ru) | Способ декодирования помехоустойчивого кода | |
US8566683B2 (en) | Power-reduced preliminary decoded bits in viterbi decoders | |
GB2403111A (en) | Maximum likelihood detector which splits the trellis into sections in time and hierarchically processes it, combining adjacent sections at each level | |
US7404139B2 (en) | Decoder with M-AT-A-Time Traceback | |
KR100686170B1 (ko) | 디코딩 장치 및 이를 이용한 디코딩 방법 | |
US5878060A (en) | Viterbi decoding apparatus and viterbe decoding method | |
JPWO2005117272A1 (ja) | ビタビ復号装置、およびビタビ復号方法 | |
US20070201586A1 (en) | Multi-rate viterbi decoder | |
Cholan | Design and implementation of low power high speed Viterbi decoder | |
US8413031B2 (en) | Methods, apparatus, and systems for updating loglikelihood ratio information in an nT implementation of a Viterbi decoder | |
US8155246B2 (en) | Methods, apparatus, and systems for determining 1T path equivalency information in an nT implementation of a viterbi decoder | |
JP4606852B2 (ja) | ビタービデコーダーを簡素化する方法 | |
US20040190651A1 (en) | Decoding a signal encoded with a convolutional code | |
JP7055154B2 (ja) | アナログ信号から生成されるシーケンスに対応するシンボル値を検出する方法、及びシーケンス検出器 | |
JP3753822B2 (ja) | ビタビ復号方法および装置 | |
KR100491016B1 (ko) | 역방향 상태 천이의 연속적 제어에 의한 역추적 비터비복호기 및 그 방법 | |
JP4422867B2 (ja) | ビタビデコーダ | |
US8407572B2 (en) | Viterbi decoder and writing and reading method | |
KR100828243B1 (ko) | 단일 어드레스 생성기를 사용하는 터보 디코더 및 그를 이용한 메모리 어드레스 할당 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |