JPH0430306A - 記録装置用ビタビ等化器及び記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要１ 磁気ディスク装置などの記録装置のデータ再生系で生じ
る符号間干渉を除去するビタビ等化器及びこのビタビ等
化器を用いた記録装置に関し、記録装置用のビタビ等化
器の回路規模あるいは処理ステップ数の削減を図り、装
置の小型化、低価格化を実現することを目的とし、 記録装置の記録再生系で生じる符号間干渉を除去する記
録装置用のビタビ等化器において、記録符号としてＲＬ
Ｌ記録符号が用いられ、ビタビ復号アルゴリズムの状態
遷移により定まる最尤パス判定回路のうち、ＲＬＬ記録
符号の規則のため取りえない状態遷移に関する回路が除
かれるように構成される。

［産業上の利用分野］ 本発明は、磁気ディスク装置などの記録装置におけるデ
ータ再生系で生じる符号間干渉を除去するビタビ等化器
及びこのビタビ等化器を用いた記録装置に関する。

近年、磁気ディスク装置の小型化、大容量化を図るため
に記録密度の向上が進められている。

方、ディスク盤の記録密度を上げると、第７図に示され
るように、ディスク盤に書き込まれる記録ビットの間隔
が狭くなり、このため目標とする記録ビットに隣接する
記録ビットから漏れる磁界が増大し、それにより読出し
信号に符号間干渉が生じて読み誤りが多くなる。このた
め、磁気ディスク装置の記録再生系の符号間干渉を取り
除く等化技術がますます重要になっている。

現在、このような符号間干渉を取り除く強力な等化技術
の一つとして、とタビ復号方式を用いたビタビ等化器が
実用化されつつある。このビタビ等化器は磁気ディスク
装置の記録再生系を畳込み符号器に見立ててビタビ復号
器で復号し、符号間干渉を取り除（ものである。

［従来の技術］ 第７図には従来の高記録密度形磁気ディスク装置の記録
再生系のメカニズムが示される。図示の如（、記録ビッ
トの記録密度が高くなると、書込みヘツＦニア１と読出
しヘッド７２において、目標とする記録ビットｂｌに隣
接する＝２録ビットｂ２、ｂ３の漏れ磁束が増大するた
め、その読出し信号に符号間干渉が生じることになる。

第８図にはこの磁気ディスク装置の記録再生系を等化回
路で表現した記録再生モデルが示される。すなわち、書
込みヘッド７１へのヘッド記録電流が遅延素子８Ｉ、８
２に順次に人力され、各タイミングのヘッド記録電流に
乗算器８３〜８５で乗算係数Ｇ。、Ｇ、　　Ｇ２を乗じ
たものを加算器８６で加算合成したものが読出しヘッド
７２がらのヘッド再生電流となるものである。

この、記録再生モデルは畳込み符号器に見立てることが
できるので、この記録再生モデルの出力をビタビ復号器
で復号することにより、その誤り訂正機能を用いて符号
間干渉を取り除くことができる。

すなわち、第９図にはこのビタビ復号方式にょるビタビ
等化器を用いた磁気ディスク装置が示される。第９図に
おいて、記録データは記録再生系１２に書き込まれ、こ
の記録再生系Ｉ２から読み出されたヘッド再生電流はア
ナログ／ディジタル（Ａ／Ｄ）変換器１３を介してビタ
ビ等化器１７に入力され、ここで符号間干渉が取り除か
れて再生データが出力される。なおりロック抽出器１５
は記録再生系１２からタイミングクロックを抽出してＡ
／Ｄ変換器１３およびとタビ等什器１７に供給する。

第１０図には拘束長を３とした場合のビタビ等化器のト
レリス状態遷移図が示される。ここでノードの内部状態
のＯｌｌはヘッド再生電流の−１、＋１に対応して表さ
れ、（−１、−１）（−１、＋１）、（＋１、−１）　
　（＋１、＋１）の４状態がある。ビタビ等化器におけ
る最尤パスを判定する判定回路はこのビタビ復号アルゴ
リズムに従うトレリス状態遷移図のノードとブランチに
対応するように構成されており、第１１図にはその全体
構成が示される。

第１１図において、読出しヘッドから読み出されたヘッ
ド再生電流はＡ／Ｄ変換器１３でディジタル信号に変換
されて再生信号Ｒとしてビタビ等化器１７の分配器４に
入力される。この分配器４は現時点で入力された再生信
号Ｒについて各ノドのブランチメトリックＢＭを計算す
る回路であり、この例ではブランチメトリックＢＭとし
てユークリッド距離を計算しているが、勿論ハミング距
離などの他の符号距離を用いるものであってもよい。こ
の分配器４で計算されたブランチメトリックＢＭは次に
ＡＣ３演算部５に入力される。

ＡＣＳ演算部５は４つのノード対応に設けられた４つの
ＡＣＳユニット５１〜５４からなる。各ＡＣＳユニット
５１〜５４は、加算器（Ａｄｄｅｒ）、比較器（Ｃｏｒ
ｎｐａｒａｔｏｒ）　、選択回路（５ｅｌｅｃｔｏｒ）
を含み構成されており、各ユニット５１〜５４間の接続
は第１０図のトレリス状態遷移図に対応してなされてい
る。各ＡＣＳユニット５１〜５４は、分配器４で計算さ
れた現時点のブランチメトリックＢＭとＡＣ３演算部５
で既に求められた前時点のパスメトリックとを加算器で
加算して入力側の二つのパスの現時点のパスメトリック
ＰＭを求め、この二つのパスメトリックＰＭの大きさを
比較器で比較してパスメトリック値の小さい側を生残り
パスとして選択回路で選択してＡＣ３演算部の入力側に
戻し、その際のパス選択情報を比較器からパス選択信号
ＰＳとしてパスメモリ６に出力するように構成されてい
る。

パスメモリ６はＡＣ３演算部５からのパス選択信号ＰＳ
■〜ＰＳ■によって最尤パスの履歴を逐次に生成・記録
するものであり、その詳細な構成が第１２図に示される
。第１２図に示されるように、選択回路とラッチとして
のフリップフロップとからなる単位回路を、第１０図の
トレリス状態遷移図に対応して多段配置したものであり
、各選択回路はＡＣ３演算部５からのパス選択信号ＰＳ
■〜ＰＳ■によって切換え制御されるようになっている
。

Ｕ発明が解決しようとする課題］ 従来の記録装置用のビタビ等化器では、精度の高い等化
を行うためには、その拘束長を長くする必要があるが、
拘束長が長くなると、内部状態数すなわちノード数が指
数関数的に増大し、よってハードウェア規模が指数関数
的に増大するという問題がある。

またかかるビタビ等化器をコンピュータを用いてソフト
ウェア的に実現する場合にも、その最尤パス判定プログ
ラムのステップ数が指数関数的に増大するという問題が
ある。

本発明はかかる技術的問題点に鑑みてなされたものであ
り、その目的とするところは、記録装置用のビタビ等化
器の回路規模あるいは処理ステップ数の削減を図り、装
置の小型化、低価格化を実現することにある。

Ｆ課題を解決するための手段Ｊ 第１図は本発明に係る原理説明図である。

第１図に示されるように、本発明に係るとタビ等止器を
用いた記録装置は、記録データをＲＬＬ記録符号データ
に記録符号化する記録符号器１０１と、記録符号器１０
１からのＲＬＬ記録符号データを記録・再生する記録再
生系１０２と、記録再生糸１０２から読み出したＲＬＬ
記録符号データを等化する本発明に係るビタビ等化器１
０３と、ビタビ等化器１０３で等往復のＲＬＬ記録符号
データを復号して再生データを出力する記録符号器１０
４とを具備してなる。

また本発明に係るビタビ等化器は、記録装置の記録再生
系で生じる符号間干渉を除去する記録装置用のビタビ等
化器において、記録符号としてＲＬＬ記録符号が用いら
れ、ビタビ復号アルゴリズムの状態遷移により定まる最
尤パス判定回路のうち、ＲＬＬ記録符号の規則のため取
りえない状態遷移に関する回路が除かれて構成されたも
のである。

上述のビタビ等化器において、最尤パス判定回路は、各
ノードのブランチメトリックを計算する分配器と、分配
器からのブランチメトリックに基づいてパスメトリック
を計算し比較して生残りパスを選択しそのパス選択信号
を出力する演算部と、演算部からのパス選択信号によっ
て最尤パスのパス履歴を生成するパスメモリとを含み構
成することができる。

また上述のビタビ等化器において、拘束長を３とし、Ｒ
ＬＬ記録符号として（１，７）符号を用い、内部状態が
（０、■）と（１、０）のノードに対する演算部をパス
メトリックの加算・比較・選択を行うＡＣＳユニットに
桟えて、パスメトリックの加算を行う加算器で構成し、
内部状態が（Ｏｌｌ）と（１，０）のノードに対するパ
スメモリを選択回路を含まないラッチの多段配置回路で
構成することができる。

さらの上述のビタビ等化器において、拘束長を４とし、
ＲＬＬ記録符号として（２，７）符号を用い、内部応対
が（０、１、０）と（１，０１１）のノードの演算部を
なくし、（０，０，１）と（０、１、１）と（１、０．
０）と（１、１、０）のノードの演算部を、パスメトリ
ックの加算・比較・選択を行うＡＣＳユニットに代えて
、パスメトリックの加算を行う加算器で構成し、内部状
態が（０，１、０）と（１、０．１）のノードに対応す
るパスメモリをなくし、（０、０、１）　　　と　　（
０、１、１）　　　ト（１、Ｏ、０）　　　と　　（１
，１，０）のノードに対するパスメモリを選択回路を含
まないラッチの多段配置回路で構成することができる。

さらに本発明に係るビタビ等化方法は、記録装置の記録
再生系で生じる符号間干渉を除去する記録装置用のビタ
ビ等化方法において、記録符号としてＲＬＬ記録符号が
用いられ、ビタビ復号アルゴリズムの状態遷移により定
まる最尤パス判定処理のうち、ＲＬＬ記録符号の規則に
より取りえない状態遷移に関する最尤パス判定処理が除
かれたことを特徴とするものである。

［作用］ 本発明に係る記録装置においては、記録データは記録符
号器１０１によりＲＬＬ記録符号に符号化された後に、
記録再生系１０２に記録され、この記録再生糸１０２で
再生されたＲＬＬ気記録符号データは本発明に係るビタ
ビ等化器１０３で等化されて符号間干渉が取り除かれる
。等往復のＲＬＬ記録符号データは記録復号器１０４に
よって復号されて再生データが得られる。

また、上述の記録装置に用いられている本発明に係るビ
タビ等化器１０３は、ビタビ復号アルゴノズムの状態遷
移により決まる最尤パス判定回路のうち、ＲＬＬ記録符
号の規則のため取りえない状態遷移に関する回路が除か
れているため、最尤バス判定回路のハードウェア規模の
削減、あるいは処理ステップ数の削減を図ることができ
る。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

第２図には本発明の一実施例としてのビタビ等化器を用
いた磁気ディスク装置が示される。この磁気ディスク装
置では、記録データは記録符号器１１により磁気記録符
号に−たん磁気記録符号化されて記録再生系１２のディ
スク盤に記録される。この記録再生系１２から読み出さ
れたヘッド再生電流はＡ／Ｄ変換器１３を経てどタビ等
什器１４に入力され、符号間干渉を取り除く等化が行わ
れて、その等化出力が記録復号器１６に入力される。記
録復号器１６は記録符号器１１で符号化された磁気記録
符号を復号して再生データを出力する。タロツク抽出器
１５は記録再生系１２からタイミングクロックを抽出し
てＡ／Ｄ変換器１３とビタビ等化器１４に供給する。

記録符号器１１で用いる磁気記録符号としては、データ
の反転期間を制限したＲＬＬ（ＲｕｎＬｅｎｇｔｈ　Ｌ
ｉｍ１ｔｅｄ）磁気記録符号が用いられる。このＲＬＬ
Ｉｉ１１気紀録符号としては種々の形態があるが、ここ
では（１，７）符号を用いるものとする。この（１、７
）符号は次の生成規則に従って生成される符号である。

基本変換 データ　　　　　付−ｉ。。

例外事項 データ　　　基本変換の符号語　補正した符号語０００
０　　１０１１０１　→　　１０１０００いま記録再生
系１２で畳込まれる記録ビットを第８図の記録再生モデ
ルと同様に３ビツトと仮定する。ここで上述の（１，７
）符号と記録再生系１２の畳込み符号を連鎖符号と見な
せば、とタビ等化器のトレリス状態遷移図は第３図の如
くになる。

すなわち、書込み電流の方向を＋１と−Ｉで表すものと
すると、（１，７）符号で符号化された書込み電流の時
間列の中には、（＋１、−１、＋１）と（＝１、＋１、
−１）の遷移は有りえない。したかって通常のビタビ復
号アルゴリズムによるビタビ復号器で存在している第３
図中の点線の遷移は、（１、ア）符号を用いたビタビ等
イヒ器では存在しないことになる。

第４図には、第３図のトレリス状態遷移図に従って構成
されたビタビ等化器１４が示される。

このビタビ等化器１４を第１１図の従来の拘束長３のビ
タビ等化器と比較すると、ビタビ等化器１４では第３図
のトレリス状態遷移図の点線部分の遷移に対応する回路
が取り除かれている。

すなわち、分配器１は内部状態（−１、−１）と（＋１
、＋１）に対しては従来通りに二つの入力パスに対応す
るブランチメトリックを計算して出力するが、内部状態
（−１、＋１）と、（＋１、−１）に対しては一つのバ
スしか存在しえないので、その一つのバス側のブランチ
メトリックのみを計算して出力するようになっている。

またＡＣ３演算部２は、内部状態（−１、■）と（＋１
、＋１）に対しては従来同様に、ｂ口算器と比較器と選
択回路からなるＡＣＳユニット２１．２４を備えている
が、内部状態（−１、＋１）と（＋１、−１）に対して
は、入力側のバスが一つのみとなるので、そのバスに対
応したバスメトリックの計算を行うだけでよく比較・選
択の必要がな（、従って分酬器ｌがらのブランチメトリ
ックとＡＣＳユニット２１．２４がらの前時、ｑｊパス
メトリックとを加算して現時点バスメトリックを計算す
る加算器２２．２３のみでよいようになる。

ＡＣＳユニット２１と２４の各比較器からはバス選択信
号ＰＳ■、ＰＳ■がバスメモリ３に出力される。また比
較器２ｏはＡＣＳユニット２１．２４でそれぞれ選択さ
れたバスメトリックＰＭ■、ＰＭ■を比較してその小さ
い方を指示するパス選択信号ＰＳ◎をバスメモリ３に与
えるものであり、このパス選択信号ＰＳ＠によって最終
的な最尤パスの選択が行われる。

パスメモリ３の詳細な構成が第５図に示される。このパ
スメモリ３も第３図のトレリス状態遷移図に対応して回
路が構成されており、内部状態（−１、＋１）と（＋１
、−１）に対応する回路は入力側のパスが一つであるた
め選択回路が不要となり、複数段を縦段配置したフリッ
プフロップのみで構成されている。

すなわち、内部状態（−１、−１）と（＋１、＋１）に
対応する最下位行と最下位行は、選択回路とフリップフ
ロップの単位回路を多段配置した構成となっており、最
下位行の単位回路列３１の選択回路はＡＣＳユニット２
１からのパス選択信号ＰＳ■によって切換えが行われ、
また最下位行の単位回路列３４の選択回路はＡＣＳユニ
ット２４からのパス選択信号ＰＳ■によって切換えが行
われる。一方、内部状態（−１、＋１）と（＋１、−１
）に対応する２行目と３行目の回路３２．３３は、フリ
ップフロップを多段配置した構成となっており、選択回
路を有していない。ここで各単位回路とフリップフロッ
プ間の接続は第３図のトレリス状態遷移図に対応してい
る。また最下位行と最下位行の最終段単位回路のフリッ
プフロップからの出力はそれぞれ選択回路３５に導かれ
、比較器２０からのパス選択信号ＰＳ＠によってこの選
択回路３５の切換えが行われて等仕出力が出力される。

本発明の実施にあたっては種々の変形形態が可能である
。例えば上述の実施例では拘束長を３として判定回路を
構成したが、本発明はこれに限られるものではなく、拘
束長が４などの場合にも本発明を適用できる。またＲＬ
Ｌ磁気記録符号として（１，７）符号を用いたが、他の
符号、例えば（２，７）符号を用いた場合にも本発明を
適用できる。

第６図には、ＲＬＬ磁気言己録符号が（２，７）符号で
記録再生系で畳込まれる記録ビットが４ビツトと仮定し
た場合のビタビ等化器のトレリス状態遷移図が示される
。

ここで（２，７）符号は次の生成規則に従って生成され
る符号である。

データ　　　　　　符号語 ０００　　　　　０００１ＯＯ この（２，７）符号で符号化された書込み電流の時間列
の中には（＋１、−１、＋１）、（−１１＋１、−１）
　　（＋１、−１、−１、＋１）、（−１、＋１、＋１
、−１）の遷移は有りえない。したがって第６図のトレ
リス状態遷移図中の点線の遷移は存在しないので、この
トレリス状態遷移図に対応して構成されるビタビ等化器
の判定回路も、この点線部分に対応する回路を削減する
ことができる。

すなわち、内部状態（−１、−１、−１）と（＋１、＋
１、＋Ｈに対応する回路は従来通りに構成するが、内部
状態（−１、−１、＋１）、（−１、＋１、＋１）、（
＋１、−１、−１）、（＋１、＋１、−１）に対応する
判定回路はＡＣ８滴算部を加算器のみで、またパスメモ
リをフッツブフロップ段のみで構成でき、さらに内部状
態（−１、＋１、−１）と（＋］、−１、＋１）に対応
する判定回路はすべて削除することができる。

以上の実施例では、本発明のビタビ等化器をハードウェ
ア回路で構成した場合について述べたが、本発明はこれ
に限られるものではなく、コンピュータを用いて最尤パ
スの判定処理を行うこともでき、その場合、第３図また
は第６図のトレリス状態遷移図の点線部分の判定処理が
不要となるので、最尤パス判定プログラムステップ数が
削減され、従って処理の高速化を図ることができる。

尚、本発明は磁気ディスク装置に限られるものではな（
、光ディスク装置等他の干渉のある記録装置にも適用で
きる。

［発明の効果］ 以上に説明したように、本発明によれば、ビタビ等化器
の最尤パス判定回路のハードウェアあるいは最尤パス判
定プログラムステップ数の削減が可能となり、従って従
来と同程度のハードウェア回路規模であれば拘束長を大
きくしてビタビ等化器の一層の高精度化が可能となる。

またハードウェア回路またはパス判定プログラムステッ
プの簡略化によりビタビ等化器の高速化を実現できる。

【図面の簡単な説明】

第１図は本発明に係る原理説明図、 第２図は本発明の一実施例としてのビタビ等化器を用い
た磁気ディスク装置を示すブロック図、 第３図は（１，７）符号を用いたビタビ等化器をトレリ
ス状態遷移図、 第４図は第３図に対応する実施例のビタビ等化器の全体
構成を示すブロック図、 第５図は実施例のビタビ等化器のパスメモリの構成を示
すブロック図、 第６図は（２，７）符号を用いたビタビ等化器のトレリ
ス状態遷移図、 第７図は磁気ディスク装置の記録再生系のメカニズムを
示す図、 第８図は磁気ディスク装置の記録再生系を等価回路で表
した記録再生モデルを示す図、第９図は従来方式による
磁気ディスク装置を示すブロック図、 第１０図は従来のビタビ等化器のトレリス状態遷移図、 第１１図は従来のビタビ等化器の全体構成を示すブロッ
ク図、および、 第１２図は従来のビタビ等化器のパスメモリの構成を示
すブロック図である。 図において、 １．４・・−分配器（ブランチメトリック演算部）２．
５−・−ＡＣ３（加算・比較・選択）演算部３．６・・
・パスメモリ ■−・・記録符号器 ２・・・記録再生系 ３−・・アナログ／ディジタル変換器 ４．１７−・・ビタビ等化器 ５−・・クロック抽出部 ６−・−記録復号器 本発明の実施イ列の磁気テ°イスフに置第２図 実旗例の！フじ耳イＬ器の状態ｌ科図 第３図 胃用例のビ°９ｒ′可化器のｍ威 第４ 図 寅加例のビ５１Ｌ番什器のバスメｔりの横へ第５ 図 ＲＬＩＪ２，７＞、４９　□ｒ　７’ 本発用の１詳史尤佇］刀ごりご可化寄０トしリス慝衿図
第６図 ｇｉ気′″ｊ″弓ス７力記録再Ｔメυニズ′へ第７図 潰気ア°イ又フの記録再生モデ゛ル 第８ 図 従宋ガへにＪろ甜気ティ又フに置 第９図 従来のＬソＬ″等化寄の１人１遷１移図第１ｏ図 従来のしワじ耳（し器の横風 第１１図 従来ｎ　ｌｌ：’　５’　［等什器のハ゛スメｔりの構
ハ第１２図

Claims (1)

1. 【特許請求の範囲】 １、記録装置の記録再生系で生じる符号間干渉を除去す
   る記録装置用のビタビ等化器において、記録符号として
   ＲＬＬ記録符号が用いられ、ビタビ復号アルゴリズムの
   状態遷移により定まる最尤パス判定回路のうち、ＲＬＬ
   記録符号の規則のため取りえない状態遷移に関する回路
   が除かれて構成されたことを特徴とする記録装置用のビ
   タビ等化器。 ２、拘束長が３であり、ＲＬＬ記録符号として（１、７
   ）符号を用いた請求項１記載の記録装置用のビタビ等化
   器において、 内部状態が（０、１）と（１、０）のノードに対する演
   算部がパスメトリックの加算・比較・選択を行なうＡＣ
   Ｓユニットに代えて、パスメトリックの加算を行う加算
   器で構成され、 内部状態が（０、１）と（１、０）のノードに対するパ
   スメモリが選択回路を含まないラッチの多段配置回路で
   構成されたビタビ等化器。 ３、拘束長が４であり、ＲＬＬ記録符号として（２、７
   ）符号を用いた請求項１記載の記録装置用のビタビ等化
   器において、 内部状態が（０、１、０）と（１、０、１）のノードの
   演算部がなく、（０、０、１）と（０、１、１）と（１
   、０、０）と（１、１、０）のノードの演算部が、パス
   メトリックの加算・比較・選択を行なうＡＣＳユニット
   に代えて、パスメトリックの加算を行う加算器で構成さ
   れ、内部状態が（０、１、０）と（１、０、１）のノー
   ドに対応するパスメモリがなく、（０、０、１）と（０
   、１、１）と（１、０、０）と（１、１、０）のノード
   に対するパスメモリが選択回路を含まないラッチの多段
   配置回路で構成されたビタビ等化器。 ４、記録装置の記録再生系で生じる符号間干渉を除去す
   る記録装置用のビタビ等化方法において、 記録符号としてＲＬＬ記録符号が用いられ、ビタビ復号
   アルゴリズムの状態遷移により定まる最尤パス判定処理
   のうち、ＲＬＬ記録符号の規則により取りえない状態遷
   移に関する最尤パス判定処理が除かれたことを特徴とす
   る記録装置用のビタビ等化方法。 ５、記録データをＲＬＬ記録符号データに記録符号化す
   る記録符号器（１０１）と、 該記録符号器からのＲＬＬ記録符号データを記録・再生
   する記録再生系（１０２）と、 該記録再生系から読み出したＲＬＬ記録符号データを等
   化する請求項１記載のビタビ等化器（１０３）と、 該ビタビ等化器で等化後のＲＬＬ記録符号データを復号
   して再生データを出力する記録符号器（１０４）とを具
   備してなる記録装置。