JP2013246839A - 再生装置およびその動作方法 - Google Patents
再生装置およびその動作方法 Download PDFInfo
- Publication number
- JP2013246839A JP2013246839A JP2012117392A JP2012117392A JP2013246839A JP 2013246839 A JP2013246839 A JP 2013246839A JP 2012117392 A JP2012117392 A JP 2012117392A JP 2012117392 A JP2012117392 A JP 2012117392A JP 2013246839 A JP2013246839 A JP 2013246839A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- interpolation
- maximum likelihood
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【課題】消費電力を削減してフェーズ・ロックド・ループの動作周波数範囲を縮小すること。
【解決手段】A/D変換器104はサンプリング・クロックに応答してディスクのRF信号をデジタル信号に変換して、PLLの補間回路105はデジタル信号からデジタル補間信号を生成する。PLLはサンプリング・クロックとチャネル・クロックとの間の位相ずれを補償して、波形等化回路106は補間信号から等化出力信号を生成して最尤復号回路107は等化出力信号から復号出力信号を生成する。クロック生成回路112からチャネル・クロックの周波数fchを所定の整数で分周した動作周波数を有する低速クロックが生成され、低速クロックは最尤復号回路107に供給され最尤復号回路107は等化出力信号の所定の整数に対応する1つの復号処理単位とするデータに応答して、復号出力信号を複数ビット生成する。
【選択図】図1
【解決手段】A/D変換器104はサンプリング・クロックに応答してディスクのRF信号をデジタル信号に変換して、PLLの補間回路105はデジタル信号からデジタル補間信号を生成する。PLLはサンプリング・クロックとチャネル・クロックとの間の位相ずれを補償して、波形等化回路106は補間信号から等化出力信号を生成して最尤復号回路107は等化出力信号から復号出力信号を生成する。クロック生成回路112からチャネル・クロックの周波数fchを所定の整数で分周した動作周波数を有する低速クロックが生成され、低速クロックは最尤復号回路107に供給され最尤復号回路107は等化出力信号の所定の整数に対応する1つの復号処理単位とするデータに応答して、復号出力信号を複数ビット生成する。
【選択図】図1
Description
本発明は、再生装置およびその動作方法に関し、特に消費電力を削減してフェーズ・ロックド・ループの動作周波数範囲を縮小するのに有効な技術に関するものである。
CD(Compact Disc)、DVD(Digital Versatile Disc)、BD(Blu-ray Disc:登録商標)等の光ディスクの記録再生装置では、光ピックアップから放射されるレーザ光を光ディスクの記録面に照射して、その反射光を光ピックアップによって検出して、アナログ再生信号(以下、RF信号と言う)が生成される。RF信号に各ディスクの仕様によって決定されたデジタル信号処理が実行され、光ディスクの記録再生データの生成が可能である。一方、BD等では高密度記録が実現されているので、BD等の光ディスクから読み出されるRF信号が微弱となっている。
下記非特許文献1には、BDXL(登録商標)と呼ばれるBD(Blu-ray Disc)の拡張規格が記載されている。この拡張規格によると、従来のBD(Blu-ray Disc)が1層(SL:Single Layer)〜2層(DL:Dual Layer)の記録層であったのに対して、BDXLでは3層(TL:Triple Layer)および4層(QL:Quadruple Layer)の記録構造によってデータを記録することが可能とされている。従来のBDが1層で25キガバイトの容量と2層で50キガバイトの容量とを持っていたのに対して、BDXLの追記型(ライトワンス型)では3層タイプでは100キガバイトと4層タイプで128キガバイトまでのデータが記録可能となっている。尚、BDXLの拡張規格は、BDA(Blu-ray Disc Association)によって規格化されたものである。
一方、BD等では高密度記録が実現され、RF信号が微弱となっている。このために、RF信号を正確に検出するには、RFアナログ入力信号に含まれたクロックとデータとを再生するクロックデータリカバリー回路(Clock and Data Recovery Circuit)が必要となる。一般的なクロックデータリカバリー回路は、例えば、下記特許文献1の図1と関連する開示に記載されているように、A/D変換器とデジタル位相比較器とデジタルループフィルタとD/A変換器と電圧制御発振器(VCO)とを含むフェーズ・ロックド・ループ(PLL:Phase Locked Loop)によって構成される。すなわち、光ピックアップによって検出されたRF信号はA/D変換器の入力端子に供給され、A/D変換器の出力端子からはデジタル信号が生成される。デジタル信号がデジタル位相比較器とデジタルループフィルタとD/A変換器を介して電圧制御発振器(VCO)の制御入力端子に伝達されることによって、電圧制御発振器(VCO)の出力端子からA/D変換器のサンプリング制御端子に供給される正確なタイミングのクロック信号が生成されることが可能となる。従って、A/D変換器の出力端子からは正確なデータ信号が生成され、このデータ信号は波形等化器を介してビタビ(Viterbi)復号器により復号されることが可能である。すなわち、電圧制御発振器(VCO)の出力端子から生成されるクロック信号は、チャネルクロックとしてA/D変換器と波形等化器とビダビ復号器に供給される。波形等化器では、デジタル化された再生信号が波形等化され、ビタビ復号器によって復号されて、この復号結果としてチャネルデータが生成される。下記特許文献1の図1と関連する開示に記載された再生装置は、パーシャルレスポンスの波形等化と最尤(Maximum Likelihood)検出(=ビタビ復号)が組み合わされたものであり、この構成はPRML(Partial Response Maximum Likelihood)方式と呼ばれる。
更に、下記特許文献1には、その図1と関連する開示に記載されたフェーズ・ロックド・ループは、記録密度が高められた記録メディアのチャネルデータの再生時に記録マーク間干渉による2値化信号の品質悪化により再生情報信号と同期したチャネルクロックを正しく生成できないと言う問題が記載されている。この問題を解消するために下記特許文献1の図2と関連する開示には、基準クロックが供給される周波数シンセサイザの出力から生成される固定クロックをA/D変換器のサンプリング制御端子に供給する一方、A/D変換器の出力とビタビ復号器の入力との間に波形等化器と位相補間器を直列に接続して、位相補間PLLからフィードバックされる位相誤差情報に基づいて位相補間器での位相補間動作を制御することが記載されている。
一方、下記特許文献2の図19と関連する開示には、記録媒体の記録情報信号が供給されるA/D変換器に電圧制御発振器(VCO)から生成されるリードクロックを供給して、A/D変換器からのサンプリング再生信号が供給されるビタビ復号器にリードクロックの半分の周波数のハーフ・クロックを電圧制御発振器(VCO)から供給するように構成した情報再生装置が記載されている。リードクロックに従ってA/D変換器によりサンプリングされる再生信号はビタビ復号器の並列化スイッチによってブランチメトリック計算回路の2個の入力に交互に供給されるので、リードクロックに従ってサンプリングされる連続する2個の再生信号がブランチメトリック計算回路に並列に入力される。
下記特許文献3には、ブランチメトリック演算回路と加算・比較・選択(ACS)回路とパスメモリ回路とを具備するビタビ復号回路が記載されている。ブランチメトリック演算回路はパーシャルレスポンス特性の各パスに対応した基準値と入力値とのユークリッド距離の相対値であるブランチメトリック値を演算して、加算・比較・選択(ACS)回路はブランチメトリック値と旧ブランチメトリック値とを加算して加算した新ブランチメトリック値を比較して小さい値のパスを選択してその選択結果をパス選択信号としてパスメモリ回路に出力する。パスメモリ回路は、パス選択信号に基づいて最尤パスを選択して、その結果を復号データとして出力するものである。
下記特許文献4には、記録媒体からの記録情報信号が供給されるA/D変換器に供給される再生クロックを生成するためのフェーズ・ロックド・ループ(PLL)にチャネルレート位相誤差検出回路とハーフレート位相誤差検出回路とを配置することが記載されている。A/D変換器のデジタル出力信号はチャネルレート位相誤差検出回路の入力端子とハーフレート位相誤差検出回路の入力端子とに処理レート可変型オフセット補正回路を介して供給され、チャネルレート位相誤差検出回路の出力端子とハーフレート位相誤差検出回路の出力端子とは位相誤差選択回路を介してループフィルタの入力端子に接続される。ループフィルタの出力端子はクロック発生回路の入力端子に接続されて、クロック発生回路の出力端子からは再生クロックが生成される。処理レート切り替え回路により再生クロックがチャネルビット周波数を基準に生成されている場合にはA/D変換器のデジタル出力信号からチャネルレート位相誤差検出回路によって位相誤差が検出され、処理レート切り替え回路によって再生クロックがチャネルビット周波数の半分の周波数を基準に生成されている場合にはA/D変換器のデジタル出力信号からハーフレート位相誤差検出回路によって位相誤差が検出される。A/D変換器からのデジタル出力信号は処理レート可変型オフセット補正回路と処理レート可変型トランスバーサルフィルタとを介してデータ補間回路の入力端子に供給され、ハーフレート処理時にデータ補間回路は標本化時の欠落している中間データを補間するものである。
White Paper Blu−ray DiscTM Format, 1.B Physical Format Specifications for BD−R, 5th Edition, October, 2010,http://www.blu−raydisc.com/Assets/Downloadablefile/BD−R_physical_specifications−18326.pdf#search=’BDXL_imSLE’[平成24年01月12日検索]
本発明者等は本発明に先立ち、BDXLと呼ばれるBD(Blu-ray Disc)の拡張規格に準拠した光ディスクの記録再生が可能な記録再生装置に搭載される半導体集積回路の研究・開発に従事した。従って、BDXLと呼ばれるBDの拡張規格によって、従来の規格と比較して記憶容量が増大される一方、光ディスクからの読み出し信号の符号間干渉(ISI:Inter-Symbol-Interference)が強くなるものとなった。
その結果、BDXL拡張規格の採用によって、上記特許文献1に記載されているように、再生情報信号と同期したチャネルデータの再生が困難となっている。
一方、BDXL拡張規格に準拠した光ディスクの記録再生が可能な記録再生装置に搭載される半導体集積回路の研究・開発においては、半導体集積回路の回路規模の削減と消費電力の削減とが要求された。
半導体集積回路の消費電力の削減は、高速動作が不必要な内部回路での動作クロックの周波数を低減すること可能となる。従って、上記特許文献2に記載されたように、チャネルクロックまたはリードクロックの半分の周波数のハーフ・クロックをビタビ復号器に供給することによって、記録再生装置に搭載される半導体集積回路の消費電力を削減することが可能となる。しかしながら、本発明に先立った本発明者等による検討によって、上記特許文献2に記載された方式はリードクロックに従ってサンプリングされる連続する2個の再生信号がブランチメトリック計算回路で並列演算されるので、この並列演算により消費電力が増大すると言う問題を有することが明らかとされた。
更に上記特許文献4に記載されたように、フェーズ・ロックド・ループ(PLL)からA/D変換器に供給される再生クロックをチャネルビット周波数からその半分の周波数のハーフレート周波数に切り替えることにより、記録再生装置に搭載される半導体集積回路の消費電力を削減することが可能となる。しかしながら、本発明に先立った本発明者等による検討によって、上記特許文献4に記載された方式においては、フェーズ・ロックド・ループ(PLL)は高周波のチャネルビット周波数から低周波のハーフレート周波数までの広範囲の周波数を有する再生クロックをクロック発生回路から生成しなければならないと言う問題を有することが明らかとされた。従って、上記特許文献4に記載された方式では、フェーズ・ロックド・ループ(PLL)は広い動作周波数範囲でロック動作を実行する必要があるので、フェーズ・ロックド・ループ(PLL)の回路規模が増大するものであった。
また、上記特許文献4に記載された方式はA/D変換器に供給される再生クロックをフェーズ・ロックド・ループ(PLL)から生成するものであるので、上記特許文献1に記載された理由により、記憶密度が高められたBDXL拡張規格に準拠した光ディスクの再生時には再生クロックを正確に生成できないと言う問題を有することが本発明に先立った本発明者等による検討によって明らかとされた。また更に、A/D変換器が低周波のハーフレート周波数で動作する場合には、チャネルビット周波数で動作する場合と比較してサンプリング情報が半分となるので、A/D変換器のデジタル出力信号のS/N比が劣化すると言う問題を有することが本発明に先立った本発明者等による検討によって明らかとされた。
本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。
従って、本発明の目的とするところは、消費電力を削減してフェーズ・ロックド・ループ(PLL)の動作周波数範囲を縮小することにある。
また、本発明の他の目的とするところは、A/D変換器のデジタル出力信号のS/N比の劣化を軽減することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
すなわち、本発明の代表的な実施の形態による再生装置は、A/D変換器(104)と、フェーズ・ロックド・ループ(PLL)と、波形等化回路(106)と、最尤復号回路(107)とを具備する。
前記A/D変換器(104)は、サンプリング・クロックに応答して情報記録媒体としてのディスク(101)からピックアップ(102)によって読み出されるRF信号をデジタル再生信号に変換する。
前記フェーズ・ロックド・ループ(PLL)は、補間回路(105)を含む。
前記補間回路(105)は、前記A/D変換器(104)の出力端子から生成される前記デジタル再生信号に応答して、デジタル補間再生信号を生成する。
前記フェーズ・ロックド・ループ(PLL)は前記補間回路(105)の出力端子から生成される前記デジタル補間再生信号の生成タイミングを決定するチャネル・クロックを生成することによって、前記サンプリング・クロックの位相と前記チャネル・クロックの位相との間の位相ずれを補償する。
前記波形等化回路(106)は、前記補間回路(105)から生成される前記デジタル補間再生信号に応答して、波形等化出力信号を生成する。
前記最尤復号回路(107)は、前記波形等化回路(106)から生成される前記波形等化出力信号に応答して、復号出力信号を生成する。
前記再生装置は、前記フェーズ・ロックド・ループ(PLL)に接続されたクロック生成器(112、115)を更に具備する。
前記クロック生成器(112、115)は、前記フェーズ・ロックド・ループ(PLL)によって生成される前記チャネル・クロックのチャネル周波数(fch)を所定の整数によって分周した動作周波数を有する低速クロックを生成する。
前記最尤復号回路(107)に前記クロック生成器(112、115)によって生成される前記低速クロックが動作クロックとして供給され、前記最尤復号回路(107)は前記波形等化回路(106)から生成される前記波形等化出力信号の前記所定の整数に対応する1つの復号処理単位とするデータに応答して、前記復号出力信号を生成することを特徴とする(図1、図5参照)。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
すなわち、本発明によれば、消費電力を削減してフェーズ・ロックド・ループ(PLL)の動作周波数範囲を縮小することができる。
1.実施の形態の概要
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔1〕本発明の代表的な実施の形態による再生装置は、A/D変換器(104)と、フェーズ・ロックド・ループ(PLL)と、波形等化回路(106)と、最尤復号回路(107)とを具備してなる。
前記A/D変換器(104)は、サンプリング・クロックに応答して情報記録媒体としてのディスク(101)からピックアップ(102)によって読み出されるRF信号をデジタル再生信号に変換するものである。
前記フェーズ・ロックド・ループ(PLL)は、補間回路(105)を含むものである。
前記補間回路(105)は、前記A/D変換器(104)の出力端子から生成される前記デジタル再生信号に応答して、デジタル補間再生信号を生成するものである。
前記フェーズ・ロックド・ループ(PLL)は前記補間回路(105)の出力端子から生成される前記デジタル補間再生信号の生成タイミングを決定するチャネル・クロックを生成することによって、前記サンプリング・クロックの位相と前記チャネル・クロックの位相との間の位相ずれを補償するものである。
前記波形等化回路(106)は、前記補間回路(105)から生成される前記デジタル補間再生信号に応答して、波形等化出力信号を生成するものである。
前記最尤復号回路(107)は、前記波形等化回路(106)から生成される前記波形等化出力信号に応答して、復号出力信号を生成するものである。
前記再生装置は、前記フェーズ・ロックド・ループ(PLL)に接続されたクロック生成器(112、115)を更に具備するものである。
前記クロック生成器(112、115)は、前記フェーズ・ロックド・ループ(PLL)によって生成される前記チャネル・クロックのチャネル周波数(fch)を所定の整数によって分周した動作周波数を有する低速クロックを生成するものである。
前記最尤復号回路(107)に前記クロック生成器(112、115)によって生成される前記低速クロックが動作クロックとして供給され、前記最尤復号回路(107)は前記波形等化回路(106)から生成される前記波形等化出力信号の前記所定の整数に対応する1つの復号処理単位とするデータに応答して、前記復号出力信号を生成することを特徴とするものである(図1、図5参照)。
前記実施の形態によれば、消費電力を削減してフェーズ・ロックド・ループ(PLL)の動作周波数範囲を縮小することができる。
好適な実施の形態では、前記フェーズ・ロックド・ループ(PLL)は、位相誤差検出回路(109)とループフィルタ(110)と補間係数算出回路(111)とを更に含む。
前記補間回路(105)は前記A/D変換器(104)の前記出力端子から供給される前記デジタル再生信号と前記補間係数算出回路(111)から供給される補間係数とに応答して、前記デジタル補間再生信号を生成して、前記デジタル補間再生信号はそのゼロクロスの前後の2個のデジタル補間再生信号を含むものである。
前記位相誤差検出回路(109)の入力端子に前記補間回路(105)から生成される前記デジタル補間再生信号が供給されることによって、前記位相誤差検出回路(109)は前記補間回路(105)の前記デジタル補間再生信号の前記ゼロクロスの前後の前記2個のデジタル補間再生信号の絶対値の誤差を検出するものである。
前記ループフィルタ(110)は、前記位相誤差検出回路(109)の出力のデジタル誤差成分の平均値を算出するものである。
前記補間係数算出回路(111)は、前記ループフィルタ(110)から生成されるデジタル出力信号に応答して、前記補間回路(105)から生成される前記デジタル補間再生信号の前記ゼロクロスの前後の前記2個のデジタル補間再生信号の前記絶対値が等しくなるような前記補間係数を算出することを特徴とするものである(図1参照)。
他の好適な実施の形態では、前記所定の整数が2に設定されることによって、前記クロック生成器(112、115)は、前記チャネル周波数(fch)の半分の周波数((1/2)・fch)を有するハーフ・クロックを前記低速クロックとして生成するものである。
前記最尤復号回路(107)には、前記クロック生成器(112、115)によって生成される前記半分の周波数((1/2)・fch)を有する前記ハーフ・クロックが動作クロックとして供給される。
前記最尤復号回路(107)は、前記波形等化回路(106)から生成される前記1つの復号処理単位とする前記波形等化出力信号の前記データに応答して、前記復号出力信号を新規に2ビット生成することを特徴とするものである(図1、図5参照)。
更に他の好適な実施の形態では、前記波形等化回路(106)にも、前記クロック生成器(112、115)によって生成される前記半分の周波数を有する前記ハーフ・クロックが動作クロックとして供給される。
前記波形等化回路(106)は、前記ハーフ・クロックの前記半分の周波数((1/2)・fch)に対応する直列接続段数を有する遅延回路(10601〜10604)を含むFIRフィルタによって構成されたことを特徴とするものである(図1、図16参照)。
より好適な実施の形態では、前記フェーズ・ロックド・ループ(PLL)の前記位相誤差検出回路(109)と前記ループフィルタ(110)と前記補間係数算出回路(111)にも、前記クロック生成器(112、115)によって生成される前記半分の周波数を有する前記ハーフ・クロックが動作クロックとして供給されることを特徴とするものである(図1参照)。
他のより好適な実施の形態では、前記A/D変換器(104)に供給される前記サンプリング・クロックの周波数((1/2)・fs)は、前記チャネル・クロックの前記チャネル周波数(fch)と実質的に等しく設定されたことを特徴とするものである(図1参照)。
更に他のより好適な実施の形態では、前記A/D変換器(104)に供給される前記サンプリング・クロックの周波数(fs)は、前記チャネル・クロックの前記チャネル周波数(fch)の2倍の周波数に実質的に等しく設定されたことを特徴とするものである(図17、図18、図19、図20、図22、図24参照)。
更に他のより好適な実施の形態では、前記2倍の周波数に実質的に等しく設定された前記サンプリング・クロックが供給される前記A/D変換器(104)の前記出力端子には、前記A/D変換器(104)のノイズを低減するフィルタ(114)が接続されたことを特徴とするものである(図17参照)。
別のより好適な実施の形態では、前記補間回路(105)にも、前記チャネル・クロックの前記チャネル周波数(fch)の2倍の周波数に実質的に等しく設定された前記サンプリング・クロックが供給されることを特徴とするものである(図18、図19、図20、図22参照)。
更に別のより好適な実施の形態では、前記クロック生成器(112、115)は、前記半分の周波数((1/2)・fch)を有する前記ハーフ・クロックと前記チャネル周波数(fch)を有するフル・クロックとを生成するものである。
前記クロック生成器(112、115)により生成される前記フル・クロックは、前記フェーズ・ロックド・ループ(PLL)の前記位相誤差検出回路(109)と前記ループフィルタ(110)と前記補間係数算出回路(111)とに動作クロックとして供給されることを特徴とする(図19、図20、図22、図24参照)。
具体的な実施の形態では、前記波形等化回路(106)に、前記クロック生成器(112、115)によって生成される前記チャネル周波数(fch)を有する前記フル・クロックが動作クロックとして供給される。
前記波形等化回路(106)は、前記フル・クロックの前記周波数(fch)に対応する直列接続段数を有する遅延回路(12401〜12408)を含むFIRフィルタによって構成されたことを特徴とするものである(図20、図21、図22参照)。
他の具体的な実施の形態による再生装置は、前記波形等化回路(106)に接続された他の最尤復号回路(116)と、前記最尤復号回路(107)と前記他の最尤復号回路(116)とに接続された選択回路(117)とを更に具備する。
前記他の最尤復号回路(116)は、前記波形等化回路(106)から生成される前記波形等化出力信号と前記クロック生成回路(112)から生成される前記チャネル周波数(fch)を有する前記フル・クロックとに応答して、他の復号出力信号を生成する。
前記選択回路(117)は、選択指示信号に応答して、前記他の最尤復号回路(116)から生成される前記他の復号出力信号と前記最尤復号回路(107)から生成される前記復号出力信号とのいずれかを選択することを特徴とするものである(図22参照)。
より具体的な実施の形態による再生装置は、前記補間回路(105)に接続された他の波形等化回路(120)と、前記他の波形等化回路(120)に接続された他の最尤復号回路(116)と、前記最尤復号回路(107)と前記他の最尤復号回路(116)とに接続された選択回路(117)とを更に具備する。
前記他の波形等化回路(120)は、前記補間回路(105)から生成される前記デジタル補間再生信号と前記クロック生成回路(112)から生成される前記チャネル周波数(fch)を有する前記フル・クロックとに応答して、他の波形等化出力信号を生成するものである。
前記他の最尤復号回路(116)は、前記他の波形等化回路(120)から生成される前記他の波形等化出力信号と前記クロック生成回路(112)から生成される前記チャネル周波数(fch)を有する前記フル・クロックとに応答して、他の復号出力信号を生成する。
前記選択回路(117)は、選択指示信号に応答して、前記他の最尤復号回路(116)から生成される前記他の復号出力信号と前記最尤復号回路(107)から生成される前記復号出力信号とのいずれかを選択することを特徴とするものである(図24参照)。
他のより具体的な実施の形態では、前記A/D変換器(104)と、前記波形等化回路(106)と、前記最尤復号回路(107)と、前記フェーズ・ロックド・ループ(PLL)に含まれた前記補間回路(105)と前記位相誤差検出回路(109)と前記ループフィルタ(110)と前記補間係数算出回路(111)とは、再生半導体集積回路の半導体チップに集積化されたことを特徴とするものである(図1参照)。
最も具体的な実施の形態では、前記チャネル・クロックの前記チャネル周波数(fch)を決定する前記チャネル・クロックの周期(T)は、ブルーレイディスクの拡張規格に準拠した前記ディスク(101)の記録面の最短マーク長(2T)を有する最短記録マークから読み出される前記RF信号の周期(2T)の実質的に半分に設定されたことを特徴とするものである(図1参照)。
〔2〕本発明の別の観点の代表的な実施の形態は、A/D変換器(104)と、フェーズ・ロックド・ループ(PLL)と、波形等化回路(106)と、最尤復号回路(107)とを具備してなる再生装置の動作方法である。
前記A/D変換器(104)は、サンプリング・クロックに応答して情報記録媒体としてのディスク(101)からピックアップ(102)によって読み出されるRF信号をデジタル再生信号に変換するものである。
前記フェーズ・ロックド・ループ(PLL)は、補間回路(105)を含むものである。
前記補間回路(105)は、前記A/D変換器(104)の出力端子から生成される前記デジタル再生信号に応答して、デジタル補間再生信号を生成するものである。
前記フェーズ・ロックド・ループ(PLL)は前記補間回路(105)の出力端子から生成される前記デジタル補間再生信号の生成タイミングを決定するチャネル・クロックを生成することによって、前記サンプリング・クロックの位相と前記チャネル・クロックの位相との間の位相ずれを補償するものである。
前記波形等化回路(106)は、前記補間回路(105)から生成される前記デジタル補間再生信号に応答して、波形等化出力信号を生成するものである。
前記最尤復号回路(107)は、前記波形等化回路(106)から生成される前記波形等化出力信号に応答して、復号出力信号を生成するものである。
前記再生装置は、前記フェーズ・ロックド・ループ(PLL)に接続されたクロック生成器(112、115)を更に具備するものである。
前記クロック生成器(112、115)は、前記フェーズ・ロックド・ループ(PLL)によって生成される前記チャネル・クロックのチャネル周波数(fch)を所定の整数によって分周した動作周波数を有する低速クロックを生成するものである。
前記最尤復号回路(107)に前記クロック生成器(112、115)によって生成される前記低速クロックが動作クロックとして供給され、前記最尤復号回路(107)は前記波形等化回路(106)から生成される前記波形等化出力信号の前記所定の整数に対応する1つの復号処理単位とするデータに応答して、前記復号出力信号を生成することを特徴とするものである(図1、図5参照)。
前記実施の形態によれば、消費電力を削減してフェーズ・ロックド・ループ(PLL)の動作周波数範囲を縮小することができる。
2.実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
[実施の形態1]
《再生装置の構成》
図1は、本発明の実施の形態1による再生装置の構成を示す図である。
《再生装置の構成》
図1は、本発明の実施の形態1による再生装置の構成を示す図である。
図1に示す本発明の実施の形態1による再生装置は、上述したBDXL拡張規格に準拠する光ディスク101の再生動作を実行可能なものである。
図1に示す本発明の実施の形態1による再生装置は、光ピックアップ102、スピンドルモータ103、A/D変換器(ADC)104、補間回路105、波形等化回路106、最尤復号回路107、2値化出力回路108、位相誤差検出回路109、ループフィルタ110、補間係数算出回路111、クロック生成回路112、発振器113を含むものである。
光ピックアップ102は、光ディスク101の情報記録のためのレーザ光を照射するとともに光ディスク101の情報再生のためのレーザ光を照射するブルーレイ半導体レーザを含む。スピンドルモータ103は、光ディスク101の情報記録および情報再生のために光ディスク101を回転駆動する。
尚、図1に示した本発明の実施の形態1による再生装置においては、A/D変換器(ADC)104、補間回路105、波形等化回路106、最尤復号回路107、2値化出力回路108、位相誤差検出回路109、ループフィルタ110、補間係数算出回路111、クロック生成回路112、発振器113は、再生半導体集積回路の半導体チップに集積化されたものである。また更に、以下に説明する本発明の実施の形態2乃至本発明の実施の形態7においても、光ディスク101と光ピックアップ102とスピンドルモータ103とを除外する回路部品は、再生半導体集積回路の半導体チップへの集積化が可能なものである。
《発振器、A/D変換》
A/D変換器104は、発振器113から生成される固定周波数(1/2)・fsを有する非同期サンプリング・クロックに応答して、光ディスク101から光ピックアップ102により読み出されたアナログ信号であるRF信号を多値デジタル信号に変換する。尚、A/D変換器104に供給される固定周波数(1/2)・fsの非同期サンプリング・クロックを生成する発振器113は、入力端子に基準クロックが供給される周波数シンセサイザの内部に構成されることが可能である。
A/D変換器104は、発振器113から生成される固定周波数(1/2)・fsを有する非同期サンプリング・クロックに応答して、光ディスク101から光ピックアップ102により読み出されたアナログ信号であるRF信号を多値デジタル信号に変換する。尚、A/D変換器104に供給される固定周波数(1/2)・fsの非同期サンプリング・クロックを生成する発振器113は、入力端子に基準クロックが供給される周波数シンセサイザの内部に構成されることが可能である。
またA/D変換器104のS/N比を良好とする場合には、A/D変換器104のサンプリング制御端子に発振器113から供給される非同期サンプリング・クロックの固定周波数(1/2)・fsは後述するチャネル・クロックの周波数fchの略2倍の周波数2fchに設定される。一方、A/D変換器104の消費電力を削減する場合には、A/D変換器104のサンプリング制御端子に発振器113から供給される非同期サンプリング・クロックの固定周波数(1/2)・fsは後述するチャネル・クロックの周波数fchと略等しく設定される。
《フェーズ・ロックド・ループ》
補間回路105と位相誤差検出回路109とループフィルタ110と補間係数算出回路111とは、位相補償デジタル補間回路として機能するフェーズ・ロックド・ループPLLを構成する。すなわち、このように構成されたフェーズ・ロックド・ループPLLは、補間回路105のデジタル補間再生信号のゼロクロスの前後の2個のデジタル補間再生信号の絶対値が略等しくなるような補間タイミングを持ったデジタル補間再生信号を生成するものである。尚、ここで言うゼロクロスとは、文字通りゼロレベルをクロスすることを意味するのではなくて、補間回路105のデジタル補間再生信号の中心値をクロスすることを意味するものである。
補間回路105と位相誤差検出回路109とループフィルタ110と補間係数算出回路111とは、位相補償デジタル補間回路として機能するフェーズ・ロックド・ループPLLを構成する。すなわち、このように構成されたフェーズ・ロックド・ループPLLは、補間回路105のデジタル補間再生信号のゼロクロスの前後の2個のデジタル補間再生信号の絶対値が略等しくなるような補間タイミングを持ったデジタル補間再生信号を生成するものである。尚、ここで言うゼロクロスとは、文字通りゼロレベルをクロスすることを意味するのではなくて、補間回路105のデジタル補間再生信号の中心値をクロスすることを意味するものである。
補間回路105には発振器113から固定周波数(1/2)・fsを有する非同期サンプリング・クロックが供給され、補間回路105の入力端子にはA/D変換器104の出力端子の多値デジタル再生信号が供給されるので、補間回路105の出力端子から多値デジタル補間再生信号が生成される。従って、位相誤差検出回路109は、補間回路105のデジタル補間再生信号のゼロクロスの前後の2個のデジタル補間再生信号の絶対値の誤差を検出する。ループフィルタ110は位相誤差検出回路109のデジタル誤差成分の平均値を算出して、補間係数算出回路111はループフィルタ110のデジタル出力信号に応答して補間回路105の出力でのゼロクロスの前後の2個のデジタル補間再生信号の絶対値が等しくなるようなタイミングのチャネル・クロックを生成するための補間係数を算出する。
このように位相補償デジタル補間回路として機能するフェーズ・ロックド・ループPLLに含まれた補間回路105の補間動作によって、補間再生データが生成される。すなわち、フェーズ・ロックド・ループPLLの補間回路105は光ピックアップ102により読み出されるアナログRF信号に応答する補間回路105の出力でのデジタル補間再生信号のチャネル・クロックの位相とA/D変換器104のサンプリング・クロック(固定周波数(1/2)・fsの非同期サンプリング・クロック)との間の位相のずれを補償することによって、出力補間再生データを生成するものである。
《ハーフ・クロックを生成するクロック生成回路》
更に、補間係数算出回路111によって算出された補間係数は、補間回路105だけではなく、クロック生成回路112にも供給されている。その結果、クロック生成回路112は、補間係数算出回路111での補間係数と発振器113からの固定周波数(1/2)・fsの非同期サンプリング・クロックとに応答して、上述したチャネル・クロックの周波数fchの半分の周波数(1/2)・fchを有するハーフ・クロックを生成する。このようにクロック生成回路112により生成される周波数(1/2)・fchを有するハーフ・クロックは、フェーズ・ロックド・ループPLLの位相誤差検出回路109、ループフィルタ110、補間係数算出回路111と、波形等化回路106と、最尤復号回路107とに動作クロックとして供給される。
更に、補間係数算出回路111によって算出された補間係数は、補間回路105だけではなく、クロック生成回路112にも供給されている。その結果、クロック生成回路112は、補間係数算出回路111での補間係数と発振器113からの固定周波数(1/2)・fsの非同期サンプリング・クロックとに応答して、上述したチャネル・クロックの周波数fchの半分の周波数(1/2)・fchを有するハーフ・クロックを生成する。このようにクロック生成回路112により生成される周波数(1/2)・fchを有するハーフ・クロックは、フェーズ・ロックド・ループPLLの位相誤差検出回路109、ループフィルタ110、補間係数算出回路111と、波形等化回路106と、最尤復号回路107とに動作クロックとして供給される。
周波数fchを有するフル・クロックがフェーズ・ロックド・ループPLLの位相誤差検出回路109、ループフィルタ110、補間係数算出回路111と、波形等化回路106と、最尤復号回路107に供給される場合と比較して、クロック生成回路112によって生成される周波数(1/2)・fchを有するハーフ・クロックがこれらの回路に供給されることによって、これらの回路の消費電力を削減することが可能となる。
更に、補間回路105と位相誤差検出回路109とループフィルタ110と補間係数算出回路111とによって構成されたフェーズ・ロックド・ループPLLは、クロック生成回路112によって生成される周波数(1/2)・fchを有するハーフ・クロックのみで動作するものであり、上記特許文献4に記載のようにフル・クロックとハーフ・クロックの間で切り替え動作を実行するものではない。その結果、図1に示した本発明の実施の形態1による再生装置の補間回路105と位相誤差検出回路109とループフィルタ110と補間係数算出回路111とによって構成されたフェーズ・ロックド・ループPLLは、動作周波数範囲を縮小することが可能となる。
《位相補償デジタル補間動作》
図1に示した本発明の実施の形態1による再生装置では、A/D変換器104のサンプリング制御端子に供給される非同期サンプリング・クロックの固定周波数(1/2)・fsは補間回路105でのデジタル補間再生信号の生成タイミングを決定するチャネル・クロックの周波数fchの半分の周波数と略等しく設定されたものである。特に、チャネル・クロックのチャネル周波数fchを決定するチャネル・クロックの周期Tは、ブルーレイディスクの拡張規格に準拠したディスク101の記録面での最短マーク長2Tを有する最短記録マークから読み出されA/D変換器104の入力端子に供給されるRF信号の周期2Tの半分に設定されたものである。
図1に示した本発明の実施の形態1による再生装置では、A/D変換器104のサンプリング制御端子に供給される非同期サンプリング・クロックの固定周波数(1/2)・fsは補間回路105でのデジタル補間再生信号の生成タイミングを決定するチャネル・クロックの周波数fchの半分の周波数と略等しく設定されたものである。特に、チャネル・クロックのチャネル周波数fchを決定するチャネル・クロックの周期Tは、ブルーレイディスクの拡張規格に準拠したディスク101の記録面での最短マーク長2Tを有する最短記録マークから読み出されA/D変換器104の入力端子に供給されるRF信号の周期2Tの半分に設定されたものである。
A/D変換器104は固定周波数(1/2)・fsの非同期サンプリング・クロックの立ち上がりエッジのタイミングで多値デジタル再生信号を生成するので、A/D変換器104の出力端子での多値デジタル再生信号はサンプリング・クロックの立ち上がりエッジのタイミングで生成される。
補間回路105と位相誤差検出回路109とループフィルタ110と補間係数算出回路111とによって構成されたフェーズ・ロックド・ループPLLは、上述したようにゼロクロス検出による位相補償デジタル補間動作を実行するものである。すなわち、フェーズ・ロックド・ループPLLがアナログRF信号に応答する補間回路105のデジタル補間再生信号のチャネル・クロックの位相とA/D変換器104での固定周波数(1/2)・fsの非同期サンプリング・クロックとの間の位相のずれをゼロクロス検出によって補償することで、RF信号に忠実に追従するデジタル補間再生信号が補間回路105から生成されるものである。
尚、フェーズ・ロックド・ループPLLが補償する固定周波数(1/2)・fsの非同期サンプリング・クロックとの間の位相のずれは、クロックイネーブルを生成して固定周波数(1/2)・fsのクロックをこのクロックイネーブルによってイネーブル制御を行うことで補償することも可能である。
《波形等化回路、最尤復号回路》
補間回路105の出力端子からのデジタル補間再生信号が入力端子に供給される波形等化回路106はFIRフィルタと呼ばれるデジタルフィルタで構成されることによって、ビタビ復号器により構成される最尤復号回路107のために好適な波形等化を実行する。尚、FIRは、有限インパルス応答(Finite Impulse Response)を意味している。更に波形等化回路106のFIRフィルタのタップ係数は、係数学習回路(図示せず)の算出結果に従って設定されることによって、所望の波形等化特性に設定される。最尤復号回路107は上記特許文献1に記載されたように最尤検出を実行するビタビ復号器として構成されたものであり、最尤復号回路107の出力での復号応答信号が2値化出力回路108の入力端子に供給されることによって、2値化出力回路108の出力端子から光ディスク101の情報再生2値化出力信号が生成される。
補間回路105の出力端子からのデジタル補間再生信号が入力端子に供給される波形等化回路106はFIRフィルタと呼ばれるデジタルフィルタで構成されることによって、ビタビ復号器により構成される最尤復号回路107のために好適な波形等化を実行する。尚、FIRは、有限インパルス応答(Finite Impulse Response)を意味している。更に波形等化回路106のFIRフィルタのタップ係数は、係数学習回路(図示せず)の算出結果に従って設定されることによって、所望の波形等化特性に設定される。最尤復号回路107は上記特許文献1に記載されたように最尤検出を実行するビタビ復号器として構成されたものであり、最尤復号回路107の出力での復号応答信号が2値化出力回路108の入力端子に供給されることによって、2値化出力回路108の出力端子から光ディスク101の情報再生2値化出力信号が生成される。
上述したように、波形等化回路106と最尤復号回路107とには、半分の周波数(1/2)・fchを有するハーフ・クロックが動作クロックとしてクロック生成回路112から供給されている。従って、図1に示した本発明の実施の形態1による再生装置で、半分の周波数(1/2)・fchを有するハーフ・クロックが供給される波形等化回路106は、周波数fchを有するフル・クロックが供給される場合と比較して、タップ数が半分に削減されたFIRフィルタによって構成されたものである。更に、図1に示した本発明の実施の形態1による再生装置では、同様に半分の周波数(1/2)・fchを有するハーフ・クロックが供給される最尤復号回路107は、2ビット単位で1つの状態遷移を実行するものである。一般的には、最尤復号回路に周波数fchを有するフル・クロックが供給される場合には、最尤復号回路は1ビット単位で1つの状態遷移を実行するものである。
《1ビット入力に応答するPR状態遷移》
図3は、図1に示した本発明の実施の形態1による再生装置で、周波数fchを有するフル・クロックが供給される最尤復号回路107が1ビット単位で1つの状態遷移を実行することを想定した場合に、光ディスク101の記録面の最短マーク長が2Tの場合での拘束長5のパーシャルレスポンスPR(a,b,c,d,e)の状態遷移図とPR基準値とを示す図である。拘束長5のパーシャルレスポンスPR(a,b,c,d,e)は、BDXL拡張規格に準拠する光ディスク101の再生動作を実行する場合には、例えばPR(1,2,2,2,1)の値に設定される。
図3は、図1に示した本発明の実施の形態1による再生装置で、周波数fchを有するフル・クロックが供給される最尤復号回路107が1ビット単位で1つの状態遷移を実行することを想定した場合に、光ディスク101の記録面の最短マーク長が2Tの場合での拘束長5のパーシャルレスポンスPR(a,b,c,d,e)の状態遷移図とPR基準値とを示す図である。拘束長5のパーシャルレスポンスPR(a,b,c,d,e)は、BDXL拡張規格に準拠する光ディスク101の再生動作を実行する場合には、例えばPR(1,2,2,2,1)の値に設定される。
尚、Tは上述したチャネル・クロックのタイミングに基づく1周期分の時間である。一般的に、最尤復号はパーシャルレスポンスの型に応答して符号相関法則に従い確率計算を実行して、最尤パスを推定するものである。
図3では、一番左の状態S0000は、光ディスク101の記録位置に4ビットの記録テータ“0000”が記録された状態を示す。4ビットの記録テータ“0000”で、1番左側が1番古い記録ビットであり、左側から2番目が2番目に古い記録ビットであり、左側から3番目が3番目に古い記録ビットであり、右側は4番目に古い記録ビットである。一番左の状態S0000に付された円弧状の矢印は、最新の1ビットデータ“0”に応答して、自分自身の状態S0000に遷移することを示すものである。
この遷移後の状態S0000では、左側に存在していた1番古い記録ビットは左シフトによって状態遷移のスコープから存在しなくなり、左側から2番目に存在していた2番目に古い記録ビットは左シフトによって1番左に存在するようになり、左側から3番目に存在していた3番目に古い記録ビットは左シフトによって左側から2番目に存在するようになる。同様にして、右側に存在していた4番目に古い記録ビットは左シフトによって左側から3番目に存在するようになり、最新の1ビットデータ“0”は右側に存在するようになる。更に最新の1ビットデータ“0”に付されたPR基準値REF00000は、後述するブランチメトリックBMを計算する際に使用されるものであり、上述のパーシャルレスポンスPR(a,b,c,d,e)の値に従って図3に示した表の計算式により計算される。
図3の一番左の状態S0000に付された直線状の矢印は、最新の1ビットデータ“1”に応答して、図3の左下の他の状態S0001に遷移することを示すものである。
この遷移後の状態S0001でも、左側に存在していた1番古い記録ビットは左シフトによって状態遷移のスコープから存在しなくなり、左側から2番目に存在していた2番目に古い記録ビットは左シフトによって1番左に存在するようになり、左側から3番目に存在していた3番目に古い記録ビットは左シフトによって左側から2番目に存在するようになる。同様にして、右側に存在していた4番目に古い記録ビットは左シフトによって左側から3番目に存在するようになり、最新の1ビットデータ“1”は右側に存在するようになる。更に最新の1ビットデータ“1”に付されたPR基準値REF00001は、後述するブランチメトリックBMを計算する際に使用されるものであり、上述のパーシャルレスポンスPR(a,b,c,d,e)の値に従って図3に示した表の計算式により計算される。
また、図3において破線の丸印で示した2個の状態S1001、S0110と破線の直線状の4本の矢印は、光ディスク101がBD(Blu-ray Disc)であり記録媒体ディスクの記録面の最短マーク長が2Tである場合には、存在するものである。従って、図3に示した破線の丸印で示した2個の状態S1001、S0110と破線の直線状の4本の矢印は、光ディスク101がCD(Compact Disc)やDVD(Digital Versatile Disc)であり記録媒体ディスクの記録面の最短マーク長が3Tである場合には、存在しないものである。
《1ビット入力に応答するトレリス線図》
図4は、図3に示した1ビットデータに応答するパーシャルレスポンスPR(a,b,c,d,e)の状態遷移図に対応するトレリス線図を示す図である。尚、トレリス線図は、状態遷移図に示された複数の状態の時系列的な変化を示すものである。
図4は、図3に示した1ビットデータに応答するパーシャルレスポンスPR(a,b,c,d,e)の状態遷移図に対応するトレリス線図を示す図である。尚、トレリス線図は、状態遷移図に示された複数の状態の時系列的な変化を示すものである。
図4では、チャネル・クロックのタイミングに基づいた時間(n−2)T、時間(n−1)T、時間nTの3個のタイミングの間の状態遷移の様子が示されている。また図3と同様に、図4でも、破線の丸印で示した2個の状態S1001、S0110と破線の直線状の8本の矢印は、光ディスク101がBDであり記録媒体ディスクの記録面の最短マーク長が2Tである場合には存在して、光ディスク101がCDやDVDであり記録媒体ディスクの記録面の最短マーク長が3Tである場合には存在しないものである。
更に図3と同様に図4でも、2個のタイミングの間の状態遷移によって、自分自身の状態に遷移する場合と他の状態に遷移する場合とがあることが理解される。
また、図4に示した2個の状態の間の実線または破線の直線で示す状態遷移に付された数字は、最新の1ビットデータ(“1”または“0”)を示す。更に図4に示した2個の状態の間の実線または破線の直線で示す状態遷移に付された記号は、上述したPR基準値と最新の1ビットデータとに従って以下の計算式に従って計算されるブランチメトリックBM00000(n)〜BM11111(n)を示したものである。尚、以下の計算式で、波形等化出力信号(n)は、波形等化回路106の出力から供給される最尤復号回路107の最新の入力データである。
図1に示す本発明の実施の形態1による再生装置において、最尤復号回路107に周波数fchを有するフル・クロックが供給されて1ビット単位で、1つの状態遷移を実行することを想定した場合を想定する。この場合には、最尤復号回路107でのビタビ復号の最尤判定は、2つのパスが合流した状態において、それぞれのパスの尤度を比較して、尤度が高い方のパスを選択することによって実現されるものである。この最尤判定には、以下に説明するパスメトリックPM0000(n)〜1111(n)と呼ばれる尤度と上述したブランチメトリックBM00000(n)〜BM11111(n)とが使用される。
すなわち、パスメトリックPM0000(n)〜1111(n)は、現在までに遷移してきた各パスに対応するブランチメトリックの総和である。従って、図4に示したトレリス線図に含まれる2つのパスが合流する各状態でのパスメトリックPM0000(n)〜1111(n)は、以下に説明する計算式で計算される。また以下の計算式のmin(A,B)は、括弧内に示されたA、Bの2つのパラメータのうち最小の方を選択する関数を表すものである。
上記式1−17は、図4に示したトレリス線図の時間nTでの状態S0000で合流する2つのパスに関して、下記の計算を実行することを意味するものである。すなわち、第1パスでは、時間(n−1)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM0000(n−1)と現時間nTでのブランチメトリックBM00000(n)との加算が実行され、この加算結果が第1パスの新パスメトリックとして更新される。更に、第2パスでは、時間(n−1)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM1000(n−1)と現時間nTでのブランチメトリックBM10000(n)との加算が実行されて、この加算結果が第2パスの新パスメトリックとして更新される。第1パスと第2パスが合流した時間nTでの状態S0000では、第1パスの新パスメトリックと第2パスの新パスメトリックの小さい方の値が高い尤度のパスとして選択される。上記式1−17で実行される加算・比較・選択の動作は、上記特許文献3に記載された加算・比較・選択(ACS)回路での加算・比較・選択の動作に対応するものである。
上記式1−18は、図4に示したトレリス線図の時間nTでの状態S0001で合流する2つのパスに関して、下記の計算を実行することを意味するものである。すなわち、第1パスでは、時間(n−1)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM0000(n−1)と現時間nTでのブランチメトリックBM00001(n)との加算が実行され、この加算結果が第1パスの新パスメトリックとして更新される。更に、第2パスでは、時間(n−1)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM1000(n−1)と現時間nTでのブランチメトリックBM10001(n)との加算が実行されて、この加算結果が第2パスの新パスメトリックとして更新される。第1パスと第2パスが合流した時間nTでの状態S0001では、第1パスの新パスメトリックと第2パスの新パスメトリックとの小さい方の値が高い尤度のパスとしてとして選択される。
上記式1−19は、図4に示したトレリス線図の時間nTでの状態S0011で合流する2つのパスに関して、下記の計算を実行することを意味するものである。すなわち、第1パスでは、時間(n−1)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM0001(n−1)と現時間nTでのブランチメトリックBM00011(n)との加算が実行され、この加算結果が第1パスの新パスメトリックとして更新される。更に、第2パスでは、時間(n−1)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM1001(n−1)と現時間nTでのブランチメトリックBM10011(n)との加算が実行され、この加算結果が第2パスの新パスメトリックとして更新される。第1パスと第2パスが合流した時間nTでの状態S0011では、第1パスの新パスメトリックと第2パスの新パスメトリックとの小さい方の値が高い尤度のパスとしてとして選択される。
上記式1−20は、図4に示したトレリス線図の時間nTでの状態S0110に流入する単一のパスに関して、下記の計算を実行することを意味するものである。すなわち、単一パスでは、時間(n−1)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM0011(n−1)と現時間nTでのブランチメトリックBM00110(n)との加算が実行され、この加算結果が単一パスの新パスメトリックとして更新され、高い尤度のパスとしてとして生成される。
上記式1−21は、図4に示したトレリス線図の時間nTでの状態S0111に流入する単一のパスに関して、下記の計算を実行することを意味するものである。すなわち、単一パスでは、時間(n−1)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM0011(n−1)と現時間nTでのブランチメトリックBM00111(n)との加算が実行され、この加算結果が単一パスの新パスメトリックとして更新され、高い尤度のパスとしてとして生成される。
上記式1−22は、図4に示したトレリス線図の時間nTでの状態S1000に流入する単一のパスに関して、下記の計算を実行することを意味するものである。すなわち、単一パスでは、時間(n−1)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM1100(n−1)と現時間nTでのブランチメトリックBM11000(n)との加算が実行され、この加算結果が単一パスの新パスメトリックとして更新され、高い尤度のパスとしてとして生成される。
上記式1−23は、図4に示したトレリス線図の時間nTでの状態S1001に流入する単一のパスに関して、下記の計算を実行することを意味するものである。すなわち、単一パスでは、時間(n−1)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM1100(n−1)と現時間nTでのブランチメトリックBM11001(n)との加算が実行され、この加算結果が単一パスの新パスメトリックとして更新され、高い尤度のパスとしてとして生成される。
上記式1−24は、図4に示したトレリス線図の時間nTでの状態S1100で合流する2つのパスに関して、下記の計算を実行することを意味するものである。すなわち、第1パスでは、時間(n−1)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM0110(n−1)と現時間nTでのブランチメトリックBM01100(n)との加算が実行され、この加算結果が第1パスの新パスメトリックとして更新される。更に、第2パスでは、時間(n−1)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM1110(n−1)と現時間nTでのブランチメトリックBM11100(n)との加算が実行されて、この加算結果が第2パスの新パスメトリックとして更新される。第1パスと第2パスが合流した時間nTでの状態S1100では、第1パスの新パスメトリックと第2パスの新パスメトリックとの小さい方の値が高い尤度のパスとして選択される。
上記式1−25は、図4に示したトレリス線図の時間nTでの状態S1110で合流する2つのパスに関して、下記の計算を実行することを意味するものである。すなわち、第1パスでは、時間(n−1)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM0111(n−1)と現時間nTでのブランチメトリックBM01110(n)との加算が実行され、この加算結果が第1パスの新パスメトリックとして更新される。更に、第2パスでは、時間(n−1)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM1111(n−1)と現時間nTでのブランチメトリックBM11110(n)との加算が実行されて、この加算結果が第2パスの新パスメトリックとして更新される。第1パスと第2パスが合流した時間nTでの状態S1110では、第1パスの新パスメトリックと第2パスの新パスメトリックとの小さい方の値が高い尤度のパスとして選択される。
上記式1−26は、図4に示したトレリス線図の時間nTでの状態S1111で合流する2つのパスに関して、下記の計算を実行することを意味するものである。すなわち、第1パスでは、時間(n−1)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM0111(n−1)と現時間nTでのブランチメトリックBM01111(n)との加算が実行され、この加算結果が第1パスの新パスメトリックとして更新される。更に、第2パスでは、時間(n−1)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM1111(n−1)と現時間nTでのブランチメトリックBM11111(n)との加算が実行されて、この加算結果が第2パスの新パスメトリックとして更新される。第1パスと第2パスが合流した時間nTでの状態S1111では、第1パスの新パスメトリックと第2パスの新パスメトリックとの小さい方の値が高い尤度のパスとして選択される。
《2ビット入力に応答するPR状態遷移》
図5は、図1に示した本発明の実施の形態1による再生装置で、周波数(1/2)・fchを有するハーフ・クロックが供給される最尤復号回路107が2ビット単位で1つの状態遷移を実行する際に、光ディスク101の記録面の最短マーク長が2Tの場合での拘束長5のパーシャルレスポンスPR(a,b,c,d,e)の状態遷移図とPR基準値とを示す図である。尚、拘束長5のパーシャルレスポンスPR(a,b,c,d,e)は、BDXL拡張規格に準拠する光ディスク101の再生動作を実行する場合には、例えばPR(1,2,2,2,1)の値に設定される。
図5は、図1に示した本発明の実施の形態1による再生装置で、周波数(1/2)・fchを有するハーフ・クロックが供給される最尤復号回路107が2ビット単位で1つの状態遷移を実行する際に、光ディスク101の記録面の最短マーク長が2Tの場合での拘束長5のパーシャルレスポンスPR(a,b,c,d,e)の状態遷移図とPR基準値とを示す図である。尚、拘束長5のパーシャルレスポンスPR(a,b,c,d,e)は、BDXL拡張規格に準拠する光ディスク101の再生動作を実行する場合には、例えばPR(1,2,2,2,1)の値に設定される。
尚、Tは上述したチャネル・クロックのタイミングに基づく1周期分の時間である。
図5では、一番左の状態S000は、光ディスク101の記録位置に3ビットの記録データ“000”が記録された状態を示す。3ビットの記録データ“000”で、1番左側が1番古い記録ビットであり、左側から2番目が2番目に古い記録ビットであり、右側は3番目に古い記録ビットである。一番左の状態S000に付された円弧状の矢印は、最新の2ビットデータ“00”に応答して、自分自身の状態S000に遷移することを示すものである。
この遷移後の状態S000で、左側に存在していた1番古い記録ビットと左側から2番目に存在していた2番目に古い記録ビットは左シフトによって状態遷移のスコープから存在しなくなり、右側に存在していた3番目に古い記録ビットは左シフトによって1番左に存在するようになる。更に最新の2ビットデータ“00”は左側から2番目と右側とに存在するようになる。また更に最新の2ビットデータ“00”に付されたPR基準値REF00000は、ブランチメトリックを計算する際に使用されるものであり、上述のパーシャルレスポンスPR(a,b,c,d,e)の値に従って図5に示した表の計算式により計算される。
図5の一番左の状態S000に付された直線状の矢印は、最新の2ビットデータ“01”に応答して、図5の左下の他の状態S001に遷移することを示すものである。
この遷移後の状態S001においても、左側に存在していた1番古い記録ビットと左側から2番目に存在していた2番目に古い記録ビットは左シフトによって状態遷移のスコープから存在しなくなり、右側に存在していた3番目に古い記録ビットは左シフトによって1番左に存在するようになる。更に、最新の2ビットデータ“01”は左側から2番目と右側とに存在するようになる。また更に、最新の2ビットデータ“01”に付されたPR基準値REF00001は、ブランチメトリックを計算する際に使用されるものであり、上述のパーシャルレスポンスPR(a,b,c,d,e)の値に従って図5に示した表の計算式により計算される。
また、図5において、破線の直線状の8本の矢印は、光ディスク101がBDであり記録媒体ディスクの記録面の最短マーク長が2Tである場合には存在するが、光ディスク101がCDやDVDであり記録媒体ディスクの記録面の最短マーク長が3Tである場合には存在しないものである。
《2ビット入力に応答するトレリス線図》
図6は、図5に示した2ビットデータに応答するパーシャルレスポンスPR(a,b,c,d,e)の状態遷移図に対応する周波数(1/2)・fchを有するハーフ・クロックが供給される最尤復号回路107のトレリス線図を示す図である。
図6は、図5に示した2ビットデータに応答するパーシャルレスポンスPR(a,b,c,d,e)の状態遷移図に対応する周波数(1/2)・fchを有するハーフ・クロックが供給される最尤復号回路107のトレリス線図を示す図である。
図4のトレリス線図では時間(n−2)T、時間(n−1)T、時間nTの3個のタイミングの間の状態遷移の様子が示されたのに対して、図6のトレリス線図では最尤復号回路107が周波数(1/2)・fchを有するハーフ・クロックに応答するので、時間(n−1)Tのタイミングが存在せず、時間(n−2)T、時間nTの2個のタイミングの間の状態遷移の様子が示されている。
また図5と同様に図6でも、破線の直線状の複数の矢印は、光ディスク101がBDであり記録媒体ディスクの記録面の最短マーク長が2Tである場合には存在して、光ディスク101がCDやDVDであり記録媒体ディスクの記録面の最短マーク長が3Tである場合には存在しないものである。
更に図5と同様に図6でも、2個のタイミングの間の状態遷移によって、自分自身の状態に遷移する場合と他の状態に遷移する場合とがあることが理解される。
また、図6に示した2個の状態の間の実線または破線の直線で示す状態遷移に付された数字は、最新の2ビットデータ(“00”、“01”、“10”または“11”)を示す。更に、図6に示した2個の状態の間の実線または破線の直線で示す状態遷移に付された記号は、上述したPR基準値と最新の2ビットデータとに従って以下の計算式に従って計算されるブランチメトリックBM00000(n)〜BM11111(n)を示したものである。尚、以下の計算式では、波形等化出力信号(n)は、波形等化回路106の出力から供給される最尤復号回路107の最新の入力データである。
図1に示す本発明の実施の形態1による再生装置において、最尤復号回路107に周波数(1/2)・fchを有するハーフ・クロックが供給されて2ビット単位で1つの状態遷移を実行することを想定した場合を想定する。この場合には、最尤復号回路107でのビタビ復号の最尤判定は、2つのパスまたは3つのパスが合流した状態において、それぞれのパスの尤度を比較して、尤度が高い方のパスを選択することによって実現されるものである。この最尤判定には、以下に説明するパスメトリックPM000(n)〜111(n)と呼ばれる尤度と上述したブランチメトリックBM00000(n)〜BM11111(n)とが使用される。
すなわち、パスメトリックPM000(n)〜111(n)は、現在までに遷移してきた各パスに対応するブランチメトリックの総和である。従って、図6に示したトレリス線図に含まれる2つのパスまたは3つのパスが合流する各状態のパスメトリックPM0000(n)〜1111(n)は、以下に説明する計算式によって計算される。
また以下の計算式のmin(A,B,C)は、括弧内に示されたA、B、Cの2つのパラメータのうち最小の方を選択する関数を表すものであり、以下の計算式のmin(A,B)は、括弧内に示されたA、Bの2つのパラメータのうち最小の方を選択する関数を表すものである。
上記式2−17は、図6に示すトレリス線図の時間nTの状態S000で合流する3つのパスに関して、下記の計算を実行することを意味する。すなわち、第1パスでは、時間(n−2)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM000(n−2)と現時間nTでのブランチメトリックBM00000(n)との加算が実行され、この加算結果が第1パスの新パスメトリックA000として更新される。更に第2パスでは、時間(n−2)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM100(n−2)と現時間nTでのブランチメトリックBM10000(n)の加算が実行され、この加算結果が第2パスの新パスメトリックB000として更新される。また第3パスでは、時間(n−2)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM110(n−2)と現時間nTでのブランチメトリックBM11000(n)の加算が実行され、この加算結果が第3パスの新パスメトリックC000として更新される。第1パスと第2パスと第3パスが合流した時間nTでの状態S000では、第1パスの新パスメトリックと第2パスの新パスメトリックと第3パスの新パスメトリックの小さい方の値が高い尤度のパスとして選択される。
上記式2−18は、図6に示すトレリス線図の時間nTの状態S001で合流する3つのパスに関して、下記の計算を実行することを意味する。すなわち、第1パスでは、時間(n−2)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM000(n−2)と現時間nTでのブランチメトリックBM00001(n)との加算が実行され、この加算結果が第1パスの新パスメトリックA001として更新される。更に第2パスでは、時間(n−2)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM100(n−2)と現時間nTでのブランチメトリックBM10001(n)の加算が実行され、この加算結果が第2パスの新パスメトリックB001として更新される。また第3パスでは、時間(n−2)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM110(n−2)と現時間nTでのブランチメトリックBM11001(n)の加算が実行され、この加算結果が第3パスの新パスメトリックC000として更新される。第1パスと第2パスと第3パスが合流した時間nTでの状態S001では、第1パスの新パスメトリックと第2パスの新パスメトリックと第3パスの新パスメトリックの小さい方の値が高い尤度のパスとしてとして選択される。
上記式2−19は、図6に示すトレリス線図の時間nTの状態S011で合流する2つのパスに関して、下記の計算を実行することを意味する。すなわち、第1パスでは、時間(n−2)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM000(n−2)と現時間nTでのブランチメトリックBM00011(n)との加算が実行され、この加算結果が第1パスの新パスメトリックA011として更新される。更に第2パスでは、時間(n−2)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM100(n−2)と現時間nTでのブランチメトリックBM10011(n)の加算が実行され、この加算結果が第2パスの新パスメトリックB011として更新される。第1パスと第2パスとが合流した時間nTでの状態S011では、第1パスの新パスメトリックと第2パスの新パスメトリックとの小さい方の値が高い尤度のパスとしてとして選択される。
上記式2−20は、図6に示すトレリス線図の時間nTの状態S100で合流する2つのパスに関して、下記の計算を実行することを意味する。すなわち、第1パスでは、時間(n−2)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM011(n−2)と現時間nTでのブランチメトリックBM01100(n)との加算が実行され、この加算結果が第1パスの新パスメトリックA100として更新される。更に第2パスでは、時間(n−2)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM111(n−2)と現時間nTでのブランチメトリックBM11100(n)の加算が実行され、この加算結果が第2パスの新パスメトリックB100として更新される。第1パスと第2パスとが合流した時間nTでの状態S100では、第1パスの新パスメトリックと第2パスの新パスメトリックとの小さい方の値が高い尤度のパスとしてとして選択される。
上記式2−21は、図6に示すトレリス線図の時間nTの状態S110で合流する3つのパスに関して、下記の計算を実行することを意味する。すなわち、第1パスでは、時間(n−2)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM001(n−2)と現時間nTでのブランチメトリックBM00110(n)との加算が実行され、この加算結果が第1パスの新パスメトリックA110として更新される。更に第2パスでは、時間(n−2)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM011(n−2)と現時間nTでのブランチメトリックBM01110(n)の加算が実行され、この加算結果が第2パスの新パスメトリックB110として更新される。また第3パスでは、時間(n−2)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM111(n−2)と現時間nTでのブランチメトリックBM11110(n)の加算が実行され、この加算結果が第3パスの新パスメトリックC110として更新される。第1パスと第2パスと第3パスが合流した時間nTでの状態S110では、第1パスの新パスメトリックと第2パスの新パスメトリックと第3パスの新パスメトリックの小さい方の値が高い尤度のパスとしてとして選択される。
上記式2−22は、図6に示すトレリス線図の時間nTの状態S111で合流する3つのパスに関して、下記の計算を実行することを意味する。すなわち、第1パスでは、時間(n−2)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM001(n−2)と現時間nTでのブランチメトリックBM00111(n)との加算が実行され、この加算結果が第1パスの新パスメトリックA111として更新される。更に第2パスでは、時間(n−2)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM011(n−2)と現時間nTでのブランチメトリックBM01111(n)の加算が実行され、この加算結果が第2パスの新パスメトリックB111として更新される。また第3パスでは、時間(n−2)Tまでに遷移してきたブランチメトリックの総和値である旧パスメトリックPM111(n−2)と現時間nTでのブランチメトリックBM11111(n)の加算が実行され、この加算結果が第3パスの新パスメトリックC111として更新される。第1パスと第2パスと第3パスが合流した時間nTでの状態S111では、第1パスの新パスメトリックと第2パスの新パスメトリックと第3パスの新パスメトリックの小さい方の値が高い尤度のパスとしてとして選択される。
周波数fchを有するフル・クロックが供給されて最尤復号回路107によって実行される図4に示したトレリス線図と半分の周波数(1/2)・fchを有するハーフ・クロックが供給されて最尤復号回路107によって実行される図6に示したトレリス線図とを比較すると、図6に示したトレリス線図の復号動作では、図4に示した中間タイミングの時間(n−1)Tにおける動作が省略されていることが理解される。従って、この中間タイミングでの動作の省略により、ハーフ・クロックで動作する最尤復号回路107によって実行される図6に示したトレリス線図の最尤復号動作での消費電力を削減することが可能となる。
更に周波数fchを有するフル・クロックが供給されて最尤復号回路107によって実行される図3に示した状態遷移図と半分の周波数(1/2)・fchを有するハーフ・クロックが供給されて最尤復号回路107によって実行される図5に示した状態遷移図とを比較すると、図5に示した状態遷移図の復号動作では状態の個数が図3の場合よりも削減されていることが理解される。その結果、この状態の個数の削減によって、ハーフ・クロックで動作する最尤復号回路107によって実行される図5に示した状態遷移図の復号動作での消費電力を削減することが可能となる。
《ハーフ・クロックと2ビット遷移とに応答する最尤復号回路》
図2は、図1に示した本発明の実施の形態1による再生装置で、クロック生成回路112から生成される半分の周波数(1/2)・fchを有するハーフ・クロックが供給され補間回路105からのデジタル補間再生信号の入力に応答して2ビット分の状態遷移を実行する最尤復号回路107の構成を示す図である。
図2は、図1に示した本発明の実施の形態1による再生装置で、クロック生成回路112から生成される半分の周波数(1/2)・fchを有するハーフ・クロックが供給され補間回路105からのデジタル補間再生信号の入力に応答して2ビット分の状態遷移を実行する最尤復号回路107の構成を示す図である。
すなわち、図2に示す本発明の実施の形態1による最尤復号回路107は、クロック生成回路112から生成される周波数(1/2)・fchを有するハーフ・クロックと補間回路105からのデジタル補間再生信号の入力に応答して図5で説明した2ビットデータに応答するPR状態遷移と図6で説明した2ビットデータに応答するトレリス線図とによる復号動作を実行するものである。
図2に示したように、本発明の実施の形態1による最尤復号回路107は、ブランチメトリック計算回路(BMC)1071と加算比較選択(ACS)回路1072とパスメモリ1073とパスメトリック(PM)メモリ回路1074とによって構成されている。
《ブランチメトリック計算回路》
ブランチメトリック計算回路(BMC)1071は波形等化回路106により波形等化処理された補間回路105のデジタル補間再生信号と図5で説明したPR基準値とを使用して、上述した式2−1〜式2−16に従ってブランチメトリックBM00000(n)〜BM11111(n)を計算する。
ブランチメトリック計算回路(BMC)1071は波形等化回路106により波形等化処理された補間回路105のデジタル補間再生信号と図5で説明したPR基準値とを使用して、上述した式2−1〜式2−16に従ってブランチメトリックBM00000(n)〜BM11111(n)を計算する。
《加算比較選択回路、パスメトリックメモリ回路》
ブランチメトリック計算回路(BMC)1071によって算出されたブランチメトリックBM00000(n)〜BM11111(n)が、加算比較選択(ACS)回路1072の一方の入力端子に供給される。その一方、パスメトリック(PM)メモリ回路1074からは時間(n−2)Tまでに遷移してきたブランチメトリックの総和値であるパスメトリックPM000(n−2)〜PM111(n−2)が加算比較選択(ACS)回路1072の他方の入力端子に供給される。従って、複数のパスメトリックPM000(n−2)〜PM111(n−2)と複数のブランチメトリックBM00000(n)〜BM11111(n)とに応答して、加算比較選択(ACS)回路1072は現在の時間nTでのパス選択信号SEL000(n)〜SEL111(n)と現在の時間nTでのパスメトリックPM000(n)〜111(n)を計算する。
ブランチメトリック計算回路(BMC)1071によって算出されたブランチメトリックBM00000(n)〜BM11111(n)が、加算比較選択(ACS)回路1072の一方の入力端子に供給される。その一方、パスメトリック(PM)メモリ回路1074からは時間(n−2)Tまでに遷移してきたブランチメトリックの総和値であるパスメトリックPM000(n−2)〜PM111(n−2)が加算比較選択(ACS)回路1072の他方の入力端子に供給される。従って、複数のパスメトリックPM000(n−2)〜PM111(n−2)と複数のブランチメトリックBM00000(n)〜BM11111(n)とに応答して、加算比較選択(ACS)回路1072は現在の時間nTでのパス選択信号SEL000(n)〜SEL111(n)と現在の時間nTでのパスメトリックPM000(n)〜111(n)を計算する。
加算比較選択(ACS)回路1072によって計算された現在の時間nTでのパス選択信号SEL000(n)〜SEL111(n)はパスメモリ1073へ供給され、加算比較選択(ACS)回路1072によって計算された現在の時間nTのパスメトリックPM000(n)〜111(n)はパスメトリック(PM)メモリ回路1074に上書きされる。
《パスメモリ》
パスメモリ1073は加算比較選択(ACS)回路1072から供給される現在の時間nTのパス選択信号SEL000(n)〜SEL111(n)に従って内部で保持しているパスの遷移状態の情報の更新を実行して、パスの遷移状態情報をベースに復号データを生成して2値化出力回路108へ供給する。
パスメモリ1073は加算比較選択(ACS)回路1072から供給される現在の時間nTのパス選択信号SEL000(n)〜SEL111(n)に従って内部で保持しているパスの遷移状態の情報の更新を実行して、パスの遷移状態情報をベースに復号データを生成して2値化出力回路108へ供給する。
《ブランチメトリック計算回路の構成》
図7は、図2に示した本発明の実施の形態1による最尤復号回路107の内部のブランチメトリック計算回路(BMC)1071の構成を示す図である。
図7は、図2に示した本発明の実施の形態1による最尤復号回路107の内部のブランチメトリック計算回路(BMC)1071の構成を示す図である。
図7に示すように、ブランチメトリック計算回路(BMC)1071はPR基準値メモリ10711と複数の自乗誤差演算器10712によって構成されている。上述したように、ブランチメトリック計算回路(BMC)1071は、波形等化回路106により波形等化処理された補間回路105のデジタル補間再生信号と図5で説明したPR基準値を使用して上述した式2−1〜式2−16に従ってブランチメトリックBM00000(n)〜BM11111(n)を計算するものである。
すなわち、複数の自乗誤差演算器10712には波形等化回路106により波形等化処理された補間回路105のデジタル補間再生信号とPR基準値メモリ10711の内部に記録されたPR基準値REF00000〜REF11111とが供給されるので、上述した式2−1〜式2−16に従ったブランチメトリックBM00000(n)〜BM11111(n)の計算が複数の自乗誤差演算器10712によって実行される。
《加算比較選択回路の構成》
図8は、図2に示した本発明の実施の形態1による最尤復号回路107内部の加算比較選択(ACS)回路1072の構成を示す図である。
図8は、図2に示した本発明の実施の形態1による最尤復号回路107内部の加算比較選択(ACS)回路1072の構成を示す図である。
図8に示したように、加算比較選択(ACS)回路1072は、4個の6入力加算比較選択(ACS)回路10721、10722、10725、10726と2個の4入力加算比較選択(ACS)回路10723、10724によって構成されている。上述したように、加算比較選択(ACS)回路1072は、複数のパスメトリックPM000(n−2)〜PM111(n−2)と複数のブランチメトリックBM00000(n)〜BM11111(n)とに応答して、現在の時間nTでのパス選択信号SEL000(n)〜SEL111(n)と現在の時間nTでのパスメトリックPM000(n)〜111(n)を計算するものである。
従って、図7の計算回路(BMC)1071により算出される現在の時間nTのブランチメトリックBM00000(n)〜BM11111(n)と図2の最尤復号回路107のパスメトリック(PM)メモリ回路1074からの時間(n−2)TのパスメトリックPM000(n−2)〜PM111(n−2)が、図8の加算比較選択(ACS)回路1072の4個の6入力ACS回路と2個の4入力ACS回路によって処理される。
すなわち、図8の加算比較選択(ACS)回路1072の4個の6入力加算比較選択(ACS)回路10721、10722、10725、10726と2個の4入力加算比較選択(ACS)回路10723、10724とから生成される現在の時間nTでのパスメトリックPM000(n)〜111(n)は、図2の最尤復号回路107のパスメトリック(PM)メモリ回路1074に上書きされる。更に、図8の加算比較選択(ACS)回路1072の4個の6入力加算比較選択(ACS)回路10721、10722、10725、10726と2個の4入力加算比較選択(ACS)回路10723、10724とから生成されるパス選択信号SEL000(n)〜SEL111(n)は、図2の最尤復号回路107のパスメモリ1073に供給される。
図9は、図8に示した本発明の実施の形態1による最尤復号回路107内部の加算比較選択(ACS)回路1072の6入力加算比較選択(ACS)回路10721の構成を示す図である。
図9に示すように、6入力加算比較選択(ACS)回路10721は、3個の加算器107211、107212、107213と比較器107214とセレクタ107215とによって構成される。
図9に示す6入力加算比較選択(ACS)回路10721は上記式2−17で示されるパスメトリックPM000(n)の計算を実行して、3つの合流パスの最も小さいパスを最尤パスとして選択するものである。
加算器107211は図6に示したトレリス線図で時間(n−2)Tの状態S000から時間nTの状態S000と遷移するパスのメトリックを計算するために、時間(n−2)Tまでの旧パスメトリックPM000(n−2)と現時間nTのブランチメトリックBM00000(n)との加算を実行する。
加算器107212は図6に示したトレリス線図で時間(n−2)Tの状態S100から時間nTの状態S000と遷移するパスのメトリックを計算するために、時間(n−2)Tまでの旧パスメトリックPM100(n−2)と現時間nTのブランチメトリックBM10000(n)との加算を実行する。
加算器107213は図6に示したトレリス線図で時間(n−2)Tの状態S110から時間nTの状態S000と遷移するパスのメトリックを計算するために、時間(n−2)Tまでの旧パスメトリックPM110(n−2)と現時間nTのブランチメトリックBM11000(n)との加算を実行する。
比較器107214は加算器107211、107212、107213から生成される3個の出力メトリックを比較してメトリック値が最小のパスを選択するためのパス選択信号SEL000(n)を生成して、セレクタ107215の選択制御端子にパス選択信号SEL000(n)を供給する。
セレクタ107215の3個の入力端子に加算器107211、107212、107213からの3個の出力メトリックが供給されているので、選択制御端子に供給されるパス選択信号SEL000(n)に応答してセレクタ107215は3個のメトリックの最小のパスを選択する。
図9の6入力加算比較選択(ACS)回路10721のセレクタ107215により選択された最小のパスのメトリック値は時間nTのパスメトリックPM000(n)としてパスメトリック(PM)メモリ回路1074に上書きされ、図9の6入力加算比較選択(ACS)回路10721の比較器107214から生成されるパス選択信号SEL000(n)はパスメモリ1073に供給される。
図9で説明したACS回路10721と同様に、図8のACS回路1072の残りの3個の6入力加算比較選択(ACS)回路10722、10725、10726は、それぞれ上記式2−18、上記式2−21、上記式2−22で示されるパスメトリックPM001(n)、PM110(n)、PM111(n)とパス選択信号SEL001(n)、SEL110(n)、SEL111(n)とを生成するように構成される。生成される時間nTのパスメトリックPM001(n)、PM110(n)、PM111(n)はパスメトリック(PM)メモリ回路1074に上書きされ、生成される時間nTのパス選択信号SEL001(n)、SEL110(n)、SEL111(n)はパスメモリ1073に供給される。
図10は、図8に示した本発明の実施の形態1による最尤復号回路107の内部の加算比較選択(ACS)回路1072の4入力加算比較選択(ACS)回路10723の構成を示す図である。
図10に示すように、4入力加算比較選択(ACS)回路10723は、2個の加算器107231、107232と比較器107233とセレクタ107234とによって構成される。
図10に示した4入力加算比較選択(ACS)回路10723は上記式2−19で示されるパスメトリックPM011(n)の計算を実行して、2つの合流パスの最も小さいパスを最尤パスとして選択するものである。
加算器107231は図6に示したトレリス線図で時間(n−2)Tの状態S000から時間nTの状態S011と遷移するパスのメトリックを計算するために、時間(n−2)Tまでの旧パスメトリックPM000(n−2)と現時間nTのブランチメトリックBM00011(n)との加算を実行する。
加算器107232は図6に示したトレリス線図で時間(n−2)Tの状態S100から時間nTの状態S011と遷移するパスのメトリックを計算するために、時間(n−2)Tまでの旧パスメトリックPM100(n−2)と現時間nTのブランチメトリックBM10011(n)との加算を実行する。
比較器107233は加算器107231、107232から生成される2個の出力メトリックを比較してメトリック値が最小のパスを選択するためのパス選択信号SEL011(n)を生成して、セレクタ107234の選択制御端子にパス選択信号SEL011(n)を供給する。
セレクタ107234の2個の入力端子には加算器107231、107232からの2個の出力メトリックが供給されているので、選択制御端子に供給されるパス選択信号SEL011(n)に応答してセレクタ107234は2個のメトリックの最小のパスを選択する。
図10の4入力加算比較選択(ACS)回路10723のセレクタ107234によって選択された最小のパスのメトリック値は時間nTのパスメトリックPM011(n)としてパスメトリック(PM)メモリ回路1074に上書きされ、図10の4入力加算比較選択(ACS)回路10723の比較器107234から生成されるパス選択信号SEL011(n)はパスメモリ1073に供給される。
図10で説明した4入力加算比較選択(ACS)回路10723と同様に、図8の加算比較選択(ACS)回路1072の残りの1個の4入力加算比較選択(ACS)回路10724は、上記式2−20で示されるパスメトリックPM100(n)とパス選択信号SEL100(n)とを生成するように構成される。その結果、4入力加算比較選択(ACS)回路10724から生成される時間nTのパスメトリックPM100(n)はパスメトリック(PM)メモリ回路1074に上書きされ、4入力加算比較選択(ACS)回路10724から生成される時間nTのパス選択信号SEL100(n)はパスメモリ1073に供給される。
《パスメモリの構成》
図11は、図2に示した本発明の実施の形態1による最尤復号回路107の内部のパスメモリ1073の構成を示す図である。
図11は、図2に示した本発明の実施の形態1による最尤復号回路107の内部のパスメモリ1073の構成を示す図である。
図11に示すように、パスメモリ1073は、第1段目の6個のセレクタ1073011〜1073061と第1段目の6個の遅延回路1073071〜1073121と、第2段目の6個のセレクタ1073012〜1073062と第2段目の6個の遅延回路1073072〜1073122と、更に第k段目の6個のセレクタ107301k〜107306kと第k段目の6個の遅延回路107307k〜107312kを含む。
パスメモリ1073の第1段目の6個のセレクタ1073011〜1073061の信号入力端子には、図6のトレリス線図の最新の2ビットデータ(“00”、“10”、“01”または“11”)が供給される。更にパスメモリ1073の第1段目の6個のセレクタ1073011〜1073061の選択制御端子には、図2の最尤復号回路107の加算比較選択(ACS)回路1072からのパス選択信号SEL000(n)〜SEL111(n)が供給される。その結果、パスメモリ1073の第1段目の6個のセレクタ1073011〜1073061はそれぞれパス選択信号SEL000(n)〜SEL111(n)に応答して上述した最新の2ビットデータ(“00”、“10”、“01”または“11”)から1組の2ビットデータを選択して、選択された6組の2ビットデータは第1段目の6個の遅延回路1073071〜1073121に格納される。
第1段目の6個の遅延回路1073071〜1073121の6個の出力端子は第2段目の6個のセレクタ1073012〜1073062の18個の信号入力端子に接続され、第2段目の6個のセレクタ1073012〜1073062の選択制御端子には、図2の最尤復号回路107の加算比較選択(ACS)回路1072からのパス選択信号SEL000(n)〜SEL111(n)が供給される。その結果、パスメモリ1073の第2段目の6個のセレクタ1073012〜1073062は、それぞれパス選択信号SEL000(n)〜SEL111(n)に応答して第1段目の6個の遅延回路1073071〜1073121の6個の出力端子から1組の2ビットデータを選択して、選択された6組の2ビットデータは第2段目の6個の遅延回路1073072〜1073122に格納される。
第2段目の6個の遅延回路1073072〜1073122の6個の出力端子は第k段目の6個のセレクタ107301k〜107306kの18個の信号入力端子に接続され、第k段目の6個のセレクタ107301k〜107306kの選択制御端子には、図2の最尤復号回路107の加算比較選択(ACS)回路1072からのパス選択信号SEL000(n)〜SEL111(n)が供給される。その結果、パスメモリ1073の第k段目の6個のセレクタ107301k〜107306kは、それぞれパス選択信号SEL000(n)〜SEL111(n)に応答して第2段目の6個の遅延回路1073072〜1073122の6個の出力端子から1組の2ビットデータを選択して、選択された6組の2ビット入力データは第k段目の6個の遅延回路107307k〜107312kに格納される。
図11に示したパスメモリ1073の直列接続段数kはパスメモリ1073の内部に記録される遷移状態情報の遷移段数を示し、任意の値に設定可能である。しかし、直列接続段数kの値が大きいほど、図2に示した最尤復号回路107のビタビ復号精度は高くなるが、信号遅延が長くなり、回路規模が増大することを考慮する必要がある。
図2に示した最尤復号回路107のビタビ復号処理において現時間から2(k―1)Tの時間を戻した時間での生き残りパスが1個のパスに決定されると、図11のパスメモリ1073の第k段目の6個の遅延回路107307k〜107312kのデータ値は全て一致して、そのデータ値は最尤復号回路107の復号出力データとなる。しかしながら、現時間から2(k―1)Tの時間を戻した時間で複数個の生き残りパスが存在する場合では第k段目の6個の遅延回路107307k〜107312kのデータ値は一致しないので、それらのデータ値から復号データを判定する必要がある。
図11に示した本発明の実施の形態1によるパスメモリ1073の復号データの判定方法の例としては、多数決による判定処理が実行される。従って、第k段目の6個の遅延回路107307k〜107312kの6個の出力端子は多数決回路107313の6個の入力端子に接続されているので、多数決回路107313は6個の入力信号に関して判定処理を実行して復号データを判定するものである。このパスメモリ1073の復号データの判定方法の他の例としては、トレースバックによる判定処理等の他の方法を採用することも可能である。
図12は、図11に示した本発明の実施の形態1によるパスメモリ1073内部の多数決回路107313の構成を示す図である。
図12に示すように多数決回路10731は、加算器1073131と2ビット復号判定回路1073132とによって構成される。
図11に示したパスメモリ1073内部の最終段の第k段目の6個の遅延回路107307k〜107312kから図12の多数決回路107313に供給される6個組の2ビットのパスメモリ最終段データは、加算器1073131によって加算され、その加算結果は2ビット復号判定回路1073132の入力端子に供給される。従って、2ビット復号判定回路1073132は供給された加算結果から復号結果を判定して、2ビットの復号データを生成するものである。
図13は、図12に示した本発明の実施の形態1による多数決回路107313の内部の2ビット復号判定回路1073132による復号データの判定方法の様子を示す図である。
図13に示すように、図12に示した多数決回路107313の加算器1073131の加算結果が3未満の場合には復号データを“00”とし、加算結果が3以上9未満の場合には復号データを“01”とし、加算結果が9以上15未満の場合には復号データを“10”とし、加算結果が15以上の場合には復号データを“11”として判定を実行する。図13に示す復号データの判定方法のためのしきい値の数値は、任意の値に設定することができる。例えば、図13に示す復号データの判定方法のためのしきい値の設定方法の例としては、各復号データ“00”、“01”、“10”、“11”のそれぞれの存在頻度を事前に算出して、頻度の高い符号列の判定範囲が広くなるようにしきい値を設定することも可能である。
図14は、図11に示した本発明の実施の形態1によるパスメモリ1073内部の多数決回路107313の他の構成を示す図である。
図14に示すように多数決回路107313は、2個の加算器1073133、1073134と2個の1ビット復号判定回路1073135、1073136とビット結合回路1073137とによって構成される。
図11のパスメモリ1073の最終段の第k段目の6個の遅延回路107307k〜107312kから図14の多数決回路107313の入力端子に供給される6組の2ビットのパスメモリ最終段データは、上位ビットであるパスメモリ最終段データAと下位ビットであるパスメモリ最終段データBとにビット分割され、2個の加算器1073133、1073134の複数の入力端子に供給される。第1の加算器1073133による加算結果は第1の1ビット復号判定回路1073135の入力端子に供給される一方、第2の加算器1073134による加算結果は第2の1ビット復号判定回路1073136の入力端子に供給される。2個の1ビット復号判定回路1073135、1073136は供給された加算結果から復号結果を判定して、第1の1ビット復号判定回路1073135は上位ビットの復号データAを生成して、第2の1ビット復号判定回路1073136は下位ビットの復号データBを生成する。
尚、第1の1ビット復号判定回路1073135から生成される復号データAは、第2の1ビット復号判定回路1073136から生成される復号データBに対して1タイミング前の1ビット復号データとなっている。第1の1ビット復号判定回路1073135からの復号データAと第2の1ビット復号判定回路1073136からの復号データBはビット結合回路1073137によりビット結合され、ビット結合された2ビットの復号データとして多数決回路107313の出力端子から出力される。
図15は、図14に示した本発明の実施の形態1による多数決回路107313内部の2個の1ビット復号判定回路1073135、1073136による復号データの判定方法の様子を示す図である。
図15に示すように、1ビット復号判定回路1073135、1073136は加算器1073133、1073134の加算結果が3未満の場合には復号データを“0”とし、加算結果が3以上の場合には復号データを“1”として判定を実行する。また図15に示す復号データの判定方法のためのしきい値の数値は、任意の値に設定することができる。
《波形等化回路のFIRフィルタの構成》
図16は、図1に示した本発明の実施の形態1による再生装置で、クロック生成回路112から供給される周波数(1/2)・fchを有するハーフ・クロックによって動作する波形等化回路106のFIRフィルタの構成を示す図である。
図16は、図1に示した本発明の実施の形態1による再生装置で、クロック生成回路112から供給される周波数(1/2)・fchを有するハーフ・クロックによって動作する波形等化回路106のFIRフィルタの構成を示す図である。
図16に示すように、波形等化回路106のFIRフィルタは、複数の遅延回路10601〜10604と複数の乗算回路10605〜10609と加算回路10610とによって構成されている。従って、補間回路105の出力からのデジタル補間再生信号は、4段直列接続の遅延回路10601、10602、10603、10604によって遅延される。第1乗算回路10605は補間回路105の出力からのデジタル補間再生信号と第1タップ係数C0とを乗算して、第2乗算回路10606は第1遅延回路10601の遅延出力信号と第2タップ係数C1とを乗算し、第3乗算回路10607は第2遅延回路10602の遅延出力と第3タップ係数C2とを乗算する。第4乗算回路10608は第3遅延回路10603の遅延出力と第4タップ係数C3とを乗算して、第5乗算回路10609は第4遅延回路10604の遅延出力と第5タップ係数C4とを乗算する。加算回路10610は、5個の乗算回路10605、10606、10607、10608、10609からの乗算出力信号の加算を実行して加算結果を図2の最尤復号回路107の入力端子に供給する。波形等化回路106のFIRフィルタの第1タップ係数C0と第2タップ係数C1と第3タップ係数C2と第4タップ係数C3と第5タップ係数C4とは、パーシャルレスポンスPR(a,b,c,d,e)のPR特性に応じて決定され、各タップ係数の値は事前に設定されているものである。
図16に示した本発明の実施の形態1による波形等化回路106のFIRフィルタは、図1に示した本発明の実施の形態1による再生装置のクロック生成回路112から供給される周波数(1/2)・fchを有するハーフ・クロックによって動作するものである。従って、図16の波形等化回路106のFIRフィルタの4段直列接続の遅延回路10601、10602、10603、10604も、周波数(1/2)・fchを有するハーフ・クロックによって動作するものである。その結果、図16の波形等化回路106のFIRフィルタの直列接続の遅延回路10601〜10604が周波数fchを有するフル・クロックにより動作する場合と比較して、ハーフ・クロックによって動作する図16の波形等化回路106のFIRフィルタの直列接続の遅延回路10601〜10604の直列タップ数を低減することが可能となるものである。
尚、図16に示した本発明の実施の形態1による波形等化回路106のFIRフィルタのタップ数が5の場合について説明したが、これにのみ限定されるものではなく、その他のタップ数を使用することも可能である。
更に、図16に示した波形等化回路106のFIRフィルタの第1タップ係数C0と第2タップ係数C1と第3タップ係数C2と第4タップ係数C3と第5タップ係数C4とは、パーシャルレスポンスPR(a,b,c,d,e)のPR特性に応じて決定され、各タップ係数の値は事前に設定されているものとしたが、LMS(Least Mean Square)アルゴリズム等によって適応的に決定されることも可能である。
尚、上述の説明ではパーシャルレスポンスはPR(a,b,c,d,e)のように変数a,b,c,d,eで記述したものであるが、各変数は適応的に変化させる値でも良いし固定値でも良い。
また、PRML復号を実行するためのパーシャルレスポンスPRの拘束長も、拘束長5にのみ限定されるものではなく、その他の拘束長を使用することも可能である。
更に図1乃至図16を参照して説明した本発明の実施の形態1による再生装置では、波形等化回路106と最尤復号回路107には、半分の周波数(1/2)・fchを有するハーフ・クロックが動作クロックとしてクロック生成回路112から供給されているが、ハーフ・クロックにのみ限定されるものではなく、その他の分周数を使用する低速クロックを採用することも可能である。
例えば、図1に示した本発明の実施の形態1による再生装置において、クロック生成回路112の分周数を4に設定することによって、クロック生成回路112はチャネル・クロックの周波数fchを4分周した周波数1/4・fchを有するクォーター・クロックを生成する。従って、クロック生成回路112により生成される周波数1/4・fchを有するクォーター・クロックが、フェーズ・ロックド・ループPLLの位相誤差検出回路109、ループフィルタ110、補間係数算出回路111と、波形等化回路106と、最尤復号回路107とに動作クロックとして供給される。この場合には、図5に示した状態遷移図は4ビットデータに応答して1つの状態遷移を実行するタイプとされて、図6に示したトレリス線図も4ビットデータに応答するタイプとされる。従って、上述の場合には、上述したクォーター・クロックが供給される最尤復号回路107は最新の4つのデータに応答して復号動作を実行するものであり、上述したクォーター・クロックが供給される波形等化回路106は図16に示したFIRフィルタのタップ数が半減されたFIRフィルタによって構成されるものである。
《実施の形態1による作用・効果》
図1乃至図16を参照して説明した本発明の実施の形態1によれば、以下に説明する作用・効果を奏することが可能となる。
図1乃至図16を参照して説明した本発明の実施の形態1によれば、以下に説明する作用・効果を奏することが可能となる。
最初に、半分の周波数(1/2)・fchを有するハーフ・クロックがフェーズ・ロックド・ループPLLの位相誤差検出回路109、ループフィルタ110、補間係数算出回路111と、波形等化回路106と、最尤復号回路107とに動作クロックとして供給されるので、これらの回路の消費電力を削減することが可能となる。
次に、フェーズ・ロックド・ループPLLの位相誤差検出回路109、ループフィルタ110、補間係数算出回路111には、チャネル・クロックの周波数fchの半分の周波数(1/2)・fchを有するハーフ・クロックの固定周波数が供給されるので、フェーズ・ロックド・ループPLLの動作周波数範囲を縮小することが可能となる。
更に、A/D変換器104のサンプリング制御端子に発振器113から供給される非同期サンプリング・クロックの固定周波数(1/2)・fsがチャネル・クロックの周波数fchの略2倍の周波数2・fchに設定される場合には、A/D変換器104から生成されるデジタル出力信号のS/N比の劣化を軽減することが可能となる。
またA/D変換器104のサンプリング制御端子に発振器113からに供給される非同期サンプリング・クロックの固定周波数(1/2)・fsがチャネル・クロックの周波数fchと略等しく設定される場合には、A/D変換器104の消費電力を削減することが可能となる。
また更に、回路規模が特に大きな最尤復号回路107に周波数(1/2)・fchを有するハーフ・クロックが動作クロックとして供給されるので、回路規模が特に大きな最尤復号回路107での消費電力を削減することが可能となる。
更に、波形等化回路106に周波数(1/2)・fchを有するハーフ・クロックが動作クロックとして供給されるので、周波数fchを有するフル・クロックが波形等化回路106に動作クロックとして供給される場合と比較して、波形等化回路106のFIRフィルタのタップ数を半分に削減することが可能となる。
[実施の形態2]
図17は、本発明の実施の形態2による再生装置の構成を示す図である。
図17は、本発明の実施の形態2による再生装置の構成を示す図である。
図17に示す本発明の実施の形態2による再生装置が図1乃至図16を参照して説明した本発明の実施の形態1による再生装置と相違するのは、以下の点である。
最初に図17に示した本発明の実施の形態2による再生装置は、発振器113とクロック生成回路112との間に接続されその分周数が2に設定された分周器115を含むものであり、更に発振器113から生成されA/D変換器104に供給される非同期サンプリング・クロックの固定周波数が図1に示した本発明の実施の形態1による再生装置の周波数(1/2)・fsの2倍の周波数fsに設定されたものである。
その結果、図17に示した本発明の実施の形態2による再生装置に配置された分周器115は分周数2の分周動作を実行するので、発振器113から供給される非同期サンプリング・クロックの固定周波数fsの半分の周波数(1/2)・fsを持つ分周クロックが、分周器115からクロック生成回路112と補間回路105とに供給される。
図17に示した本発明の実施の形態2による再生装置では、クロック生成回路112は、補間係数算出回路111での補間係数と分周器115からの周波数(1/2)・fsの分周クロックとに応答して、チャネル・クロックの周波数fchの半分の周波数(1/2)・fchを有するハーフ・クロックを生成するものである。
このように、図1に示した本発明の実施の形態1と同様に、図17に示した本発明の実施の形態2による再生装置のクロック生成回路112により生成される周波数(1/2)・fchを有するハーフ・クロックは、フェーズ・ロックド・ループPLLの位相誤差検出回路109、ループフィルタ110、補間係数算出回路111と、波形等化回路106と、最尤復号回路107とに動作クロックとして供給される。
従って、図1に示した本発明の実施の形態1と同様に、図17に示した本発明の実施の形態2による再生装置によれば、フェーズ・ロックド・ループPLLの位相誤差検出回路109、ループフィルタ110、補間係数算出回路111と、波形等化回路106と、最尤復号回路107の消費電力を削減することが可能となる。
更に図1に示した本発明の実施の形態1と同様に、図17に示した本発明の実施の形態2による再生装置のフェーズ・ロックド・ループPLLは、クロック生成回路112で生成される周波数(1/2)・fchを有するハーフ・クロックのみで動作するものであり、上記特許文献4に記載のようにフル・クロックとハーフ・クロックの間で切り替え動作を実行するものではない。その結果、図1に示した本発明の実施の形態1と同様に、図17に示した本発明の実施の形態2による再生装置のフェーズ・ロックド・ループPLLは、動作周波数範囲を縮小することが可能となる。
更に、図17に示した本発明の実施の形態2による再生装置では、周波数(1/2)・fsの2倍の周波数fsに設定された非同期サンプリング・クロックが供給されるA/D変換器104の出力端子と補間回路105の入力端子との間にはフィルタ114が接続されている。例えば、フィルタ114がデジタルローパスフィルタにより構成されることで、フィルタ114は高周波の非同期サンプリング・クロックが供給されるA/D変換器104の出力の高周波ノイズを低減するものである。
上述したように図17に示した本発明の実施の形態2による再生装置では、発振器113とクロック生成回路112との間には、分周数2の分周器115が接続されている。従って、発振器113から生成される固定周波数fsを有する非同期サンプリング・クロックに応答して、分周器115は分周数2の分周動作を実行するので、分周器115の出力からは周波数1/2・fsを有するハーフ・サンプリング・クロックが生成される。周波数1/2・fsを有するハーフ・サンプリング・クロックは、補間回路105とクロック生成回路112に供給される。
図17に示した本発明の実施の形態2による再生装置でもフェーズ・ロックド・ループPLLの補間係数算出回路111によって算出される補間係数は、補間回路105だけではなくクロック生成回路112にも供給されている。その結果、クロック生成回路112は、補間係数算出回路111での補間係数と分周器115からの周波数(1/2)・fsを有するハーフ・サンプリング・クロックとに応答して、チャネル・クロックの周波数fchの半分の周波数(1/2)・fchを有するハーフ・クロックを生成する。このようにクロック生成回路112により生成される周波数(1/2)・fchを有するハーフ・クロックは、フェーズ・ロックド・ループPLLの位相誤差検出回路109、ループフィルタ110、補間係数算出回路111と、波形等化回路106と、最尤復号回路107とに動作クロックとして供給される。
図17に示した本発明の実施の形態2による再生装置でも、位相誤差検出回路109は補間回路105のデジタル補間再生信号のゼロクロスの前後の2個のデジタル補間再生信号の絶対値の誤差を検出する。ループフィルタ110は位相誤差検出回路109のデジタル誤差成分の平均値を算出して、補間係数算出回路111はループフィルタ110のデジタル出力信号に応答して補間回路105の出力でのゼロクロスの前後の2個のデジタル補間再生信号の絶対値が等しくなるようなタイミングのチャネル・クロックを生成するための補間係数を算出する。
このように位相補償デジタル補間回路として機能するフェーズ・ロックド・ループPLLに含まれた補間回路105には、分周器115から周波数(1/2)・fsを有するハーフ・サンプリング・クロックが供給されている。周波数(1/2)・fsを有するハーフ・サンプリング・クロックに応答した補間回路105の補間動作によって、位相補償補間再生データが生成される。すなわち、フェーズ・ロックド・ループPLLの補間回路105は光ピックアップ102により読み出されるアナログRF信号に応答する補間回路105の出力でのデジタル補間再生信号のチャネル・クロックの位相とA/D変換器104のサンプリング・クロック(固定周波数fsの非同期サンプリング・クロック)との間の位相のずれを補償することによって、出力補間再生データを生成するものである。
《実施の形態2による作用・効果》
図17に示した本発明の実施の形態2による再生装置によれば、図1乃至図16を参照して説明した本発明の実施の形態1による作用・効果だけではなく、以下に説明する作用・効果を奏することが可能となる。
図17に示した本発明の実施の形態2による再生装置によれば、図1乃至図16を参照して説明した本発明の実施の形態1による作用・効果だけではなく、以下に説明する作用・効果を奏することが可能となる。
すなわち、A/D変換器104の出力端子にフィルタ114が接続されているので、A/D変換器104の出力のノイズを低減することが可能となる。
[実施の形態3]
図18は、本発明の実施の形態3による再生装置の構成を示す図である。
図18は、本発明の実施の形態3による再生装置の構成を示す図である。
図18に示す本発明の実施の形態3による再生装置が図17に示した本発明の実施の形態2と相違するのは、以下の点である。
最初に図18に示した本発明の実施の形態3による再生装置では、図17に示した本発明の実施の形態2による再生装置のように分周器115の出力から周波数1/2・fsを有するハーフ・サンプリング・クロックが補間回路105に供給されるのではなく、発振器113から周波数fsを有するフル・サンプリング・クロックが補間回路105に供給されている。その結果、図18に示した本発明の実施の形態3による再生装置では、A/D変換器104と補間回路105とに発振器113から周波数fsを有するフル・サンプリング・クロックが補間回路105に供給されている。
従って、A/D変換器104と補間回路105に発振器113から周波数1/2・fsを有するハーフ・サンプリング・クロックが供給される方式の図1に示した本発明の実施の形態1による再生装置と比較して、図18に示した本発明の実施の形態3による再生装置ではA/D変換器104と補間回路105の各データ出力回数を2倍に増加することが可能となる。すなわち、図18に示した本発明の実施の形態3による再生装置によれば、A/D変換器104からのデジタル再生信号の出力回数と補間回路105からのデジタル補間再生信号の出力回数とを増加することが可能となり、BDXL拡張規格に準拠する光ディスク101の再生動作に好適な高精度の再生動作を実行することが可能となる。
《実施の形態3による作用・効果》
図18に示した本発明の実施の形態3による再生装置によれば、図1乃至図16を参照して説明した本発明の実施の形態1による作用・効果だけではなく、以下に説明する作用・効果を奏することが可能となる。
図18に示した本発明の実施の形態3による再生装置によれば、図1乃至図16を参照して説明した本発明の実施の形態1による作用・効果だけではなく、以下に説明する作用・効果を奏することが可能となる。
すなわち、図18に示す本発明の実施の形態3による再生装置によれば、A/D変換器104と補間回路105のデータ出力回数の増加が可能となり、高精度の再生動作を実行することが可能となる。
[実施の形態4]
図19は、本発明の実施の形態4による再生装置の構成を示す図である。
図19は、本発明の実施の形態4による再生装置の構成を示す図である。
最初に、図19に示す本発明の実施の形態4による再生装置では、図18に示した本発明の実施の形態3による再生装置と同様に、A/D変換器104と補間回路105とに発振器113から周波数fsを有するフル・サンプリング・クロックが補間回路105に供給されている。
しかし、図19に示す本発明の実施の形態4による再生装置では、図18に示した本発明の実施の形態3による再生装置とは異なり、クロック生成回路112は補間係数算出回路111の補間係数と発振器113からの周波数fsを有するフル・サンプリング・クロックとに応答してチャネル・クロックの周波数fchを有するフル・クロックを生成する。このようにクロック生成回路112により生成される周波数fchを有するフル・クロックは、フェーズ・ロックド・ループPLLの位相誤差検出回路109、ループフィルタ110、補間係数算出回路111に供給される。
従って、図19に示す本発明の実施の形態4による再生装置では、A/D変換器104と補間回路105は発振器113からの周波数fsを有するフル・サンプリング・クロックによって動作して、更にフェーズ・ロックド・ループPLLの位相誤差検出回路109とループフィルタ110と補間係数算出回路111とはクロック生成回路112によって生成される周波数fchを有するフル・クロックによって動作する。
その結果、図19に示す本発明の実施の形態4による再生装置によれば、A/D変換器104からのデジタル再生信号の出力回数と補間回路105からのデジタル補間再生信号の出力回数とを増加することが可能となり、フェーズ・ロックド・ループPLLの位相補償デジタル補間動作の精度を向上することが可能となる。このようにして、図19に示す本発明の実施の形態4による再生装置によれば、BDXL拡張規格に準拠する光ディスク101の再生動作に好適な高精度の再生動作を実行することが可能となる。
更に、図19に示す本発明の実施の形態4による再生装置では、クロック生成回路112には分周数2の分周動作を実行する分周器115が接続され、分周器115の出力からチャネル・クロックの周波数fchの半分の周波数(1/2)・fchを有するハーフ・クロックが生成される。このように分周器115により生成される周波数(1/2)・fchを有するハーフ・クロックは、波形等化回路106と最尤復号回路107とに動作クロックとして供給される。
《実施の形態4による作用・効果》
図19に示した本発明の実施の形態4によれば、以下に説明する作用・効果を奏することが可能となる。
図19に示した本発明の実施の形態4によれば、以下に説明する作用・効果を奏することが可能となる。
最初に、フェーズ・ロックド・ループPLLの位相誤差検出回路109、ループフィルタ110、補間係数算出回路111にはクロック生成回路112によって生成される周波数fchを有するフル・クロックの固定周波数が供給されるので、フェーズ・ロックド・ループPLLの動作周波数範囲を縮小することが可能となる。
また図19に示した本発明の実施の形態4による再生装置では、A/D変換器104と補間回路105とに発振器113から周波数fsを有するフル・サンプリング・クロックが補間回路105に供給されているので、A/D変換器104と補間回路105のデータ出力回数の増加が可能となって、高精度の再生動作を実行することが可能となる。
また更に図19に示した本発明の実施の形態4による再生装置では、フェーズ・ロックド・ループPLLの位相誤差検出回路109とループフィルタ110と補間係数算出回路111とはクロック生成回路112から生成される周波数fchを有するフル・クロックによって動作するので、フェーズ・ロックド・ループPLLの位相補償デジタル補間動作の精度を向上することが可能となる。
更に図19に示した本発明の実施の形態4による再生装置では、回路規模が特に大きな最尤復号回路107に周波数(1/2)・fchを有するハーフ・クロックが動作クロックとして供給されるので、回路規模が特に大きな最尤復号回路107での消費電力を削減することが可能となる。
更に図19に示した本発明の実施の形態4による再生装置では、波形等化回路106に周波数(1/2)・fchを有するハーフ・クロックが動作クロックとして供給されるので、周波数fchを有するフル・クロックが波形等化回路106に動作クロックとして供給される場合と比較して、波形等化回路106のFIRフィルタのタップ数を半分に削減することが可能となる。
[実施の形態5]
図20は、本発明の実施の形態5による再生装置の構成を示す図である。
図20は、本発明の実施の形態5による再生装置の構成を示す図である。
まず、図20に示す本発明の実施の形態5による再生装置が図19に示した本発明の実施の形態4による再生装置と相違するのは、以下の点である。
すなわち、図20に示す本発明の実施の形態5による再生装置では、図19に示した本発明の実施の形態4による再生装置のように分周器115から生成される周波数(1/2)・fchを有するハーフ・クロックが波形等化回路106に供給されるのではなく、クロック生成回路112により生成される周波数fchを有するフル・クロックが波形等化回路106に供給されている。
従って、図20に示す本発明の実施の形態5による再生装置の波形等化回路106には周波数fchを有するフル・クロックが供給されるので、この波形等化回路106として図16に示した本発明の実施の形態1において周波数(1/2)・fchを有するハーフ・クロックにより動作する波形等化回路106のFIRフィルタを使用することはできない。
《フル・クロックにより動作する波形等化回路のFIRフィルタの構成》
図21は、図20に示す本発明の実施の形態5による再生装置でクロック生成回路112から供給される周波数fchを有するフル・クロックによって動作する波形等化回路106のFIRフィルタの構成を示す図である。
図21は、図20に示す本発明の実施の形態5による再生装置でクロック生成回路112から供給される周波数fchを有するフル・クロックによって動作する波形等化回路106のFIRフィルタの構成を示す図である。
図16に示した本発明の実施の形態1の波形等化回路106のFIRフィルタは周波数(1/2)・fchを有するハーフ・クロックにより動作するのに対して、図21に示す本発明の実施の形態5による波形等化回路106のFIRフィルタは2倍の周波数fchを有するフル・クロックによって動作するものである。従って、図16に示した本発明の実施の形態1による波形等化回路106のFIRフィルタのタップ数が5であったのに対して、図21に示した本発明の実施の形態5による波形等化回路106のFIRフィルタのタップ数は9に増加されている。
すなわち、図21に示した本発明の実施の形態5による波形等化回路106のFIRフィルタでは、1個の遅延回路の遅延時間が図16に示した本発明の実施の形態1の場合の遅延時間の半分となっているので、図21の複数の遅延回路12401〜12408の段数が図16の複数の遅延回路10601〜10604の段数4の2倍の8に設定されている。
従って、図21に示すように、波形等化回路106のFIRフィルタは、8個の遅延回路12401〜12408と9個の乗算回路12409〜12417と加算回路12418とによって構成されている。すなわち、補間回路105の出力からのデジタル補間再生信号は、8段直列接続された遅延回路12401〜12408により遅延される。第1乗算回路12409は補間回路105の出力からのデジタル補間再生信号と第1タップ係数C0’とを乗算して、第2乗算回路12410は第1遅延回路12401の遅延出力信号と第2タップ係数C1’とを乗算して、第3乗算回路12411は第2遅延回路12402の遅延出力と第3タップ係数C2’とを乗算する。第4乗算回路12412は第3遅延回路12403の遅延出力と第4タップ係数C3’とを乗算して、第5乗算回路12413は第4遅延回路12404の遅延出力と第5タップ係数C4’とを乗算して、第6乗算回路12414は第5遅延回路12405の遅延出力と第6タップ係数C5’とを乗算する。第7乗算回路12415は第6遅延回路12406の遅延出力と第7タップ係数C6’とを乗算して、第8乗算回路12416は第7遅延回路12407の遅延出力と第8タップ係数C7’とを乗算して、第9乗算回路12417は第8遅延回路12408の遅延出力と第9タップ係数C8’とを乗算する。
図21に示す波形等化回路106のFIRフィルタの加算回路12418は9個の乗算回路12409〜12417からの乗算出力信号の加算を実行して、その加算結果を図20の最尤復号回路107の入力端子に供給する。波形等化回路106のFIRフィルタの第1タップ係数C0’から第9タップ係数C8’までの各タップ係数は、パーシャルレスポンスPR(a,b,c,d,e)のPR特性に応じて決定され、各タップ係数の値は事前に設定されているものである。
《実施の形態5による作用・効果》
図20と図21に示した本発明の実施の形態5によれば、以下に説明する作用・効果を奏することが可能となる。
図20と図21に示した本発明の実施の形態5によれば、以下に説明する作用・効果を奏することが可能となる。
最初に、フェーズ・ロックド・ループPLLの位相誤差検出回路109、ループフィルタ110、補間係数算出回路111にはクロック生成回路112によって生成される周波数fchを有するフル・クロックの固定周波数が供給されるので、フェーズ・ロックド・ループPLLの動作周波数範囲を縮小することが可能となる。
また図20に示した本発明の実施の形態5による再生装置では、A/D変換器104と補間回路105とに発振器113から周波数fsを有するフル・サンプリング・クロックが補間回路105に供給されているので、A/D変換器104と補間回路105のデータ出力回数の増加が可能となって、高精度の再生動作を実行することが可能となる。
また更に図20に示した本発明の実施の形態4による再生装置では、フェーズ・ロックド・ループPLLの位相誤差検出回路109とループフィルタ110と補間係数算出回路111とはクロック生成回路112から生成される周波数fchを有するフル・クロックによって動作するので、フェーズ・ロックド・ループPLLの位相補償デジタル補間動作の精度を向上することが可能となる。
更に図20に示した本発明の実施の形態5による再生装置では、波形等化回路106に周波数fchを有するフル・クロックが動作クロックとして供給されるので、波形等化回路106に周波数(1/2)・fchを有するハーフ・クロックが動作クロックとして供給される場合と比較して、波形等化回路106のFIRフィルタの波形等化特性の特性バラツキを半分に削減することが可能となる。
更に図20に示した本発明の実施の形態5による再生装置では、回路規模が特に大きな最尤復号回路107に周波数(1/2)・fchを有するハーフ・クロックが動作クロックとして供給されるので、回路規模が特に大きな最尤復号回路107での消費電力を削減することが可能となる。
[実施の形態6]
図22は、本発明の実施の形態6による再生装置の構成を示す図である。
図22は、本発明の実施の形態6による再生装置の構成を示す図である。
まず、図22に示す本発明の実施の形態6による再生装置が図20に示した本発明の実施の形態5による再生装置と相違するのは、以下の点である。
最初に、図22に示す本発明の実施の形態6による再生装置には、クロック生成回路112によって生成される周波数fchを有するフル・クロックが供給される第2最尤復号回路116が波形等化回路106の出力端子に接続されている。
従って、分周器115から生成される周波数(1/2)・fchを有するハーフ・クロックが供給される第1最尤復号回路107による最尤復号能力よも、クロック生成回路112によって生成される周波数fchを有するフル・クロックが供給される第2最尤復号回路116による最尤復号能力が高いものである。その結果、図22に示す本発明の実施の形態6による再生装置は、上述したBDXL拡張規格に準拠する光ディスク101の再生動作を実行する際に高密度記録の光ディスク101から微弱信号や汚れや傷の付着した記憶領域の読み出し信号が読み出される場合であっても、周波数fchを有するフル・クロックが供給される第2最尤復号回路116は高精度の最尤復号を実行することが可能である。
しかし、周波数(1/2)・fchを有するハーフ・クロックが供給される第1最尤復号回路107と比較して周波数fchを有するフル・クロックが供給される第2最尤復号回路116は最尤復号能力が高いものである一方、消費電力が大きいと言う問題がある。
この問題を解消するために、図22に示す本発明の実施の形態6による再生装置には、選択回路117と誤り訂正回路(ECC)118とコントローラ119が追加されている。すなわち、コントローラ119からの選択指示信号に応答して、選択回路117は低消費電力と低最尤復号能力の第1最尤復号回路107からの第1最尤復号出力信号と高消費電力と高最尤復号能力の第2最尤復号回路116からの第2最尤復号出力信号とのいずれか一方を選択して2値化出力回路108の入力に供給する。
図22に示す本発明の実施の形態6による再生装置における再生動作開始直後では、コントローラ119からの選択指示信号に応答して、選択回路117は低消費電力と低最尤復号能力の第1最尤復号回路107からの第1最尤復号出力信号を選択して2値化出力回路108の入力に供給する。
従って、低消費電力と低最尤復号能力の第1最尤復号回路107からの第1最尤復号出力信号に応答して、2値化出力回路108は情報再生2値化出力信号を生成する。2値化出力回路108の出力に誤り訂正回路(ECC)118が接続されているので、2値化出力回路108の出力に若干の読み出しエラーが含まれていても誤り訂正回路(ECC)118は若干の読み出しエラーの誤り訂正を実行して正確な情報再生2値化出力信号を生成する。しかしながら、2値化出力回路108の出力の読み出しエラーのエラーレートが誤り訂正回路(ECC)118の誤り訂正能力を超過すると、誤り訂正回路(ECC)118は正確な情報再生2値化出力信号を生成できなくなる。コントローラ119は誤り訂正回路(ECC)118での誤り訂正動作を監視することにより、2値化出力回路108の出力の読み出しエラーのエラーレートが誤り訂正回路(ECC)118の誤り訂正能力を超過することを検出する。従って、その検出結果を反映したコントローラ119からの選択指示信号に応答して、選択回路117の動作は低消費電力と低最尤復号能力の第1最尤復号回路107の第1最尤復号出力信号の選択動作から高消費電力と高最尤復号能力の第2最尤復号回路116の第2最尤復号出力信号の選択動作に切り替えられる。
従って、高消費電力と高最尤復号能力の第2最尤復号回路116の最尤復号動作の開始によって、2値化出力回路108の出力の読み出しエラーのエラーレートが低下して、誤り訂正回路(ECC)118は正確な情報再生2値化出力信号を再度生成するようになる。
《最尤復号回路の選択動作》
図23は、図22に示す本発明の実施の形態6による再生装置における選択回路117による第1最尤復号回路107の出力信号の選択動作から第2最尤復号回路116の出力信号の選択動作への切り替え動作を説明する図である。
図23は、図22に示す本発明の実施の形態6による再生装置における選択回路117による第1最尤復号回路107の出力信号の選択動作から第2最尤復号回路116の出力信号の選択動作への切り替え動作を説明する図である。
図23に示すように、最初のステップ12600で図22に示す本発明の実施の形態6による再生装置における再生動作が開始されると、次のステップ12601でコントローラ119からの選択指示信号に応答して選択回路117は低消費電力と低最尤復号能力の第1最尤復号回路107からの第1最尤復号出力信号を選択して2値化出力回路108の入力に供給する。従って、このステップ12601では、第1最尤復号回路107を使用した再生動作が開始される。
その次のステップ12602では、BDXL拡張規格に準拠する光ディスク101の記録セクター毎に、低消費電力と低最尤復号能力の第1最尤復号回路107を使用した再生動作が可能であるかが判定される。この判定は、コントローラ119が誤り訂正回路(ECC)118での誤り訂正動作を監視することにより、第1最尤復号回路107の復号出力が供給される2値化出力回路108の読み出しエラーのエラーレートが誤り訂正回路(ECC)118の誤り訂正能力を超過するか否かを検出するものである。エラーレートが誤り訂正回路(ECC)118の誤り訂正能力を超過する場合には第1最尤復号回路107を使用した再生動作が不可能であると判定され、エラーレートが誤り訂正回路(ECC)118の誤り訂正能力を超過しない場合には第1最尤復号回路107を使用した再生動作が可能であると判定される。
このステップ12602で第1最尤復号回路107を使用した再生動作が不可能であると判定された場合には、次のステップ12603に移行して、再生動作が不可能であると判定された記録セクターのセクター先頭位置に光ピックアップ103の再生位置が移動される。ステップ12602で第1最尤復号回路107を使用した再生動作が可能であると判定された場合には、ステップ12607に移行して光ディスク101の全ての記録セクターの第1最尤復号回路107を使用した再生動作が実行される。
ステップ12603の次のステップ12604では、選択回路117の選択動作の切り替えにより高消費電力と高最尤復号能力の第2最尤復号回路116を使用する上述した記録セクターのセクター先頭位置からの再生動作が開始される。
次のステップ12605では、BDXL拡張規格に準拠する光ディスク101の記録セクター毎に、高消費電力と高最尤復号能力の第2最尤復号回路116を使用した再生動作が可能であるかが判定される。この判定も、コントローラ119が誤り訂正回路(ECC)118での誤り訂正動作を監視することにより、第2最尤復号回路116の復号出力が供給される2値化出力回路108の読み出しエラーのエラーレートが誤り訂正回路(ECC)118の誤り訂正能力を超過するか否かを検出するものである。
ステップ12605での判定によってエラーレートが誤り訂正回路(ECC)118の誤り訂正能力を超過して第2最尤復号回路116を使用した再生動作が不可能と判定される場合には、ステップ12606で光ディスク101が異常であるとして再生動作が終了される。ステップ12605での判定によってエラーレートが誤り訂正回路(ECC)118の誤り訂正能力を超過せずに第2最尤復号回路116を使用した再生動作が可能と判定される場合には、ステップ12607に移行して光ディスク101の全ての記録セクターの第2最尤復号回路116を使用した再生動作が実行される。
ステップ12607において光ディスク101の全記録セクターの再生動作が完了したと判定された場合にはステップ12608で再生動作が終了されて、ステップ12607において光ディスク101の全記録セクターの再生動作が完了していないと判定された場合には最初のステップ12601の第1最尤復号回路107を使用した再生動作に復帰する。
更に、図23に示した本発明の実施の形態6による再生装置の再生動作では、光ディスク101の種類がCDかDVDか通常のBDかBDXL拡張規格に準拠するBDかを示す種別情報に従って選択回路117の選択動作の初期設定を決定することも可能である。すなわち、光ディスク101の管理領域のディスク種別情報が光ディスク101の種類がCDかDVDか通常のBDかを示す場合には、選択回路117の選択動作の初期設定をステップ12601の第1最尤復号回路107を使用した再生動作にセットするものとする。また光ディスク101の管理領域のディスク種別情報が光ディスク101の種類がBDXL拡張規格に準拠するBDであることを示す場合には、ステップ12601の第1最尤復号回路107を使用する再生動作を省略して、選択回路117の選択動作の初期設定をステップ12604での第2最尤復号回路116を使用する再生動作に直接セットすることも可能である。
更に図23に示した本発明の実施の形態6による再生装置の再生動作では、光ディスク101の回転速度に従って選択回路117の選択動作の初期設定を決定することも可能である。すなわち、スピンドルモータ103の回転数から光ディスク101が比較的低い再生速度で回転することを検出した場合には、選択回路117の選択動作の初期設定をステップ12601の第1最尤復号回路107を使用した再生動作にセットするものとする。またスピンドルモータ103の回転数から光ディスク101が比較的高い再生速度で回転することを検出した場合には、ステップ12601での第1最尤復号回路107を使用する再生動作を省略して、選択回路117の選択動作の初期設定をステップ12604での第2最尤復号回路116を使用する再生動作に直接セットすることも可能である。
また更に図23に示した本発明の実施の形態6による再生装置の再生動作では、光ディスク101の種別情報と光ディスク101の回転速度の組み合わせに従って選択回路117の選択動作の初期設定を決定することも可能である。
更に図23に示した本発明の実施の形態6による再生装置の再生動作では、選択回路117の選択動作によって非選択とされた第1最尤復号回路107または第2最尤復号回路116への動作クロックである周波数(1/2)・fchのハーフ・クロックまたは周波数fchのフル・クロックの供給を停止することにより消費電力を削減することが可能である。
また、図23のステップ12602で第1最尤復号回路107を使用した再生動作が不可能であるか否かを判定するとしたが、2値化出力回路108の読み出しエラーのエラーレートが事前に決定したしきい値より高いか否かを判定することも可能である。
《実施の形態6による作用・効果》
図22と図23に示した本発明の実施の形態6によれば、以下に説明する作用・効果を奏することが可能となる。
図22と図23に示した本発明の実施の形態6によれば、以下に説明する作用・効果を奏することが可能となる。
すなわち、光ディスク101の再生状態やディスク種別情報や回転速度等に従って、低消費電力と低最尤復号能力の第1最尤復号回路107からの第1最尤復号出力信号と高消費電力と高最尤復号能力の第2最尤復号回路116からの第2最尤復号出力信号とから好適な出力信号を選択することが可能となる。
更に上述の選択によって非選択とされた第1最尤復号回路107または第2最尤復号回路116への動作クロックの供給を停止することにより、消費電力を削減することが可能となる。
[実施の形態7]
図24は、本発明の実施の形態7による再生装置の構成を示す図である。
図24は、本発明の実施の形態7による再生装置の構成を示す図である。
まず、図24に示す本発明の実施の形態7による再生装置が図22に示した本発明の実施の形態6による再生装置と相違するのは、以下の点である。
すなわち、図24に示す本発明の実施の形態7による再生装置では、周波数(1/2)・fchのハーフ・クロックが供給される第1最尤復号回路107の入力端子と周波数fsのフル・サンプリング・クロックが供給される補間回路105の出力端子との間に第1波形等化回路106が接続され、この第1波形等化回路106に分周器115から生成される周波数(1/2)・fchのハーフ・クロックが供給されるものである。
更に、図24に示した本発明の実施の形態7による再生装置では、周波数fchのフル・クロックが供給される第2最尤復号回路116の入力端子と周波数fsのフル・サンプリング・クロックが供給される補間回路105の出力端子との間に第2波形等化回路120が接続されて、この第2波形等化回路120にクロック生成回路112により生成される周波数fchを有するフル・クロックが供給されるものである。
その結果、補間回路105の出力からのデジタル補間再生信号は第1波形等化回路106と第2波形等化回路116とに供給され、第1波形等化回路106は周波数(1/2)・fchのハーフ・クロックで波形等化処理を実行して、第2波形等化回路120は周波数fchのフル・クロックで波形等化処理を実行するものである。第1最尤復号回路107は第1波形等化回路106の波形等化出力信号を周波数(1/2)・fchのハーフ・クロックで最尤復号を実行する一方、第2最尤復号回路116は第2波形等化回路120の波形等化出力信号を周波数fchのフル・クロックで最尤復号を実行する。また、選択回路117は第1最尤復号回路107の波形等化出力信号と第2最尤復号回路116の波形等化出力信号のどちらを出力するかを選択して、選択した波形等化出力信号を2値化出力回路108に供給するものである。
更に図24に示した本発明の実施の形態7による再生装置の再生動作では、選択回路117の選択動作によって非選択とされた第1最尤復号回路107または第2最尤復号回路116への動作クロックである周波数(1/2)・fchのハーフ・クロックまたは周波数fchのフル・クロックの供給を停止することにより消費電力を削減することが可能である。また更に、図24に示した本発明の実施の形態7による再生装置の再生動作では、選択回路117の選択動作によって非選択とされた第1波形等化回路106または第2波形等化回路120への動作クロックである周波数(1/2)・fchのハーフ・クロックまたは周波数fchのフル・クロックの供給を停止することにより消費電力を削減することが可能である。
更に、図24に示した本発明の実施の形態7による再生装置では、図1に示した本発明の実施の形態1と略同様に、第1波形等化回路106と第1最尤復号回路107とに周波数(1/2)・fchのハーフ・クロックが供給されるので、回路規模が特に大きな第1最尤復号回路107での消費電力と第1波形等化回路106のFIRフィルタのタップ数とを削減することが可能となる。
また更に図24に示した本発明の実施の形態7による再生装置では、図20に示した本発明の実施の形態5による再生装置で周波数fchを有するフル・クロックが供給される波形等化回路106と同様に、第2波形等化回路120に周波数fchを有するフル・クロックが供給されるので、第2波形等化回路120のFIRフィルタの波形等化特性の特性バラツキを半分に削減することが可能となる。
《実施の形態7による作用・効果》
図24に示した本発明の実施の形態7による再生装置によれば、図22と図23に示した本発明の実施の形態6による作用・効果だけではなく、以下に説明する作用・効果を奏することが可能となる。
図24に示した本発明の実施の形態7による再生装置によれば、図22と図23に示した本発明の実施の形態6による作用・効果だけではなく、以下に説明する作用・効果を奏することが可能となる。
すなわち、図24に示した本発明の実施の形態7による再生装置によれば、第1波形等化回路106と第1最尤復号回路107に周波数(1/2)・fchのハーフ・クロックが供給されるので、第1最尤復号回路107での消費電力と第1波形等化回路106のFIRフィルタのタップ数とを削減することが可能となる。
更に、図24に示した本発明の実施の形態7による再生装置によれば、第2波形等化回路120に周波数fchを有するフル・クロックが供給されるので、第2波形等化回路120のFIRフィルタの波形等化特性の特性バラツキを半分に削減することが可能となる。
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、本発明は再生装置に着脱可能なリムーバブル型ディスクであるCD、DVD、BD等の光ディスクにのみ限定されるものではなく、再生装置に固定された着脱不可能なハードディスク等の固定ディスクの再生装置に適用することも可能である。
101…光ディスク
102…光ピックアップ
103…スピンドルモータ
104…A/D変換器(ADC)
105…補間回路
106…波形等化回路
107…最尤復号回路
108…2値化出力回路
109…位相誤差検出回路
110…ループフィルタ
111…補間係数算出回路
112…クロック生成回路
113…発振器
102…光ピックアップ
103…スピンドルモータ
104…A/D変換器(ADC)
105…補間回路
106…波形等化回路
107…最尤復号回路
108…2値化出力回路
109…位相誤差検出回路
110…ループフィルタ
111…補間係数算出回路
112…クロック生成回路
113…発振器
Claims (20)
- A/D変換器と、フェーズ・ロックド・ループと、波形等化回路と、最尤復号回路とを具備してなる再生装置であって、
前記A/D変換器は、サンプリング・クロックに応答して、情報記録媒体としてのディスクからピックアップによって読み出されるRF信号をデジタル再生信号に変換するものであり、
前記フェーズ・ロックド・ループは、補間回路を含むものであり、
前記補間回路は、前記A/D変換器の出力端子から生成される前記デジタル再生信号に応答して、デジタル補間再生信号を生成するものであり、
前記フェーズ・ロックド・ループは前記補間回路の出力端子から生成される前記デジタル補間再生信号の生成タイミングを決定するチャネル・クロックを生成することによって、前記サンプリング・クロックの位相と前記チャネル・クロックの位相との間の位相ずれを補償するものであり、
前記波形等化回路は、前記補間回路から生成される前記デジタル補間再生信号に応答して、波形等化出力信号を生成するものであり、
前記最尤復号回路は、前記波形等化回路から生成される前記波形等化出力信号に応答して、復号出力信号を生成するものであり、
前記再生装置は、前記フェーズ・ロックド・ループに接続されたクロック生成器を更に具備するものであり、
前記クロック生成器は、前記フェーズ・ロックド・ループによって生成される前記チャネル・クロックのチャネル周波数を所定の整数によって分周した動作周波数を有する低速クロックを生成するものであり、
前記最尤復号回路には前記クロック生成器によって生成される前記低速クロックが動作クロックとして供給され、前記最尤復号回路は前記波形等化回路から生成される前記波形等化出力信号の前記所定の整数に対応する1つの復号処理単位とするデータに応答して、前記復号出力信号を生成する
ことを特徴とする再生装置。 - 請求項1において、
前記フェーズ・ロックド・ループは、位相誤差検出回路とループフィルタと補間係数算出回路とを更に含み、
前記補間回路は、前記A/D変換器の前記出力端子から供給される前記デジタル再生信号と前記補間係数算出回路から供給される補間係数とに応答して、前記デジタル補間再生信号を生成して、前記デジタル補間再生信号はそのゼロクロスの前後の2個のデジタル補間再生信号を含むものであり、
前記位相誤差検出回路の入力端子に前記補間回路から生成される前記デジタル補間再生信号が供給されることによって、前記位相誤差検出回路は前記補間回路の前記デジタル補間再生信号の前記ゼロクロスの前後の前記2個のデジタル補間再生信号の絶対値の誤差を検出するものであり、
前記ループフィルタは、前記位相誤差検出回路の出力のデジタル誤差成分の平均値を算出するものであり、
前記補間係数算出回路は、前記ループフィルタから生成されるデジタル出力信号に応答して、前記補間回路から生成される前記デジタル補間再生信号の前記ゼロクロスの前後の前記2個のデジタル補間再生信号の前記絶対値が等しくなるような前記補間係数を算出する
ことを特徴とする再生装置。 - 請求項2において、
前記所定の整数が2に設定されることによって、前記クロック生成器は、前記チャネル周波数の半分の周波数を有するハーフ・クロックを前記低速クロックとして生成するものであり、
前記最尤復号回路には、前記クロック生成器によって生成される前記半分の周波数を有する前記ハーフ・クロックが動作クロックとして供給され、
前記最尤復号回路は、前記波形等化回路から生成される前記1つの復号処理単位とする前記波形等化出力信号の前記データに応答して、前記復号出力信号を新規に2ビット生成する
ことを特徴とする再生装置。 - 請求項3において、
前記波形等化回路にも、前記クロック生成器によって生成される前記半分の周波数を有する前記ハーフ・クロックが動作クロックとして供給され、
前記波形等化回路は、前記ハーフ・クロックの前記半分の周波数に対応する直列接続段数を有する遅延回路を含むFIRフィルタによって構成された
ことを特徴とする再生装置。 - 請求項4において、
前記フェーズ・ロックド・ループの前記位相誤差検出回路と前記ループフィルタと前記補間係数算出回路にも、前記クロック生成器によって生成される前記半分の周波数を有する前記ハーフ・クロックが動作クロックとして供給される
ことを特徴とする再生装置。 - 請求項3において、
前記A/D変換器に供給される前記サンプリング・クロックの周波数は、前記チャネル・クロックの前記チャネル周波数と実質的に等しく設定された
ことを特徴とする再生装置。 - 請求項3において、
前記A/D変換器に供給される前記サンプリング・クロックの周波数は、前記チャネル・クロックの前記チャネル周波数の2倍の周波数に実質的に等しく設定された
ことを特徴とする再生装置。 - 請求項7において、
前記2倍の周波数に実質的に等しく設定された前記サンプリング・クロックが供給される前記A/D変換器の前記出力端子には、前記A/D変換器のノイズを低減するフィルタが接続された
ことを特徴とする再生装置。 - 請求項7において、
前記補間回路にも、前記チャネル・クロックの前記チャネル周波数の2倍の周波数に実質的に等しく設定された前記サンプリング・クロックが供給される
ことを特徴とする再生装置。 - 請求項7において、
前記クロック生成器は、前記半分の周波数を有する前記ハーフ・クロックと前記チャネル周波数を有するフル・クロックとを生成するものであり、
前記クロック生成器により生成される前記フル・クロックは、前記フェーズ・ロックド・ループの前記位相誤差検出回路と前記ループフィルタと前記補間係数算出回路とに動作クロックとして供給される
ことを特徴とする再生装置。 - 請求項10において、
前記波形等化回路に、前記クロック生成器によって生成される前記チャネル周波数を有する前記フル・クロックが動作クロックとして供給され、
前記波形等化回路は、前記フル・クロックの前記周波数に対応する直列接続段数を有する遅延回路を含むFIRフィルタによって構成された
ことを特徴とする再生装置。 - 請求項11において、
前記再生装置は、前記波形等化回路に接続された他の最尤復号回路と、前記最尤復号回路と前記他の最尤復号回路とに接続された選択回路とを更に具備して、
前記他の最尤復号回路は、前記波形等化回路から生成される前記波形等化出力信号と前記クロック生成器から生成される前記チャネル周波数を有する前記フル・クロックとに応答して、他の復号出力信号を生成して、
前記選択回路は、選択指示信号に応答して、前記他の最尤復号回路から生成される前記他の復号出力信号と前記最尤復号回路から生成される前記復号出力信号とのいずれかを選択する
ことを特徴とする再生装置。 - 請求項11において、
前記再生装置は、前記補間回路に接続された他の波形等化回路と、前記他の波形等化回路に接続された他の最尤復号回路と、前記最尤復号回路と前記他の最尤復号回路とに接続された選択回路とを更に具備して、
前記他の波形等化回路は、前記補間回路から生成される前記デジタル補間再生信号と前記クロック生成器から生成される前記チャネル周波数を有する前記フル・クロックとに応答して、他の波形等化出力信号を生成するものであり、
前記他の最尤復号回路は、前記他の波形等化回路から生成される前記他の波形等化出力信号と前記クロック生成器から生成される前記チャネル周波数を有する前記フル・クロックとに応答して、他の復号出力信号を生成して、
前記選択回路は、選択指示信号に応答して、前記他の最尤復号回路から生成される前記他の復号出力信号と前記最尤復号回路から生成される前記復号出力信号とのいずれかを選択する
ことを特徴とする再生装置。 - 請求項3において、
前記A/D変換器と、前記波形等化回路と、前記最尤復号回路と、前記フェーズ・ロックド・ループに含まれた前記補間回路と前記位相誤差検出回路と前記ループフィルタと前記補間係数算出回路とは、再生半導体集積回路の半導体チップに集積化された
ことを特徴とする再生装置。 - 請求項3において、
前記チャネル・クロックの前記チャネル周波数を決定する前記チャネル・クロックの周期は、ブルーレイディスクの拡張規格に準拠した前記ディスクの記録面の最短マーク長を有する最短記録マークから読み出される前記RF信号の周期の実質的に半分に設定された
ことを特徴とする再生装置。 - A/D変換器と、フェーズ・ロックド・ループと、波形等化回路と、最尤復号回路とを具備してなる再生装置の動作方法であって、
前記A/D変換器は、サンプリング・クロックに応答して、情報記録媒体としてのディスクからピックアップによって読み出されるRF信号をデジタル再生信号に変換するものであり、
前記フェーズ・ロックド・ループは、補間回路を含むものであり、
前記補間回路は、前記A/D変換器の出力端子から生成される前記デジタル再生信号に応答して、デジタル補間再生信号を生成するものであり、
前記フェーズ・ロックド・ループは前記補間回路の出力端子から生成される前記デジタル補間再生信号の生成タイミングを決定するチャネル・クロックを生成することによって、前記サンプリング・クロックの位相と前記チャネル・クロックの位相との間の位相ずれを補償するものであり、
前記波形等化回路は、前記補間回路から生成される前記デジタル補間再生信号に応答して、波形等化出力信号を生成するものであり、
前記最尤復号回路は、前記波形等化回路から生成される前記波形等化出力信号に応答して、復号出力信号を生成するものであり、
前記再生装置は、前記フェーズ・ロックド・ループに接続されたクロック生成器を更に具備するものであり、
前記クロック生成器は、前記フェーズ・ロックド・ループによって生成される前記チャネル・クロックのチャネル周波数を所定の整数によって分周した動作周波数を有する低速クロックを生成するものであり、
前記最尤復号回路には前記クロック生成器によって生成される前記低速クロックが動作クロックとして供給され、前記最尤復号回路は前記波形等化回路から生成される前記波形等化出力信号の前記所定の整数に対応する1つの復号処理単位とするデータに応答して、前記復号出力信号を生成する
ことを特徴とする再生装置の動作方法。 - 請求項16において、
前記フェーズ・ロックド・ループは、位相誤差検出回路とループフィルタと補間係数算出回路とを更に含み、
前記補間回路は、前記A/D変換器の前記出力端子から供給される前記デジタル再生信号と前記補間係数算出回路から供給される補間係数とに応答して、前記デジタル補間再生信号を生成して、前記デジタル補間再生信号はそのゼロクロスの前後の2個のデジタル補間再生信号を含むものであり、
前記位相誤差検出回路の入力端子に前記補間回路から生成される前記デジタル補間再生信号が供給されることによって、前記位相誤差検出回路は前記補間回路の前記デジタル補間再生信号の前記ゼロクロスの前後の前記2個のデジタル補間再生信号の絶対値の誤差を検出するものであり、
前記ループフィルタは、前記位相誤差検出回路の出力のデジタル誤差成分の平均値を算出するものであり、
前記補間係数算出回路は、前記ループフィルタから生成されるデジタル出力信号に応答して、前記補間回路から生成される前記デジタル補間再生信号の前記ゼロクロスの前後の前記2個のデジタル補間再生信号の前記絶対値が等しくなるような前記補間係数を算出する
ことを特徴とする再生装置の動作方法。 - 請求項17において、
前記所定の整数が2に設定されることによって、前記クロック生成器は、前記チャネル周波数の半分の周波数を有するハーフ・クロックを前記低速クロックとして生成するものであり、
前記最尤復号回路には、前記クロック生成器によって生成される前記半分の周波数を有する前記ハーフ・クロックが動作クロックとして供給され、
前記最尤復号回路は、前記波形等化回路から生成される前記1つの復号処理単位とする前記波形等化出力信号の前記データに応答して、前記復号出力信号を新規に2ビット生成する
ことを特徴とする再生装置の動作方法。 - 請求項18において、
前記波形等化回路にも、前記クロック生成器によって生成される前記半分の周波数を有する前記ハーフ・クロックが動作クロックとして供給され、
前記波形等化回路は、前記ハーフ・クロックの前記半分の周波数に対応する直列接続段数を有する遅延回路を含むFIRフィルタによって構成された
ことを特徴とする再生装置の動作方法。 - 請求項19において、
前記フェーズ・ロックド・ループの前記位相誤差検出回路と前記ループフィルタと前記補間係数算出回路にも、前記クロック生成器によって生成される前記半分の周波数を有する前記ハーフ・クロックが動作クロックとして供給される
ことを特徴とする再生装置の動作方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012117392A JP2013246839A (ja) | 2012-05-23 | 2012-05-23 | 再生装置およびその動作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012117392A JP2013246839A (ja) | 2012-05-23 | 2012-05-23 | 再生装置およびその動作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013246839A true JP2013246839A (ja) | 2013-12-09 |
Family
ID=49846490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012117392A Pending JP2013246839A (ja) | 2012-05-23 | 2012-05-23 | 再生装置およびその動作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013246839A (ja) |
-
2012
- 2012-05-23 JP JP2012117392A patent/JP2013246839A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060087947A1 (en) | Optical disc apparatus | |
US7937650B2 (en) | Maximum likelihood decoder and decoding method therefor | |
JPWO2007010994A1 (ja) | デジタル信号再生装置 | |
JP3634842B2 (ja) | デジタル信号復号装置及びデジタル信号復号方法 | |
US20080019249A1 (en) | Apparatus for reproducing data on recording medium and method for reproducing data on the medium | |
JP2006252681A (ja) | 光ディスク装置及びpll回路 | |
JPH11126438A (ja) | ディジタル信号再生装置 | |
WO2005024822A1 (ja) | 再生信号処理装置、及び再生信号処理方法 | |
US20080159106A1 (en) | Two-Dimensional Symbol Detector One-Dimensional Symbol Detection | |
JP4099730B2 (ja) | ディジタル信号再生装置 | |
JP4095487B2 (ja) | 情報再生方法及びそれを用いた情報再生装置 | |
JP5753753B2 (ja) | 情報再生装置および情報再生方法 | |
JP2008159230A (ja) | 光ディスク記録再生装置、及び光ディスク記録再生方法 | |
US8599670B2 (en) | Viterbi detector and information reproducing apparatus | |
WO2006100981A1 (ja) | 情報記録媒体、情報再生装置、情報再生方法 | |
JP2003016732A (ja) | 光ディスク装置 | |
JP4222418B2 (ja) | 情報再生装置および情報再生方法 | |
JP4261334B2 (ja) | ディスク装置及びディスク再生方法 | |
JP2013246839A (ja) | 再生装置およびその動作方法 | |
EP3719802A1 (en) | Decoding device and decoding method | |
JP3903602B2 (ja) | 再生データ識別装置 | |
KR100664006B1 (ko) | 디지털 신호 처리 장치 및 방법 | |
US20080148134A1 (en) | Digital data decoding apparatus and digital data decoding method | |
JP2013206479A (ja) | 再生装置およびその動作方法 | |
JP2008112543A (ja) | デジタルデータ復号装置およびデジタルデータ復号方法 |