CN1351333A - 用于光盘系统的维特比检测器 - Google Patents

用于光盘系统的维特比检测器 Download PDF

Info

Publication number
CN1351333A
CN1351333A CN01137570A CN01137570A CN1351333A CN 1351333 A CN1351333 A CN 1351333A CN 01137570 A CN01137570 A CN 01137570A CN 01137570 A CN01137570 A CN 01137570A CN 1351333 A CN1351333 A CN 1351333A
Authority
CN
China
Prior art keywords
clock frequency
path
base
serial
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01137570A
Other languages
English (en)
Other versions
CN1194339C (zh
Inventor
孔骏镇
崔圣汉
李载旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1351333A publication Critical patent/CN1351333A/zh
Application granted granted Critical
Publication of CN1194339C publication Critical patent/CN1194339C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

一种用于光盘系统的高速维特比(Viterbi)检测器,包括:分频单元,用于产生为主时钟频率三分之一的辅助时钟;分支度量计算单元,用于计算多个分支度量中的每一个度量;串行到并行的转换单元,用于以主时钟频率按照三个状态位为单位输出每一个分支度量;累加/比较/选择单元,按照辅助时钟频率,用于累加分支度量和以前存储的状态度量,并且用于比较累加的结果以选择并输出最小的累加结果作为一个新的状态度量,并且用于输出一个对应的路径选择信号;路径存储器,按照辅助时钟频率,用于存储路径选择信号、并且输出对应于路径选择信号的并行数据,以及并行到串行的转换单元,用于将路径存储器的输出转换成串行的数据。

Description

用于光盘系统的维特比检测器
                           技术领域
本发明涉及一种用于从光盘中再现信号的装置，更具体地说，涉及一种通过在多个时钟期间同时对多个状态执行一种新的状态度量(metric)判定(finding)操作从光盘中再现信号的基于基-8和基-16的高速维特比(Viterbi)检测器。本申请基于韩国专利申请第2000-64521号，该申请引用至此以资参考。
                          背景技术
光通道能够被简单的部分响应(Partial Response)所调制，并且再现装置可以使用维特比检测器执行PR(Partial Response)处理。部分响应信号处理是一种通过从几个邻近的数据符号中提取信息而再现符号的方法。换句话说，当数据符号通过通道时，它要影响几个邻近的数据符号。因此，这个特征可以被用来恢复数据符号。
光通道的特征依赖于数据符号的密度、轨道间的间隔、光拾取器的特征和调制方案等。
用于发现与光通道的特征具有最大似然性的简单变换函数(transferfunction)，和用在从高速光介质中再现信号的最大似然性部分响应系统(Partial Response Maximum Likelihood，PRML)中的维特比检测方法和装置已经被提出来了。
通道的特征可以被建模为简单的卷积编码器的形式，并且，例如：如果在模型中转移函数的约束长度k＝4，卷积编码器的状态数量将变为2k-1＝8。可是，被八到十四调制(EFM)方案编码的数据却被限制具有超过3T的信号转换间隔。
图1是用于从常规光盘系统中的光盘再现数据信号的常规基-2维特比检测器的网格图(trellis diagram)。
依照游程长度受限码的特征，用于常规光盘系统的RLL(2，10)码，其中不存在具有1T到2T的时间间隔的信号。从而，状态“+1-1+1”和“-1+1-1”被去掉以便网格状态由6个状态组成。并且，网格路径被简单地构造成不产生1T和2T信号。
图2是用于常规光盘系统中实现图1所示的网格的基-2维特比检测器的方框图。
参考图2，常规维特比检测器包含分支度量计算单元(branch metriccalculation，BMC)2、累加/比较/选择单元4和路径存储器8。
在每一个时钟信号上，一个数据符号被输入到常规维特比检测器。然后，对于每一个输入符号，分支度量计算单元2计算对应于输入数据符号电平和5个参考电压电平之间的5个差的绝对值+MAX、+MID、ZERO、-MID和-MAX的5个分支度量。
然后，累加/比较/选择单元4，分别地累加由分支度量计算单元2产生的5个分支度量和存储于其中的以前的状态度量以获得新的状态度量，并且选择其中最小的新状态度量以决定存活(survival)路径。在这个处理中，累加/比较/选择单元4执行溢出控制以防止任何状态度量的溢出。特别地，累加/比较/选择单元4监控全部的状态度量，并且如果它检测到全部的状态度量超过一个预定值时，它将从全部状态度量中减去一个确定的值。
路径存储器8接续地存储从累加/比较/选择单元4中输出的所选择的存活路径并且串行地输出它们。
由分支度量计算单元2、累加/比较/选择单元4和路径存储器8的全部组成的常规维特比检测器以同样的通道时钟速度操作，该速度与数据符号的输入速度相等。
同样地，分支度量计算单元2执行简单的减法和绝对值操作、并且路径存储器8仅仅执行不会带来任何显著开销的数据交换以增加维特比检测器的操作速度。
可是，累加/比较/选择单元4在一个时钟期间执行包含根据网格累加分支度量和以前的状态度量、比较新的状态度量以获得对应于最小状态度量的存活路径和防止每个状态度量溢出的操作及然后获得用于下一个时钟周期的最终的新状态度量的操作这些步骤的复杂的操作。
因此，累加/比较/选择单元的复杂操作被认为是在与更高的操作速度竞争所强化的光盘市场中实现高速维特比检测器的障碍。
                           发明内容
因此，本发明的一个目标是提供一种高速维特比检测器，其包括基于基-8结构的，通过改造网格而以三分之一时钟速度操作的累加/比较/选择单元。
本发明的另一个目标是提供一种高速维特比检测器，其包括基于基-16结构的，通过改造网格结构而以四分之一时钟速度操作的累加/比较/选择单元。
为了实现本发明的上述目标，提供一种用于高速光盘的信号再现装置的基-8维特比检测器，其包括：分频单元，用于分割主时钟频率以产生为主时钟频率三分之一的辅助时钟；分支度量计算单元，用于使用以主时钟频率输入的数据通过一个预定的变换函数计算多个分支度量中的每一个；串行到并行的转换单元，用于以主时钟频率按照3个状态位为单位输出被所述分支度量计算单元计算的每一个分支度量；累加/比较/选择单元，用于以辅助时钟频率累加从所述串行到并行的转换单元输入的分支度量和在输入3个状态位前存储的早先的状态度量、比较累加的结果以选择并输出累加结果中最小的一个为新状态度量，并输出对应的路径选择信号；路径存储器，以辅助时钟频率，用于存储路径选择信号并且输出对应上述路径选择信号的并行数据；以及并行到串行的转换单元，用于将从所述路径存储器输出的并行数据转换成串行数据。
此外，提供一种在基于本发明优选实施例的高速光盘的信号再现装置中使用的基-16维特比检测器，其包括：分频单元，用于分割主时钟频率以产生为主时钟频率四分之一的辅助时钟；分支度量计算单元，用于使用以主时钟频率输入的数据通过预定的变换函数计算每个分支度量；串行到并行的转换单元，用于以主时钟频率，按照4个状态位为单位输出被所述分支度量计算单元计算过的每一个分支度量；累加/比较/选择单元，以辅助时钟频率，用于累加从上述串行到并行的转换单元输入的分支度量和在输入4个状态位前存储的早先的状态度量、比较累加的结果以选择并输出累加结果中最小的一个为新状态度量，输出对应的路径选择信号；路径存储器，以辅助时钟频率，用于存储路径选择信号并且输出对应所述路径选择信号的并行数据；以及并行到串行的转换单元，用于将从所述路径存储器输出的并行数据转换成串行数据。
还提供一种在基于本发明优选实施例的高速光盘的信号再现装置中使用的基-N维特比检测器，其包括：分频单元，用于分割主时钟频率以产生为主时钟频率N分之一的辅助时钟；分支度量计算单元，用于使用以主时钟频率输入的数据通过预定的变换函数计算每个分支度量；串行到并行的转换单元，用于以主时钟频率，按照N个状态位为单位输出被所述分支度量计算单元计算的每一个分支度量；累加/比较/选择单元，以辅助时钟频率，用于累加从所述串行到并行的转换单元输入的分支度量和在输入N个状态位前存储的早先的状态度量、比较累加的结果以选择并输出累加结果中最小的一个为新状态度量，并输出对应的路径选择信号；路径存储器，以辅助时钟频率，用于存储路径选择信号并且输出对应所述路径选择信号的并行数据；以及并行到串行的转换单元，用于将从所述路径存储器输出的并行数据转换成串行数据。
                           附图说明
通过参考下述结合附图的详细描述，本发明更完全的评价和其中许多的附带的优点将会很快地明了，同时同样的内容将变得被更好地理解，其中类似的参考符号表示相同或相似的组件。
图1是表示用于常规光盘系统的基-2维特比检测器的网格的示图；
图2是表示用于常规光盘系统的基-2维特比检测器的方框图；
图3A表示包含三个基-2维特比阶段的常规维特比检测器的网格的示图；
图3B是表示用于依照本发明实施例的光盘系统中的基-8维特比检测器的网格结构的示图；
图3C是阐明根据输入信号，包含三个基-2维特比阶段的维特比检测器的状态改变和输出的表；
图4是表示用于光盘系统的本发明的基-8维特比检测器的方框图；
图5是表示用于光盘系统的本发明的基-8维特比检测器的分支度量计算单元的结构的方框图；
图6是表示用于光盘系统的本发明的基-8维特比检测器的累加/比较/选择单元的结构的方框图；
图7是表示用于光盘系统的本发明的基-8维特比检测器的路径存储器的结构的方框图；
图8A是表示包含四个基-2维特比阶段的常规维特比检测器的网格的示图；
图8B是表示依照本发明实施例的用于光盘系统中的基-16维特比检测器的网格的示图；
图8C是阐明根据输入信号，包含四个基-2维特比阶段的维特比检测器的状态改变和输出的表；
图9表示用于光盘系统中的本发明另一个实施例的基-16维特比检测器的方框图；
图10是表示用于光盘系统中的本发明的基-16维特比检测器的累加/比较/选择单元的结构的方框图；
图11是表示用于光盘系统中的本发明的基-16维特比检测器的路径存储器的结构的方框图；
                         具体实施方式
通过参考附图，将详细描述基于本发明优选实施例的维特比检测器。
本发明的第一个实施例是配置为基-8的维特比检测器。基-8结构是通过耦合三个常规基-2阶段做出来的。
图3A是表示包含三个基-2阶段的常规基-8维特比检测器的网格图，其中假定输入信号具有被表示成PR[a，b，b，a](即：a+bz-1+bz-2+az-3)的光盘通道特征。
参考图3A，将做出与第一个输入信号+1+1+1被处理的例子相关的描述。将输入信号+1+1+1加+1生成+MAX(+MAX/+1)。将+MAX加+1生成+MAX(+MAX/+1)，并且，将结果再加+1生成+MAX(+MAX/+1)。
即，当输入信号+1+1+1在三个操作时钟期间通过包含三个(+1)基-2阶段的网格时，即当输入信号在每一个时钟周期通过(+1)，(+1)，(+1)基-2阶段中的每一个时，最终的输出信号变成(+1+1+1)。
顺便讲，如此这样的表示输入信号通过基-2检测器三次的网格能够被一个表示输入信号通过基-8检测器的新的网格所表达。
图3B是表示依照本发明的用于光盘系统中的基-8维特比检测器的网格图。图3C示出了说明包含三个基-2阶段的维特比检测器依照变化的输入信号的状态变化和输出信号的表。
一般地，由于随着基数的增加，任何操作电路的复杂性随之增加，获得高增益是困难的。可是，在应用于光盘系统的网格结构中，可以看到即使基数增加，操作电路的复杂性并没有增加太多。
网格的输入是代表输入信号与5个参考信号之间的差的绝对值的分支度量的组合，网格的输出对应各自的分支度量。
图4图解用于光盘系统中的执行如图3B所示的基-8网格的维特比检测器。参考图4，本发明的基-8维特比检测器包含分支度量计算单元10、串行到并行的转换单元20、累加/比较/选择单元30、路径存储器40、并行到串行转换单元50和时钟分频单元60。
图5是表示用于获得分支度量的分支度量计算单元10的结构的方框图。分支度量计算单元10包含参考改变装置210，绝对值计算单元212、214、216、218和220，并使用按照主时钟频率提供的输入数据来计算分支度量中的每一个。
参考改变装置210确定依赖于被光盘系统的通道特征，PR[a，b，b，a](即：a+bz-1+bz-2+az-3)引用的a和b的预置值的参考MAX和MID电平。微型计算机寄存器70改变参考MAX和MID电平。
绝对值计算单元212、214、216、218和220中的每一个计算输入数据与各个状态参考电平之间的欧几里得距离以获得5个分支度量，即：+MAX度量、+MID度量、ZERO度量、-MID度量和-MAX度量。
分支度量计算单元10可以被公共地使用而不管维特比检测器的基数。分支度量计算单元10以不进行分频的通道时钟操作。
串行到并行转换单元20将对应于3个网格图的、在跨越3个主时钟的期间产生于分支度量计算单元10的串行输入的分支度量转换为并行分支度量，并输出并行分支度量到累加/比较/选择单元30。
时钟分频单元60分割主时钟频率以产生具有三分之一主时钟频率的辅助时钟。辅助时钟被提供给累加/比较/选择单元30和路径存储器40。
图6是表示本发明的基-8维特比检测器的累加/比较/选择单元30的结构的方框图。
累加/比较/选择单元30基于如图3B所示的网格而配置。累加/比较/选择单元301-306中的每一个具有以辅助时钟频率供给的从串行到并行转换单元20输出的3个分支度量。
并且，累加/比较/选择单元301-306中的每一个将分支度量计算单元10产生的五种类型的分支度量与以前存储于累加/比较/选择单元301-306的每一个中的状态度量相加，以获得新的状态度量。然后，累加/比较/选择单元301-306中的每一个选择最小的状态度量作为确定的存活路径，并输出最小的状态度量和相应地确定的路径选择结果。
溢出控制装置311-316监控所有的状态度量并且如果它们检测到所有的状态度量超过一个预定的值，它们将在它们输出新的状态度量(new statemetrics，nsm)前从所有的状态度量中减去一个确定的值。
维特比检测器不停地处理连续输入的数据。因此，由于状态度量是使用新选择的分支度量的连续地累加，状态度量的值将连续地增加。另外，最大状态度量和最小状态度量之间的差不会无限地增加，而是收敛于一个确定的值。这是因为在被传送到网格中的一个状态的两个状态度量中，较小的一个总是被选择的。
图7是表示本发明的基-8维特比检测器的路径存储器的结构的方框图。
多路转换器401-406中的每一个使用由累加/比较/选择单元301-306中的每一个产生的路径选择结果在候选路径中间选择对应于存活路径的寄存器。状态寄存器411-416在它们较低的3位中存储来自多路转换器401-406的网格输出并将现有的网格状态位右移。存储在状态寄存器411-416每一个中的较高的3个有效位被从路径存储器40中输出。
并且，从路径存储器40输出的3个位被提供给并行到串行的转换单元50。并行到串行的转换单元50将并行输入的3个位转换成串行位并且按照通道时钟速度逐位地输出它们以产生最终的维特比输出。
下面，将描述本发明的第二个实施例。
本发明的第二个实施例是基-16维特比检测器，它等效于组合在一起的四个基-2维特比阶段。
图8A是表示包含四个基-2维特比阶段的常规维特比检测器的网格的示图，其中假定输入信号具有被表示成PR[a，b，b，a](即：a+bz-1+bz-2+az-3)的光盘通道特征
因此，通过通道的具有3T到11T的数据波形具有5种幅度电平，即+MAX、+MID、ZERO、-MID和-MAX。
输入数据经过四个基-2维特比阶段的通道可以被表示为输入数据经过一个基-16维特比阶段的通道。
图8B是表示依照本发明第二实施例的基-16维特比检测器的网格的示图。图8C示出了说明包含四个基-2阶段的维特比检测器响应输入信号的状态变化和输出信号的表。
如图8B所示，采用基-16能够在一个操作时钟内同时获得4个数据。
图9是表示依照图8B所示的基-16网格图所配置的本发明的基-16维特比检测器的方框图。
参考图9，用于光盘系统的本发明的基-16维特比检测器包含分支度量计算单元161，串行到并行转换装置162，累加/比较/选择单元163，路径存储器164，并行到串行转换单元165和时钟分频单元166。
分支度量计算单元161能够被公共地使用而不管维特比检测器的基数，并且按照不进行分频的通道时钟操作。
串行到并行的转换装置162将在4个主时钟期间产生于分支度量计算单元161的，与4个网格图对应的串行输入的分支度量转换成并行分支度量并将并行分支度量输出到累加/比较/选择单元163。
时钟分频单元166将主时钟频率分成四分之一以产生一个辅助时钟。这个辅助时钟被提供给累加/比较/选择单元163和路径存储器164。
图10是表示被基-16维特比检测器采用的累加/比较/选择单元163的结构图。
累加/比较/选择单元163依照图8B所示的网格图进行配置。累加/比较/选择单元501-506中的每一个具有由按照辅助时钟频率自串行到并行转换单元162输出的四个分支度量。
并且，累加/比较/选择单元501-506中的每一个累加由分支度量计算单元161产生的五个分支度量中的每一个和以前存储在各自的累加/比较/选择单元501-506中的状态度量中的每一个以获得新的状态度量。然后，累加/比较/选择单元501-506中的每一个选择最小的新状态度量以确定存活路径，并输出最小的新状态度量和确定的路径选择(ps)结果。
溢出控制装置511-516监控全部被选定的状态度量以防止溢出的发生。并且，如果溢出控制装置511-516检测到全部的状态度量超过一个预定值，溢出控制装置511-516将在溢出控制装置511-516输出作为新状态度量(nsm)的选定状态度量之前从所有的选定状态度量中减去一个确定的值。
图11是表示本发明的基-16维特比检测器的路径存储器的结构的方框图。
多路转换器601-606中的每一个使用由累加/比较/选择单元501-506产生的路径选择(ps)结果选择与候选路径中的存活路径对应的寄存器。状态寄存器611-616在它们的较低4位存储从多路转换器601-606输出的网格并且将现有的4个网格状态位右移。先前存储在状态寄存器611-616中的较高的4个有效位被作为路径存储器164的输出而移出。
并且，从路径存储器164输出的4位被加到并行到串行的转换单元165上。并行到串行的转换单元165将输入的4个并行位转换成串行位并且按照通道时钟速度逐位地输出它们作为最终维特比输出。
因此，依照本发明，基-8维特比检测器被配置仅为一个网格阶段，其对应于常规的三个基-2网格阶段，并且按照与通道频率三分之一相应的时钟频率操作累加/比较/选择单元和路径存储器。
更进一步，依照本发明，基-16维特比检测器仅被配置为一个网格阶段，其对应于常规的四个基-2网格阶段，并且能够按照与通道频率四分之一相应的时钟频率操作累加/比较/选择单元和路径存储器。
依照本发明，通过设计低于通道时钟频率的处理复杂操作的累加/比较/选择单元和路径存储器的操作通道频率，因此使得它能够应付数倍的高速的方法，提供了使用在光盘系统中的被设计为在执行已知的维特比检测操作时改善操作速度的基-8和基-16维特比检测器。
更进一步，在每3或4个时钟期间，利用基-8或基-16维特比结构能够通过一次操作从3或4个状态中计算新的状态度量。
尽管已经参照其特定的优选实施例描述了本发明，但本领域的技术人员应该理解，在不脱离由所附权利要求书限定的本发明的方案和范围的情况下，可以对其进行形式和细节的各种修改。

Claims (13)

1.一种用于高速光盘的信号再现装置的基-8维特比检测器，包含：
分频单元，用于分割主时钟频率以产生为主时钟频率三分之一的辅助时钟；
分支度量计算单元，用于使用以主时钟频率输入的数据通过一个预定的变换函数计算多个分支度量中的每一个；
串行到并行的转换单元，用于以主时钟频率按照3个状态位为单位输出被所述分支度量计算单元计算过的每一个分支度量；
累加/比较/选择单元，按照辅助时钟频率，用于累加从所述串行到并行的转换单元输入的分支度量和在输入3个状态位前存储的早先的状态度量，并且比较累加的结果以选择并输出累加结果中最小的一个为新状态度量，并输出一个对应的路径选择信号；
路径存储器，按照辅助时钟频率，用于存储路径选择信号，并且输出对应所述路径选择信号的并行数据；以及
并行到串行的转换单元，用于将从所述路径存储器输出的并行数据转换成串行数据。
2.如权利要求1所述的基-8维特比检测器，其中所述累加/比较/选择单元包含一种用于防止在累加操作中的溢出的溢出控制装置。
3.如权利要求1所述的基-8维特比检测器，其中所述路径存储器包含：
多路转换器，用于基于所述路径选择信号选择路径；以及
状态寄存器，用于存储被选择路径的数据。
4.一种用于高速光盘的信号再现装置的基-16维特比检测器，包括：
分频单元，用于分割主时钟频率以产生为主时钟频率四分之一的辅助时钟；
分支度量计算单元，用于使用以主时钟频率输入的数据通过一个预定的变换函数计算多个分支度量中的每一个；
串行到并行的转换单元，用于以主时钟频率按照4个状态位为单位输出被所述分支度量计算单元计算过的每一个分支度量；
累加/比较/选择单元，按照辅助时钟频率，用于累加从所述串行到并行的转换单元输入的分支度量和在输入4个状态位前存储的早先的状态度量并且用于比较累加的结果以选择并输出累加结果中最小的一个为新状态度量，并用于输出对应的路径选择信号；
路径存储器，按照辅助时钟频率，用于存储路径选择信号并且用于输出对应所述路径选择信号的并行数据；以及
并行到串行的转换单元，用于将从所述路径存储器输出的并行数据转换成串行数据。
5.如权利要求4所述的基-16维特比检测器，其中所述累加/比较/选择单元包含一种用于防止在累加操作中的溢出的溢出控制装置。
6.如权利要求4所述的基-16维特比检测器，其中所述路径存储器包含：
多路转换器，用于基于所述路径选择信号选择路径；以及
状态寄存器，用于存储被选择路径的数据。
7.一种用于高速光盘的信号再现装置的基-N维特比检测器，包括：
分频单元，用于分割主时钟频率以产生为主时钟频率N分之一的辅助时钟；
分支度量计算单元，用于使用以主时钟频率输入的数据通过一个预定的变换函数计算多个分支度量中的每一个；
串行到并行的转换单元，用于以主时钟频率按照N个状态位为单位输出被所述分支度量计算单元计算的每一个分支度量；
累加/比较/选择单元，按照辅助时钟频率，用于累加从所述串行到并行的转换单元输入的分支度量和在输入N个状态位前存储的早先的状态度量并且比较累加的结果以选择并输出累加结果中最小的一个为新状态度量，并输出对应的路径选择信号；
路径存储器，按照辅助时钟频率，用于存储路径选择信号并且用于输出对应所述路径选择信号的并行数据；以及
并行到串行的转换单元，用于将从所述路径存储器输出的并行数据转换成串行数据。
8.如权利要求7所述的基-N维特比检测器，其中N大于或等于2。
9.如权利要求7所述的基-N维特比检测器，其中所述累加/比较/选择单元包含一种用于防止在累加操作中的溢出的溢出控制装置。
10.如权利要求7所述的基-N维特比检测器，其中所述路径存储器包括：
多路转换器，用于基于所述路径选择信号选择路径；以及
状态寄存器，用于存储被选择路径的数据。
11.如权利要求3所述的基-8维特比检测器，其中状态寄存器是一个触发器。
12.如权利要求6所述的基-16维特比检测器，其中状态寄存器是一个触发器。
13.如权利要求10所述的基-N维特比检测器，其中状态寄存器是一个触发器。
CNB011375701A 2000-11-01 2001-10-30 用于光盘系统的维特比检测器 Expired - Fee Related CN1194339C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR64521/2000 2000-11-01
KR64521/00 2000-11-01
KR1020000064521A KR100605359B1 (ko) 2000-11-01 2000-11-01 광디스크용 고배속 비터비 검출기

Publications (2)

Publication Number Publication Date
CN1351333A true CN1351333A (zh) 2002-05-29
CN1194339C CN1194339C (zh) 2005-03-23

Family

ID=19696580

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011375701A Expired - Fee Related CN1194339C (zh) 2000-11-01 2001-10-30 用于光盘系统的维特比检测器

Country Status (4)

Country Link
US (1) US6799296B2 (zh)
JP (1) JP3709159B2 (zh)
KR (1) KR100605359B1 (zh)
CN (1) CN1194339C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100403412C (zh) * 2002-05-30 2008-07-16 Lg电子株式会社 高密度光盘以及再现和记录其数据的方法
CN103035272A (zh) * 2011-09-30 2013-04-10 日立民用电子株式会社 信息再现装置和信息再现方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7127667B2 (en) * 2002-04-15 2006-10-24 Mediatek Inc. ACS circuit and viterbi decoder with the circuit
US7107509B2 (en) * 2002-08-30 2006-09-12 Lucent Technologies Inc. Higher radix Log MAP processor
DE10255426B3 (de) * 2002-11-28 2004-03-18 Infineon Technologies Ag Viterbi-Decoder
JP5046477B2 (ja) * 2003-08-28 2012-10-10 ソニー株式会社 復号装置および方法、記録再生装置および方法、プログラム記録媒体、並びにプログラム
KR100945488B1 (ko) * 2003-09-20 2010-03-09 삼성전자주식회사 비터비 검출 장치 및 방법
DE102004038754A1 (de) * 2004-08-09 2006-02-23 Micronas Gmbh Decoder und Verfahren zum Durchführen eines Viterbi-Algorithmus
US7607072B2 (en) * 2005-01-28 2009-10-20 Agere Systems Inc. Method and apparatus for-soft-output viterbi detection using a multiple-step trellis
EP1941507A2 (en) * 2005-10-19 2008-07-09 Koninklijke Philips Electronics N.V. Partial response maximum likelihood decoding
JP4806642B2 (ja) * 2007-02-27 2011-11-02 ルネサスエレクトロニクス株式会社 ビタビ復号システムおよびビタビ復号方法
US8009773B1 (en) * 2008-04-04 2011-08-30 Hellosoft India Pvt. Ltd. Low complexity implementation of a Viterbi decoder with near optimal performance
JP4585581B2 (ja) * 2008-06-24 2010-11-24 株式会社東芝 最尤復号器および復号方法
JP2010206570A (ja) * 2009-03-04 2010-09-16 Sony Corp 復号装置、復号方法
WO2011048997A1 (ja) * 2009-10-22 2011-04-28 日本電気株式会社 軟出力復号器
US20180091340A1 (en) * 2016-09-23 2018-03-29 Apple Inc. Most likely estimation systems and methods for coded gmsk

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530707A (en) * 1994-03-09 1996-06-25 At&T Corp. Area-efficient decoders for rate-k/n convolutional codes and other high rate trellis codes
JPH0837467A (ja) * 1994-07-26 1996-02-06 Sony Corp ビタビ復号器およびビタビ復号方法
KR19980079114A (ko) * 1997-04-30 1998-11-25 배순훈 트렐리스 코드 데이터의 디코딩방법 및 장치
US6668351B1 (en) * 1999-12-14 2003-12-23 Sony Corporation Decoder and decoding method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100403412C (zh) * 2002-05-30 2008-07-16 Lg电子株式会社 高密度光盘以及再现和记录其数据的方法
CN103035272A (zh) * 2011-09-30 2013-04-10 日立民用电子株式会社 信息再现装置和信息再现方法

Also Published As

Publication number Publication date
KR20020034334A (ko) 2002-05-09
US6799296B2 (en) 2004-09-28
CN1194339C (zh) 2005-03-23
US20020053061A1 (en) 2002-05-02
JP3709159B2 (ja) 2005-10-19
JP2002208219A (ja) 2002-07-26
KR100605359B1 (ko) 2006-07-28

Similar Documents

Publication Publication Date Title
CN1194339C (zh) 用于光盘系统的维特比检测器
CN1163894C (zh) 频率控制和相位同步电路
CN112929033A (zh) 基于深度学习的MLC型NAND闪存Polar-RNNA量化器的优化方法
CN1192382C (zh) 部分响应最大似然性位检测器幅度电平的发生
CN111490796A (zh) 基于动态翻转比特的置信传播译码方法
US9793944B2 (en) System and apparatus for decoding tree-based messages
CN1685416A (zh) 维特比位检测方法和设备
CN1574006A (zh) 用于检测二进制数据的装置和方法
JP2004214965A (ja) デジタル信号復号装置及びデジタル信号復号方法
CN1147169C (zh) 用于Turbo码的解码方法和解码器
CN1741614A (zh) 使用冗余对视/音频和语音数据进行解码的方法和系统
KR100945488B1 (ko) 비터비 검출 장치 및 방법
CN105049063B (zh) 一种网格状脉冲间隔编码方法
CN1191683C (zh) 检测从通道信号接收的信号的方法和装置
CN1323102A (zh) 用于特博码的解码器及其解码方法
CN1131595C (zh) 维特比检测器及维特比检测方法
JP2009164759A (ja) 復号装置及び検査行列生成方法
CN1173361C (zh) 用于全响应信道系统的数据错误校正的方法
US20220284304A1 (en) Codes to detect insertion and deletion errors in a dense storage medium
JP2011072020A (ja) 復号装置
CN1484385A (zh) 相加比较选择电路及使用该电路的维特比解码器
US20050138534A1 (en) Maximum likelihood encoding apparatus, maximum likelihood encoding method, program and reproduction apparatus
JP3810690B2 (ja) 多値データ処理方法と多値データ処理装置
Huang DESIGN OF DIRECT ERROR PATTERN TESTING (DEPT)-BASED ITERATIVE DECODER FOR OPEN FORWARD ERROR CORRECTION (OFEC) STANDARD
Yong Analyzing the codes that avoid specified differences by binary tree

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050323

Termination date: 20141030

EXPY Termination of patent right or utility model