JP2002208219A - 光ディスク用高倍速ビタビ検出器 - Google Patents
光ディスク用高倍速ビタビ検出器Info
- Publication number
- JP2002208219A JP2002208219A JP2001324168A JP2001324168A JP2002208219A JP 2002208219 A JP2002208219 A JP 2002208219A JP 2001324168 A JP2001324168 A JP 2001324168A JP 2001324168 A JP2001324168 A JP 2001324168A JP 2002208219 A JP2002208219 A JP 2002208219A
- Authority
- JP
- Japan
- Prior art keywords
- path
- value
- parallel
- radix
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【課題】 光ディスク用高倍速ビタビ検出器を提供す
る。 【解決手段】 分周器６０は主クロック周波数を１/３
に低下させた補助クロックを発生させ、ブランチメトリ
ック計算部（ＢＭＣ）１０は主クロック周期で入力デー
タを用いてモデリングされた所定の伝達関数において各
ブランチメトリック（ＢＭ）値を計算し、直列/並列変
換部２０は主クロック周期でＢＭＣで計算された各ＢＭ
値を３ステート単位に出力し、加算比較選択部３０は補
助クロック周期で直列/並列変換部から入力されるＢＭ
値と貯蔵された３ステート以前のステートメトリック
（ＳＭ）値を加算し、加算結果が最小の値を新ＳＭ値と
決定して出力し、これに対するパス選択信号を出力し、
パスメモリ４０は補助クロック周期でパス選択信号を保
存し、該パス選択信号に応ずるデータを並列出力し、並
列/直列変換部５０は補助クロック周期でパスメモリ部
の並列出力を直列に変換する。
る。 【解決手段】 分周器６０は主クロック周波数を１/３
に低下させた補助クロックを発生させ、ブランチメトリ
ック計算部（ＢＭＣ）１０は主クロック周期で入力デー
タを用いてモデリングされた所定の伝達関数において各
ブランチメトリック（ＢＭ）値を計算し、直列/並列変
換部２０は主クロック周期でＢＭＣで計算された各ＢＭ
値を３ステート単位に出力し、加算比較選択部３０は補
助クロック周期で直列/並列変換部から入力されるＢＭ
値と貯蔵された３ステート以前のステートメトリック
（ＳＭ）値を加算し、加算結果が最小の値を新ＳＭ値と
決定して出力し、これに対するパス選択信号を出力し、
パスメモリ４０は補助クロック周期でパス選択信号を保
存し、該パス選択信号に応ずるデータを並列出力し、並
列/直列変換部５０は補助クロック周期でパスメモリ部
の並列出力を直列に変換する。
Description
【０００１】
【発明の属する技術分野】本発明は光ディスク信号復元
装置に係り、さらに詳しくは複数のクロック周期で複数
のステートに対する一つの新たなステートメトリック演
算を一度に施させ光ディスクで再生される信号を高速で
復元させるための基数（radix）８と基数１６の高倍速
ビタビ検出器に関する。
装置に係り、さらに詳しくは複数のクロック周期で複数
のステートに対する一つの新たなステートメトリック演
算を一度に施させ光ディスクで再生される信号を高速で
復元させるための基数（radix）８と基数１６の高倍速
ビタビ検出器に関する。
【０００２】
【従来の技術】光チャネルは簡単な部分応答(Partial R
esponse:ＰＲ)特性でモデリングが可能であり、これを
用いてビタビ検出器を使用できる。部分応答の意味は隣
接した多数個のデータシンボルから情報を抽出して一つ
のシンボルを復元することである。言い換えれば、一つ
のデータシンボルがチャネルを通過しつつ隣接した多数
個のデータシンボルに影響を与えることであり、このよ
うな特性をデータシンボル復元に活用できる。
esponse:ＰＲ)特性でモデリングが可能であり、これを
用いてビタビ検出器を使用できる。部分応答の意味は隣
接した多数個のデータシンボルから情報を抽出して一つ
のシンボルを復元することである。言い換えれば、一つ
のデータシンボルがチャネルを通過しつつ隣接した多数
個のデータシンボルに影響を与えることであり、このよ
うな特性をデータシンボル復元に活用できる。
【０００３】光チャネルの特性はデータシンボルの密
度、トラック間の間隔、光ピックアップの特性、使用さ
れる変調方式の特性により決定される。従って、チャネ
ルの特性に最も類似していながら簡潔な伝達関数を探し
出し、高倍速光媒体再生のための部分応答最尤システム
(partial response maximum likelihood (ＰＲＭＬ) sy
stem)に使用されるビタビ検出方法及び装置が開発され
ている。
度、トラック間の間隔、光ピックアップの特性、使用さ
れる変調方式の特性により決定される。従って、チャネ
ルの特性に最も類似していながら簡潔な伝達関数を探し
出し、高倍速光媒体再生のための部分応答最尤システム
(partial response maximum likelihood (ＰＲＭＬ) sy
stem)に使用されるビタビ検出方法及び装置が開発され
ている。
【０００４】光チャネルの特性を簡単な畳み込み符号器
の形態にモデリングできるが、一例にモデリングされた
伝達関数の拘束長さ(constraint length)が４ならばス
テート数は２k-1である８個を有しうる。しかし、ＥＦ
Ｍ方式でコーディングされたデータは信号転換間隔が３
Ｔ以上に制限される。
の形態にモデリングできるが、一例にモデリングされた
伝達関数の拘束長さ(constraint length)が４ならばス
テート数は２k-1である８個を有しうる。しかし、ＥＦ
Ｍ方式でコーディングされたデータは信号転換間隔が３
Ｔ以上に制限される。
【０００５】図１は既存の光ディスクシステムにおい
て、データ復元のために使用された光ディスク用基数２
ビタビ検出器のトレリス(trellis)ブロック図である。
て、データ復元のために使用された光ディスク用基数２
ビタビ検出器のトレリス(trellis)ブロック図である。
【０００６】この際、光ディスクシステムのＲＬＬ
(２、１０)コードの特性により、１Ｔ、２Ｔ(Ｔは信号
の周期)の信号が存在しないため、“＋１−１＋１”、
“−１＋１−１”の状態は除去され６個の状態で構成さ
れており、トレリス経路も１Ｔ、２Ｔの信号が発生しな
いよう簡単に構成されている。
(２、１０)コードの特性により、１Ｔ、２Ｔ(Ｔは信号
の周期)の信号が存在しないため、“＋１−１＋１”、
“−１＋１−１”の状態は除去され６個の状態で構成さ
れており、トレリス経路も１Ｔ、２Ｔの信号が発生しな
いよう簡単に構成されている。
【０００７】図２は既存の光ディスクシステム用基数２
ビタビ検出器の構造図であって、図１に示したトレリス
をビタビ検出器で具現したことである。
ビタビ検出器の構造図であって、図１に示したトレリス
をビタビ検出器で具現したことである。
【０００８】図２に示した通り、既存のビタビ検出器は
ブランチメトリック計算部(ＢＭＣ)２、加算比較選択部
４、パスメモリ８を備える。
ブランチメトリック計算部(ＢＭＣ)２、加算比較選択部
４、パスメモリ８を備える。
【０００９】既存のビタビ検出器は、一つのクロック毎
に一つのデータシンボルが入力される。これにより、ブ
ランチメトリック計算部(ＢＭＣ)２は入力データシンボ
ル毎に入力信号と５個の基準レベルとの差の絶対値であ
る＋ＭＡＸ、＋ＭＩＤ、ＺＥＲＯ、−ＭＩＤ、−ＭＡＸ
の５種のブランチメトリックを求める。
に一つのデータシンボルが入力される。これにより、ブ
ランチメトリック計算部(ＢＭＣ)２は入力データシンボ
ル毎に入力信号と５個の基準レベルとの差の絶対値であ
る＋ＭＡＸ、＋ＭＩＤ、ＺＥＲＯ、−ＭＩＤ、−ＭＡＸ
の５種のブランチメトリックを求める。
【００１０】加算比較選択部４は、ブランチメトリック
計算部２で生成した５種のブランチメトリックと以前に
貯蔵していたステートメトリック(state metric)を加え
て新たなステートメトリックを求め、最小のステートメ
トリックを選択してサバイバルパス(survival path)を
決める。この際、ステートメトリック値のオーバーフロ
ーが発生しないよう全てのステートメトリックを監視し
ていてから全て一定した値以上の値を有すれば、全ての
ステートメトリックで特定した値を差し引くオーバーフ
ローコントロール動作を行う。
計算部２で生成した５種のブランチメトリックと以前に
貯蔵していたステートメトリック(state metric)を加え
て新たなステートメトリックを求め、最小のステートメ
トリックを選択してサバイバルパス(survival path)を
決める。この際、ステートメトリック値のオーバーフロ
ーが発生しないよう全てのステートメトリックを監視し
ていてから全て一定した値以上の値を有すれば、全ての
ステートメトリックで特定した値を差し引くオーバーフ
ローコントロール動作を行う。
【００１１】パスメモリ８は加算比較選択部４で選択し
たサバイバルパスに該当する順次的な出力信号を保存し
ていてから出力する。
たサバイバルパスに該当する順次的な出力信号を保存し
ていてから出力する。
【００１２】既存の光ディスクシステム用ビタビ検出器
を構成しているブランチメトリック計算部２、加算比較
選択部４、パスメモリ８は全て入力信号が入ってくる速
度であるチャネルクロックと等速度で動作する。
を構成しているブランチメトリック計算部２、加算比較
選択部４、パスメモリ８は全て入力信号が入ってくる速
度であるチャネルクロックと等速度で動作する。
【００１３】それで、簡単な引き算演算と絶対値演算の
みを行うブランチメトリック計算部２や制御信号に応じ
てデータの交換のみを行うパスメモリ８はビタビ検出器
の動作速度をアップするのには大きな困難がない。
みを行うブランチメトリック計算部２や制御信号に応じ
てデータの交換のみを行うパスメモリ８はビタビ検出器
の動作速度をアップするのには大きな困難がない。
【００１４】しかし、加算比較選択部４は、ブランチメ
トリックとステートメトリックをトレリス構造により加
えて新たなステートメトリックを求める段階と、サバイ
バルパスを求めるため、ステートメトリック値を比較し
て最小値を有するステートメトリックを決める段階、及
びそれぞれのステートメトリックにおいてオーバーフロ
ーが発生することを防止するための演算を行ってから次
のクロックで使用される新たなステートメトリックを求
める段階の複雑な演算を一つのクロックに行う。
トリックとステートメトリックをトレリス構造により加
えて新たなステートメトリックを求める段階と、サバイ
バルパスを求めるため、ステートメトリック値を比較し
て最小値を有するステートメトリックを決める段階、及
びそれぞれのステートメトリックにおいてオーバーフロ
ーが発生することを防止するための演算を行ってから次
のクロックで使用される新たなステートメトリックを求
める段階の複雑な演算を一つのクロックに行う。
【００１５】従って、加算比較選択部４の複雑な演算段
階は、倍速競争が激しくなっている光ディスク市場にお
いて高速のビタビ検出器を具現するのに大きな障害にな
っている。
階は、倍速競争が激しくなっている光ディスク市場にお
いて高速のビタビ検出器を具現するのに大きな障害にな
っている。
【００１６】
【発明が解決しようとする課題】本発明は前述したよう
な問題点を改善するために案出されたもので、その目的
はトレリス構造を基数８に変えることにより、加算比較
選択部がチャネルクロックより１/３の速度で動作でき
るようにした高倍速ビタビ検出器を提供するところにあ
る。
な問題点を改善するために案出されたもので、その目的
はトレリス構造を基数８に変えることにより、加算比較
選択部がチャネルクロックより１/３の速度で動作でき
るようにした高倍速ビタビ検出器を提供するところにあ
る。
【００１７】本発明の他の目的は、トレリス構造を基数
１６に変えることにより、加算比較選択部がチャネルク
ロックより１/４の速度で動作できるようにした高倍速
ビタビ検出器を提供するところにある。
１６に変えることにより、加算比較選択部がチャネルク
ロックより１/４の速度で動作できるようにした高倍速
ビタビ検出器を提供するところにある。
【００１８】
【課題を解決するための手段】前述した目的を達成する
ために、高倍速光ディスクの信号復元装置に適用される
ビタビ検出装置において、主クロックの周波数を１/３
に低下させた補助クロックを発生させるための分周器
と、前記主クロック周期で入力データを用いてモデリン
グされた所定の伝達関数でそれぞれのブランチメトリッ
ク値を計算するためのブランチメトリック計算部と、前
記主クロック周期で前記ブランチメトリック計算部で計
算されたそれぞれのブランチメトリック値を３個ステー
ト単位に出力させるための直列/並列データ変換部と、
前記補助クロック周期で前記直列/並列データ変換部か
ら入力されるブランチメトリック値と貯蔵されている３
個ステート以前のステートメトリック値を加算し、加算
結果が最小の値を新たなステートメトリック値と決定し
て出力し、これに対するパス選択信号を出力させるため
の加算比較選択部と、前記補助クロック周期でパス選択
信号を保存し、該パス選択信号に応ずるデータを並列に
出力させるためのパスメモリ部、及び前記補助クロック
周期で前記パスメモリ部の並列出力データを直列データ
に変換させるための並列/直列データ変換部と、を備え
ることを特徴とする光ディスク用基数８ビタビ検出器が
提供される。
ために、高倍速光ディスクの信号復元装置に適用される
ビタビ検出装置において、主クロックの周波数を１/３
に低下させた補助クロックを発生させるための分周器
と、前記主クロック周期で入力データを用いてモデリン
グされた所定の伝達関数でそれぞれのブランチメトリッ
ク値を計算するためのブランチメトリック計算部と、前
記主クロック周期で前記ブランチメトリック計算部で計
算されたそれぞれのブランチメトリック値を３個ステー
ト単位に出力させるための直列/並列データ変換部と、
前記補助クロック周期で前記直列/並列データ変換部か
ら入力されるブランチメトリック値と貯蔵されている３
個ステート以前のステートメトリック値を加算し、加算
結果が最小の値を新たなステートメトリック値と決定し
て出力し、これに対するパス選択信号を出力させるため
の加算比較選択部と、前記補助クロック周期でパス選択
信号を保存し、該パス選択信号に応ずるデータを並列に
出力させるためのパスメモリ部、及び前記補助クロック
周期で前記パスメモリ部の並列出力データを直列データ
に変換させるための並列/直列データ変換部と、を備え
ることを特徴とする光ディスク用基数８ビタビ検出器が
提供される。
【００１９】前記他の目的を達成するため、高倍速光デ
ィスクの信号復元装置に適用されるビタビ検出装置にお
いて、主クロックの周波数を１/４に低下させた補助ク
ロックを発生させるための分周器と、前記主クロック周
期で入力データを用いてモデリングされた所定の伝達関
数でそれぞれのブランチメトリック値を計算するための
ブランチメトリック計算部と、前記主クロック周期で前
記ブランチメトリック計算部で計算されたそれぞれのブ
ランチメトリック値を四つのステート単位に出力させる
ための直列/並列データ変換部と、前記補助クロック周
期で前記直列/並列データ変換部から入力されるブラン
チメトリック値と貯蔵されている四つのステート以前の
ステートメトリック値を加算し、加算結果が最小の値を
新たなステートメトリック値と決定して出力し、これに
対するパス選択信号を出力させるための加算比較選択部
と、前記補助クロック周期でパス選択信号を保存し、前
記パス選択信号に応ずるデータを並列に出力させるため
のパスメモリ部と、前記補助クロック周期で前記パスメ
モリ部の並列出力データを直列データに変換させるため
の並列/直列データ変換部と、を備えることを特徴とす
る光ディスク用基数１６ビタビ検出器が提供される。
ィスクの信号復元装置に適用されるビタビ検出装置にお
いて、主クロックの周波数を１/４に低下させた補助ク
ロックを発生させるための分周器と、前記主クロック周
期で入力データを用いてモデリングされた所定の伝達関
数でそれぞれのブランチメトリック値を計算するための
ブランチメトリック計算部と、前記主クロック周期で前
記ブランチメトリック計算部で計算されたそれぞれのブ
ランチメトリック値を四つのステート単位に出力させる
ための直列/並列データ変換部と、前記補助クロック周
期で前記直列/並列データ変換部から入力されるブラン
チメトリック値と貯蔵されている四つのステート以前の
ステートメトリック値を加算し、加算結果が最小の値を
新たなステートメトリック値と決定して出力し、これに
対するパス選択信号を出力させるための加算比較選択部
と、前記補助クロック周期でパス選択信号を保存し、前
記パス選択信号に応ずるデータを並列に出力させるため
のパスメモリ部と、前記補助クロック周期で前記パスメ
モリ部の並列出力データを直列データに変換させるため
の並列/直列データ変換部と、を備えることを特徴とす
る光ディスク用基数１６ビタビ検出器が提供される。
【００２０】前記さらに他の目的を達成するため、高倍
速光ディスクの信号復元装置に適用されるビタビ検出装
置において、主クロックの周波数を１/Ｎに低下させた
補助クロックを発生させるための分周器と、前記主クロ
ック周期で入力データを用いてモデリングされた所定の
伝達関数でそれぞれのブランチメトリック値を計算する
ためのブランチメトリック計算部と、前記主クロック周
期で前記ブランチメトリック計算部で計算されたそれぞ
れのブランチメトリック値をＮ個ステート単位に出力さ
せるための直列/並列データ変換部と、前記補助クロッ
ク周期で前記直列/並列データ変換部から入力されるブ
ランチメトリック値と貯蔵されているＮ個ステート以前
のステートメトリック値を加算し、加算結果が最小の値
を新たなステートメトリック値と決定して出力し、これ
に対するパス選択信号を出力させるための加算比較選択
部と、前記補助クロック周期でパス選択信号を保存し、
該パス選択信号に応ずるデータを並列に出力させるため
のパスメモリ部と、前記補助クロック周期で前記パスメ
モリ部の並列出力データを直列データに変換させるため
の並列/直列データ変換部と、を備えることを特徴とす
る光ディスク用高倍速ビタビ検出器が提供される。
速光ディスクの信号復元装置に適用されるビタビ検出装
置において、主クロックの周波数を１/Ｎに低下させた
補助クロックを発生させるための分周器と、前記主クロ
ック周期で入力データを用いてモデリングされた所定の
伝達関数でそれぞれのブランチメトリック値を計算する
ためのブランチメトリック計算部と、前記主クロック周
期で前記ブランチメトリック計算部で計算されたそれぞ
れのブランチメトリック値をＮ個ステート単位に出力さ
せるための直列/並列データ変換部と、前記補助クロッ
ク周期で前記直列/並列データ変換部から入力されるブ
ランチメトリック値と貯蔵されているＮ個ステート以前
のステートメトリック値を加算し、加算結果が最小の値
を新たなステートメトリック値と決定して出力し、これ
に対するパス選択信号を出力させるための加算比較選択
部と、前記補助クロック周期でパス選択信号を保存し、
該パス選択信号に応ずるデータを並列に出力させるため
のパスメモリ部と、前記補助クロック周期で前記パスメ
モリ部の並列出力データを直列データに変換させるため
の並列/直列データ変換部と、を備えることを特徴とす
る光ディスク用高倍速ビタビ検出器が提供される。
【００２１】
【発明の実施の形態】以下、添付した図面に基づき本発
明の望ましい実施形態による光ディスク用高倍速ビタビ
検出器をさらに詳しく説明する。
明の望ましい実施形態による光ディスク用高倍速ビタビ
検出器をさらに詳しく説明する。
【００２２】本発明の第１実施形態では基数８構造を有
するビタビ検出器について説明する。基数８構造は既存
の基数２を３段連結したことである。
するビタビ検出器について説明する。基数８構造は既存
の基数２を３段連結したことである。
【００２３】図３Ａは基数２ビタビを三つ結合した場合
のトレリスブロック図であって、入力信号は光ディスク
のチャネル特性がＰＲ[ａ、ｂ、ｂ、ａ](すなわち、ａ
＋ｂｚ-1＋ｂｚ-2＋ａｚ-3)と仮定した。
のトレリスブロック図であって、入力信号は光ディスク
のチャネル特性がＰＲ[ａ、ｂ、ｂ、ａ](すなわち、ａ
＋ｂｚ-1＋ｂｚ-2＋ａｚ-3)と仮定した。
【００２４】図３Ａの一番目入力信号である＋１＋１＋
１を例として説明すれば、入力信号である＋１＋１＋１
に＋１を加えれば＋ＭＡＸになる(＋ＭＡＸ/＋１)。こ
こに＋１を加えれば＋ＭＡＸになり(＋ＭＡＸ/＋１)、
さらに＋１を加えれば＋ＭＡＸになる(＋ＭＡＸ/＋
１)。
１を例として説明すれば、入力信号である＋１＋１＋１
に＋１を加えれば＋ＭＡＸになる(＋ＭＡＸ/＋１)。こ
こに＋１を加えれば＋ＭＡＸになり(＋ＭＡＸ/＋１)、
さらに＋１を加えれば＋ＭＡＸになる(＋ＭＡＸ/＋
１)。
【００２５】すなわち、入力信号(＋１＋１＋１)が三つ
の動作クロックを使用して各クロック毎に(＋１)、(＋
１)、(＋１)の基数２形態のトレリスを３段通過すれ
ば、最終出力信号が(＋１＋１＋１)になる。
の動作クロックを使用して各クロック毎に(＋１)、(＋
１)、(＋１)の基数２形態のトレリスを３段通過すれ
ば、最終出力信号が(＋１＋１＋１)になる。
【００２６】ところが、このように入力信号が基数２を
３回通過したことを入力信号が一つの基数８を通過した
ことと表現できる。
３回通過したことを入力信号が一つの基数８を通過した
ことと表現できる。
【００２７】図３Ｂは本発明に係る光ディスクシステム
用基数８ビタビ検出器のトレリスブロック図であり、図
３Ｃは基数２ビタビを三つ結合した場合の入力信号に応
ずる状態変化と出力値を示した表である。
用基数８ビタビ検出器のトレリスブロック図であり、図
３Ｃは基数２ビタビを三つ結合した場合の入力信号に応
ずる状態変化と出力値を示した表である。
【００２８】一般に、基数大きさを上げれば演算回路の
複雑度が共に増加するため多くの利得を得にくいが、光
ディスクシステムに合わせて適用されたトレリスの構造
では基数を上げても複雑度がさほど多く増加しないこと
が分かる。
複雑度が共に増加するため多くの利得を得にくいが、光
ディスクシステムに合わせて適用されたトレリスの構造
では基数を上げても複雑度がさほど多く増加しないこと
が分かる。
【００２９】トレリスの入力は、五つのレベルと入力信
号との差の絶対値を示すブランチメトリックの組み合わ
せになり、出力は各ブランチに当る出力値になる。
号との差の絶対値を示すブランチメトリックの組み合わ
せになり、出力は各ブランチに当る出力値になる。
【００３０】図４は図３において表現された基数８トレ
リスを用いた光ディスクシステム用ビタビ検出器を示
す。本発明に係る光ディスクシステム用基数８ビタビ検
出器は、ブランチメトリック計算部１０、直列/並列変
換部２０、加算比較選択部３０、パスメモリ４０、並列
/直列変換部５０及びクロック分周回路６０と、を備え
る。
リスを用いた光ディスクシステム用ビタビ検出器を示
す。本発明に係る光ディスクシステム用基数８ビタビ検
出器は、ブランチメトリック計算部１０、直列/並列変
換部２０、加算比較選択部３０、パスメモリ４０、並列
/直列変換部５０及びクロック分周回路６０と、を備え
る。
【００３１】図５はブランチメトリックを求めるブラン
チメトリック計算部１０に関する。ブランチメトリック
計算部１０は、基準値変換器２１０と絶対値計算部２１
２、２１４、２１６、２１８、２２０を備え、主クロッ
ク周期で入力されるデータを用いてそれぞれのブランチ
に当るメトリック値を計算する。
チメトリック計算部１０に関する。ブランチメトリック
計算部１０は、基準値変換器２１０と絶対値計算部２１
２、２１４、２１６、２１８、２２０を備え、主クロッ
ク周期で入力されるデータを用いてそれぞれのブランチ
に当るメトリック値を計算する。
【００３２】基準値変換器２１０は、光ディスクのチャ
ネル特性ＰＲ[ａ、ｂ、ｂ、ａ](すなわち、ａ＋ｂｚ-1
＋ｂｚ-2＋ａｚ-3)においてａ、ｂの値をどう決めるか
によって相違になる基準ＭＡＸ値と基準ＭＩＤ値を決定
する回路であって、その値はマイコンレジスタ７０によ
り変更される。
ネル特性ＰＲ[ａ、ｂ、ｂ、ａ](すなわち、ａ＋ｂｚ-1
＋ｂｚ-2＋ａｚ-3)においてａ、ｂの値をどう決めるか
によって相違になる基準ＭＡＸ値と基準ＭＩＤ値を決定
する回路であって、その値はマイコンレジスタ７０によ
り変更される。
【００３３】絶対値計算部２１２、２１４、２１６、２
１８、２２０は入力データとそれぞれの状態基準値のユ
ークリッド距離(Euclidean distance)を計算して＋ＭＡ
Ｘメトリック、＋ＭＩＤメトリック、ＺＥＲＯメトリッ
ク、−ＭＩＤメトリック、−ＭＡＸメトリックの５種の
ブランチメトリックを求める。
１８、２２０は入力データとそれぞれの状態基準値のユ
ークリッド距離(Euclidean distance)を計算して＋ＭＡ
Ｘメトリック、＋ＭＩＤメトリック、ＺＥＲＯメトリッ
ク、−ＭＩＤメトリック、−ＭＡＸメトリックの５種の
ブランチメトリックを求める。
【００３４】ブランチメトリック計算部１０は、ビタビ
検出器の基数と関係なく共通に使用され、チャネルクロ
ックを分周せず、チャネルクロックと同一なクロックを
使用して動作される。
検出器の基数と関係なく共通に使用され、チャネルクロ
ックを分周せず、チャネルクロックと同一なクロックを
使用して動作される。
【００３５】直列/並列変換部２０では主クロックを用
いてブランチメトリック計算部１０において三つのクロ
ック周期中に計算された三つのトレリスブロック図に対
するそれぞれのブランチメトリック値を並列に変換させ
加算比較選択部３０１〜３０６に出力する。
いてブランチメトリック計算部１０において三つのクロ
ック周期中に計算された三つのトレリスブロック図に対
するそれぞれのブランチメトリック値を並列に変換させ
加算比較選択部３０１〜３０６に出力する。
【００３６】クロック分周回路６０は、主クロックを分
周して周波数を１/３に低下させた補助クロックを発生
させ加算比較選択部３０、パスメモリ４０に提供する。
周して周波数を１/３に低下させた補助クロックを発生
させ加算比較選択部３０、パスメモリ４０に提供する。
【００３７】図６は基数−８ビタビ検出器に使用された
加算比較選択部の構造を示す図である。
加算比較選択部の構造を示す図である。
【００３８】加算比較選択部３０は図３Ｂに示したトレ
リスの構造に基づき構成されたもので、加算比較選択部
３０１〜３０６には補助クロック周期で直列/並列変換
部２０から出力される三つのブランチメトリック値が入
力される。
リスの構造に基づき構成されたもので、加算比較選択部
３０１〜３０６には補助クロック周期で直列/並列変換
部２０から出力される三つのブランチメトリック値が入
力される。
【００３９】そして、加算比較選択部３０１〜３０６
は、ブランチメトリック計算部１０で生成した５種のブ
ランチメトリックと以前に貯蔵されていたステートメト
リック(state metric)を加えて新たなステートメトリッ
クを求める。それで、最小大きさのステートメトリック
を選択してサバイバルパス(survival path)を決定し、
選択された最小の新たなステートメトリック値と決定さ
れた経路選択結果(ＰＳ: path selection)を出力する。
は、ブランチメトリック計算部１０で生成した５種のブ
ランチメトリックと以前に貯蔵されていたステートメト
リック(state metric)を加えて新たなステートメトリッ
クを求める。それで、最小大きさのステートメトリック
を選択してサバイバルパス(survival path)を決定し、
選択された最小の新たなステートメトリック値と決定さ
れた経路選択結果(ＰＳ: path selection)を出力する。
【００４０】オーバーフロー制御部（ＯＶＣ）３１１〜
３１６は選択されたステートメトリック値のオーバーフ
ローが発生しないよう全てのステートメトリックを監視
していてから全て一定した値以上の値を有すれば、全て
のステートメトリックから特定値を差し引いて新たなス
テートメトリック値(ｎｓｍ : new state metric)を出
力する。
３１６は選択されたステートメトリック値のオーバーフ
ローが発生しないよう全てのステートメトリックを監視
していてから全て一定した値以上の値を有すれば、全て
のステートメトリックから特定値を差し引いて新たなス
テートメトリック値(ｎｓｍ : new state metric)を出
力する。
【００４１】ビタビ検出器は、無限の入力データについ
て連続的に処理すべきである。これにより、ステートメ
トリック値は以前ステートメトリック値と選択されたブ
ランチメトリック値を累積し続けるので、持続的に増加
する。しかし、ステートメトリック値のうち最大値と最
小値との差異が無限定大きくならず、いずれの値に収斂
される。これは一つのステートに遷移される二つのステ
ートメトリック値から常に小さい値を選択するからであ
る。
て連続的に処理すべきである。これにより、ステートメ
トリック値は以前ステートメトリック値と選択されたブ
ランチメトリック値を累積し続けるので、持続的に増加
する。しかし、ステートメトリック値のうち最大値と最
小値との差異が無限定大きくならず、いずれの値に収斂
される。これは一つのステートに遷移される二つのステ
ートメトリック値から常に小さい値を選択するからであ
る。
【００４２】図７は基数８ビタビ検出器に使用されるパ
スメモリの構造を示す図である。
スメモリの構造を示す図である。
【００４３】マルチプレクサ（ＭＵＸ）４０１〜４０６
は、加算比較選択部３０１〜３０６で生成された経路選
択結果ｐｓを用いて実際に候補になる経路のうちサバイ
バルパスに当るレジスタ値を選択する。この際、状態レ
ジスタ４１１〜４１６の最下位３ビットにはトレリスの
出力値を貯蔵しつつ既存値は最上位方向に３ビットシフ
トされ、既存に貯蔵された最上位３ビット値はパスメモ
リ部４０の出力になる。
は、加算比較選択部３０１〜３０６で生成された経路選
択結果ｐｓを用いて実際に候補になる経路のうちサバイ
バルパスに当るレジスタ値を選択する。この際、状態レ
ジスタ４１１〜４１６の最下位３ビットにはトレリスの
出力値を貯蔵しつつ既存値は最上位方向に３ビットシフ
トされ、既存に貯蔵された最上位３ビット値はパスメモ
リ部４０の出力になる。
【００４４】そして、パスメモリ部４０の３ビット出力
は並列/直列変換部５０を介してチャネルクロック速度
で１ビットずつ出力して最終ビタビ検出器の出力を生成
する。
は並列/直列変換部５０を介してチャネルクロック速度
で１ビットずつ出力して最終ビタビ検出器の出力を生成
する。
【００４５】次は本発明の第２実施形態について説明す
る。
る。
【００４６】本発明の第２実施形態では基数１６構造を
有するビタビ検出器について説明する。基数−１６構造
は既存の基数２を４段連結したことである。
有するビタビ検出器について説明する。基数−１６構造
は既存の基数２を４段連結したことである。
【００４７】図８Ａは基数２ビタビを四つ結合した場合
のトレリスブロック図であって、入力信号は光ディスク
のチャネル特性がＰＲ[ａ、ｂ、ｂ、ａ](すなわち、ａ
＋ｂｚ-1＋ｂｚ-2＋ａｚ-3)と仮定した。
のトレリスブロック図であって、入力信号は光ディスク
のチャネル特性がＰＲ[ａ、ｂ、ｂ、ａ](すなわち、ａ
＋ｂｚ-1＋ｂｚ-2＋ａｚ-3)と仮定した。
【００４８】従って、チャネルを通過した３Ｔ〜１１Ｔ
のデータ波形が＋ＭＡＸ、＋ＭＩＤ、ＺＥＲＯ、−ＭＩ
Ｄ、−ＭＡＸの５種のレベルを有することができる。
のデータ波形が＋ＭＡＸ、＋ＭＩＤ、ＺＥＲＯ、−ＭＩ
Ｄ、−ＭＡＸの５種のレベルを有することができる。
【００４９】ところが、以上のように入力信号が基数２
形態のトレリスを４段通過したことを入力信号が一つの
基数１６を通過したことと表現できる。
形態のトレリスを４段通過したことを入力信号が一つの
基数１６を通過したことと表現できる。
【００５０】図８Ｂは本発明に係る光ディスクシステム
用基数１６ビタビ検出器のトレリスブロック図であり、
図８Ｃは基数２ビタビを四つ結合した場合の入力信号に
応ずる状態変化と出力値を示した表である。
用基数１６ビタビ検出器のトレリスブロック図であり、
図８Ｃは基数２ビタビを四つ結合した場合の入力信号に
応ずる状態変化と出力値を示した表である。
【００５１】図８Ｂにおいて、基数１６を使用すれば一
つの動作クロックを使用して四つのデータを同時に得
る。
つの動作クロックを使用して四つのデータを同時に得
る。
【００５２】図９は図８において表現された基数１６ト
レリスを用いた光ディスクシステム用ビタビ検出器を示
す。本発明に係る光ディスクシステム用基数１６ビタビ
検出器は、ブランチメトリック計算部１６１、直列/並
列変換部１６２、加算比較選択部１６３、パスメモリ１
６４、並列/直列変換部１６５及びクロック分周回路１
６６と、を備える。
レリスを用いた光ディスクシステム用ビタビ検出器を示
す。本発明に係る光ディスクシステム用基数１６ビタビ
検出器は、ブランチメトリック計算部１６１、直列/並
列変換部１６２、加算比較選択部１６３、パスメモリ１
６４、並列/直列変換部１６５及びクロック分周回路１
６６と、を備える。
【００５３】ブランチメトリック計算部１６１は、ビタ
ビ検出器の基数と関係なく共通に使用され、チャネルク
ロックを分周せずチャネルクロックと同一なクロックを
使用して動作される。
ビ検出器の基数と関係なく共通に使用され、チャネルク
ロックを分周せずチャネルクロックと同一なクロックを
使用して動作される。
【００５４】直列/並列変換部１６２においては主クロ
ックを用いてブランチメトリック計算部１６１において
四つのクロック周期中に計算された四つのトレリスブロ
ック図に対するそれぞれのブランチメトリック値を並列
に変換させ加算比較選択部５０１〜５０６に出力する。
ックを用いてブランチメトリック計算部１６１において
四つのクロック周期中に計算された四つのトレリスブロ
ック図に対するそれぞれのブランチメトリック値を並列
に変換させ加算比較選択部５０１〜５０６に出力する。
【００５５】クロック分周回路１６６は、主クロックを
分周して周波数を１/４に低下させた補助クロックを発
生させ加算比較選択部１６３、パスメモリ１６４に提供
する。
分周して周波数を１/４に低下させた補助クロックを発
生させ加算比較選択部１６３、パスメモリ１６４に提供
する。
【００５６】図１０は基数１６ビタビ検出器に使用され
た加算比較選択部の構造を示す図面である。
た加算比較選択部の構造を示す図面である。
【００５７】加算比較選択部１６３は、図８Ｂに示した
トレリスの構造に基づき構成されたもので、加算比較選
択部５０１〜５０６には補助クロック周期で直列/並列
変換部１６２から出力される四つのブランチメトリック
値が入力される。
トレリスの構造に基づき構成されたもので、加算比較選
択部５０１〜５０６には補助クロック周期で直列/並列
変換部１６２から出力される四つのブランチメトリック
値が入力される。
【００５８】そして、加算比較選択部５０１〜５０６
は、ブランチメトリック計算部１６１で生成した５種の
ブランチメトリックと以前に貯蔵していたステートメト
リックを加えて新たなステートメトリックを求める。そ
れで、最小のステートメトリックを選択してサバイバル
パス(survival path)を決め、選択された最小の新たな
ステートメトリック値と決定された経路選択結果(ｐｓ
: path selection)を出力する。
は、ブランチメトリック計算部１６１で生成した５種の
ブランチメトリックと以前に貯蔵していたステートメト
リックを加えて新たなステートメトリックを求める。そ
れで、最小のステートメトリックを選択してサバイバル
パス(survival path)を決め、選択された最小の新たな
ステートメトリック値と決定された経路選択結果(ｐｓ
: path selection)を出力する。
【００５９】オーバーフロー制御部（ＯＶＣ）５１１〜
５１６は選択されたステートメトリック値のオーバーフ
ローが発生しないよう全てのステートメトリックを監視
していてから全て一定した値以上の値を有すれば、全て
のステートメトリックから特定の値を差し引いて新たな
ステートメトリック値(ｎｓｍ : new state metric)を
出力する。
５１６は選択されたステートメトリック値のオーバーフ
ローが発生しないよう全てのステートメトリックを監視
していてから全て一定した値以上の値を有すれば、全て
のステートメトリックから特定の値を差し引いて新たな
ステートメトリック値(ｎｓｍ : new state metric)を
出力する。
【００６０】図１１は基数１６ビタビ検出器に使用され
るパスメモリの構造を示す図面である。
るパスメモリの構造を示す図面である。
【００６１】マルチプレクサ（ＭＵＸ）６０１〜６０６
は加算比較選択部５０１〜５０６で生成された経路選択
結果ｐｓを利用して実際に候補になる経路のうちサバイ
バルパスに当るレジスタ値を選択する。この際、状態レ
ジスタ６１１〜６１６の最下位４ビットにはトレリスの
出力値を貯蔵しつつ既存値は最上位方向に４ビットシフ
トされ、既存に貯蔵されていた最上位４ビット値はパス
メモリ部１６４の出力になる。
は加算比較選択部５０１〜５０６で生成された経路選択
結果ｐｓを利用して実際に候補になる経路のうちサバイ
バルパスに当るレジスタ値を選択する。この際、状態レ
ジスタ６１１〜６１６の最下位４ビットにはトレリスの
出力値を貯蔵しつつ既存値は最上位方向に４ビットシフ
トされ、既存に貯蔵されていた最上位４ビット値はパス
メモリ部１６４の出力になる。
【００６２】そして、パスメモリ部１６４の４ビット出
力は、並列/直列変換部１６５を介してチャネルクロッ
ク速度で１ビットずつ出力して最終ビタビ検出器の出力
を生成する。
力は、並列/直列変換部１６５を介してチャネルクロッ
ク速度で１ビットずつ出力して最終ビタビ検出器の出力
を生成する。
【００６３】従って、本発明で提案した基数８ビタビ検
出器は基数２の３段に該当するトレリスを１段に再構成
したことで、チャネルクロックの１/３に当るクロック
で加算比較選択部及び経路メモリを動作させうる。
出器は基数２の３段に該当するトレリスを１段に再構成
したことで、チャネルクロックの１/３に当るクロック
で加算比較選択部及び経路メモリを動作させうる。
【００６４】また、本発明で提案した基数１６ビタビ検
出器は基数２の４段に当るトレリスを１段に再構成した
もので、チャネルクロックの１/４に該当するクロック
で加算比較選択部及び経路メモリを動作させうる。
出器は基数２の４段に当るトレリスを１段に再構成した
もので、チャネルクロックの１/４に該当するクロック
で加算比較選択部及び経路メモリを動作させうる。
【００６５】本発明は前述した実施形態に限らず、本発
明の思想を損なわない範囲内で当業者による変形が可能
なことは勿論である。
明の思想を損なわない範囲内で当業者による変形が可能
なことは勿論である。
【００６６】従って、本発明で権利を請求する範囲は詳
細な説明の範囲内に定められることではなく、請求の範
囲に限定される。
細な説明の範囲内に定められることではなく、請求の範
囲に限定される。
【００６７】
【発明の効果】以上述べた通り、本発明によれば既存の
ビタビ検出装置と同一な動作を行いながらも動作速度を
アップさせ高倍速に対応できるようにした光ディスク用
基数８または基数１６のビタビ検出装置が提供されるた
め、演算過程が複雑な加算比較選択部とパスメモリの動
作チャネルをチャネルクロックより遅くして高速動作を
可能にする。
ビタビ検出装置と同一な動作を行いながらも動作速度を
アップさせ高倍速に対応できるようにした光ディスク用
基数８または基数１６のビタビ検出装置が提供されるた
め、演算過程が複雑な加算比較選択部とパスメモリの動
作チャネルをチャネルクロックより遅くして高速動作を
可能にする。
【００６８】また、基数８または基数１６ビタビ構造を
活用して３クロックまたは４クロック当り一回の演算に
より三つまたは四つのステートにおいて一つの新たなス
テートメトリック値を計算することができる。
活用して３クロックまたは４クロック当り一回の演算に
より三つまたは四つのステートにおいて一つの新たなス
テートメトリック値を計算することができる。
【図１】 既存の光ディスクシステム用基数２ビタビ検
出器のトレリスブロック図である。
出器のトレリスブロック図である。
【図２】 既存の光ディスクシステム用基数２ビタビ検
出器の構造図である。
出器の構造図である。
【図３Ａ】 基数２ビタビを三つ結合した場合のトレリ
スブロック図である。
スブロック図である。
【図３Ｂ】 本発明に係る光ディスクシステム用基数８
ビタビ検出器のトレリスブロック図である。
ビタビ検出器のトレリスブロック図である。
【図３Ｃ】 基数２ビタビを三つ結合した場合の入力信
号に応ずる状態変化と出力値を示した表である。
号に応ずる状態変化と出力値を示した表である。
【図４】 本発明に係る光ディスクシステム用基数８ビ
タビ検出器の構造図である。
タビ検出器の構造図である。
【図５】 本発明に係る光ディスクシステム用基数８ビ
タビ検出器のブランチメトリック計算部の構造図であ
る。
タビ検出器のブランチメトリック計算部の構造図であ
る。
【図６】 本発明に係る光ディスクシステム用基数８ビ
タビ検出器の加算比較選択部の構造図である。
タビ検出器の加算比較選択部の構造図である。
【図７】 本発明に係る光ディスクシステム用基数８ビ
タビ検出器のパスメモリの構造図である。
タビ検出器のパスメモリの構造図である。
【図８Ａ】 基数２ビタビを四つ結合した場合のトレリ
スブロック図である。
スブロック図である。
【図８Ｂ】 本発明に係る光ディスクシステム用基数１
６ビタビ検出器のトレリスブロック図である。
６ビタビ検出器のトレリスブロック図である。
【図８Ｃ】 基数２ビタビを四つ結合した場合の入力信
号による状態変化と出力値を示した表である。
号による状態変化と出力値を示した表である。
【図９】 本発明に係る光ディスクシステム用基数１６
ビタビ検出器の構造図である。
ビタビ検出器の構造図である。
【図１０】 本発明に係る光ディスクシステム用基数１
６ビタビ検出器の加算比較選択部の構造図である。
６ビタビ検出器の加算比較選択部の構造図である。
【図１１】 本発明に係る光ディスクシステム用基数１
６ビタビ検出器のパスメモリの構造図である。
６ビタビ検出器のパスメモリの構造図である。
１０、１６１ ブランチメトリック計算部 ２０、１６２ 直列/並列変換部 ３０、１６３ 加算比較選択部 ４０、１６４ パスメモリ ５０、１６５ 並列/直列変換部 ６０、１６６ クロック分周回路 ７０ マイコンレジスタ ２１０ 基準値変換器 ３０１〜３０６、５０１〜５０６ 加算比較選択部 ３１１〜３１６、５１１〜５１６ オーバーフロー制御
部（ＯＶＣ） ４０１〜４０６、６０１〜６０６ マルチプレクサ（Ｍ
ＵＸ） ４１１〜４１６、６１１〜６１６ 状態レジスタ
部（ＯＶＣ） ４０１〜４０６、６０１〜６０６ マルチプレクサ（Ｍ
ＵＸ） ４１１〜４１６、６１１〜６１６ 状態レジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｂ 20/18 ５７２ Ｇ１１Ｂ 20/18 ５７２Ｃ ５７２Ｆ Ｈ０３Ｍ 13/41 Ｈ０３Ｍ 13/41 (72)発明者 李 載旭 大韓民国京畿道烏山市烏山洞922−２現代 エーピーティ102−1604 Ｆターム(参考） 5B001 AA13 AB05 AC01 AD03 AE02 5D044 AB05 AB07 BC02 CC04 DE68 FG24 GL02 GL32 5J065 AC03 AG05 AH02 AH05 AH09 AH14 AH16 AH23
Claims (13)
- 【請求項１】 高倍速光ディスクの信号復元装置に適用
されるビタビ検出装置において、 主クロックの周波数を１/３に低下させた補助クロック
を発生させるための分周器と、 前記主クロック周期で入力データを用いてモデリングさ
れた所定の伝達関数においてそれぞれのブランチメトリ
ック値を計算するためのブランチメトリック計算部と、 前記主クロック周期で前記ブランチメトリック計算部で
計算されたそれぞれのブランチメトリック値を三つのス
テート単位に出力させるための直列/並列データ変換部
と、 前記補助クロック周期で前記直列/並列データ変換部か
ら入力されるブランチメトリック値と貯蔵されている三
つのステート以前のステートメトリック値を加算し、加
算結果が最小の値を新たなステートメトリック値と決定
して出力し、これに対するパス選択信号を出力させるた
めの加算比較選択部と、 前記補助クロック周期でパス選択信号を保存し、該パス
選択信号に応ずるデータを並列に出力させるためのパス
メモリ部と、 前記補助クロック周期で前記パスメモリ部の並列出力デ
ータを直列データに変換させるための並列/直列データ
変換部とを備えることを特徴とする光ディスク用基数８
ビタビ検出器。 - 【請求項２】 前記加算比較選択部は、加算時オーバー
フローを防止させるためのオーバーフロー制御部をさら
に備えることを特徴とする請求項１に記載の光ディスク
用基数８ビタビ検出器。 - 【請求項３】 前記パスメモリ部は、 前記パス選択信号に基づき経路を選択してくれるマルチ
プレクサと、 選択された経路のデータ値を貯蔵する状態レジスタとを
さらに備えることを特徴とする請求項１に記載の光ディ
スク用基数８ビタビ検出器。 - 【請求項４】 高倍速光ディスクの信号復元装置に適用
されるビタビ検出装置において、 主クロックの周波数を１/４に低下させた補助クロック
を発生させるための分周器と、 前記主クロック周期で入力データを用いてモデリングさ
れた所定の伝達関数においてそれぞれのブランチメトリ
ック値を計算するためのブランチメトリック計算部と、 前記主クロック周期で前記ブランチメトリック計算部で
計算されたそれぞれのブランチメトリック値を四つのス
テート単位に出力させるための直列/並列データ変換部
と、 前記補助クロック周期で前記直列/並列データ変換部か
ら入力されるブランチメトリック値と貯蔵されている四
つのステート以前のステートメトリック値を加算し、加
算結果が最小の値を新たなステートメトリック値と決定
して出力し、これに対するパス選択信号を出力させるた
めの加算比較選択部と、 前記補助クロック周期でパス選択信号を保存し、該パス
選択信号に応ずるデータを並列に出力させるためのパス
メモリ部と、 前記補助クロック周期で前記パスメモリ部の並列出力デ
ータを直列データに変換させるための並列/直列データ
変換部とを備えることを特徴とする光ディスク用基数１
６ビタビ検出器。 - 【請求項５】 前記加算比較選択部は、加算時オーバー
フローを防止させるためのオーバーフロー制御部をさら
に備えることを特徴とする請求項４に記載の光ディスク
用基数１６ビタビ検出器。 - 【請求項６】 前記パスメモリ部は、 前記パス選択信号に基づき経路を選択してくれるマルチ
プレクサと、 選択された経路のデータ値を貯蔵する状態レジスタとを
さらに備えることを特徴とする請求項４に記載の光ディ
スク用基数１６ビタビ検出器。 - 【請求項７】 高倍速光ディスクの信号復元装置に適用
されるビタビ検出装置において、 主クロックの周波数を１/Ｎに低下させた補助クロック
を発生させるための分周器と、 前記主クロック周期で入力データを利用してモデリング
された所定の伝達関数でそれぞれのブランチメトリック
値を計算するためのブランチメトリック計算部と、 前記主クロック周期で前記ブランチメトリック計算部で
計算されたそれぞれのブランチメトリック値をＮ個ステ
ート単位に出力させるための直列/並列データ変換部
と、 前記補助クロック周期で前記直列/並列データ変換部か
ら入力されるブランチメトリック値と貯蔵されているＮ
個ステート以前のステートメトリック値を加算し、加算
結果が最小の値を新たなステートメトリック値と決定し
て出力し、これに対するパス選択信号を出力させるため
の加算比較選択部と、 前記補助クロック周期でパス選択信号を保存し、該パス
選択信号に応ずるデータを並列に出力させるためのパス
メモリ部と、 前記補助クロック周期で前記パスメモリ部の並列出力デ
ータを直列データに変換させるための並列/直列データ
変換部とを備えることを特徴とする光ディスク用高倍速
ビタビ検出器。 - 【請求項８】 前記Ｎは２以上であることを特徴とする
請求項７に記載の光ディスク用高倍速ビタビ検出器。 - 【請求項９】 前記加算比較選択部は、加算時オーバー
フローを防止させるためのオーバーフロー制御部をさら
に備えることを特徴とする請求項７に記載の光ディスク
用高倍速ビタビ検出器。 - 【請求項１０】 前記パスメモリ部は、 前記パス選択信号に基づき経路を選択してくれるマルチ
プレクサと、 選択された経路のデータ値を貯蔵する状態レジスタとを
備えることを特徴とする請求項７に記載の光ディスク用
高倍速ビタビ検出器。 - 【請求項１１】 前記状態レジスタは、フリップフロッ
プであることを特徴とする請求項３に記載の基数８ビタ
ビ検出器。 - 【請求項１２】 前記状態レジスタは、フリップフロッ
プであることを特徴とする請求項６に記載の基数１６ビ
タビ検出器。 - 【請求項１３】 前記状態レジスタは、フリップフロッ
プであることを特徴とする請求項１０に記載の基数Ｎビ
タビ検出器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR200064521 | 2000-11-01 | ||
| KR1020000064521A KR100605359B1 (ko) | 2000-11-01 | 2000-11-01 | 광디스크용 고배속 비터비 검출기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002208219A true JP2002208219A (ja) | 2002-07-26 |
| JP3709159B2 JP3709159B2 (ja) | 2005-10-19 |
Family
ID=19696580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001324168A Expired - Fee Related JP3709159B2 (ja) | 2000-11-01 | 2001-10-22 | 光ディスク用高倍速ビタビ検出器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6799296B2 (ja) |
| JP (1) | JP3709159B2 (ja) |
| KR (1) | KR100605359B1 (ja) |
| CN (1) | CN1194339C (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004096747A (ja) * | 2002-08-30 | 2004-03-25 | Lucent Technol Inc | 高次基数のｌｏｇｍａｐプロセッサ |
| JP2005141887A (ja) * | 2003-08-28 | 2005-06-02 | Sony Corp | 復号装置および方法、記録再生装置および方法、プログラム記録媒体、並びにプログラム |
| JP2006211674A (ja) * | 2005-01-28 | 2006-08-10 | Agere Systems Inc | 複数ステップ・トレリスを使用するソフト出力ビタビ検出の方法および装置 |
| JP2008211542A (ja) * | 2007-02-27 | 2008-09-11 | Nec Electronics Corp | ビタビ復号システムおよびビタビ復号方法 |
| JP2010009641A (ja) * | 2008-06-24 | 2010-01-14 | Toshiba Corp | 最尤復号器および復号方法 |
| JP2010206570A (ja) * | 2009-03-04 | 2010-09-16 | Sony Corp | 復号装置、復号方法 |
| WO2011048997A1 (ja) * | 2009-10-22 | 2011-04-28 | 日本電気株式会社 | 軟出力復号器 |
| JP2013077938A (ja) * | 2011-09-30 | 2013-04-25 | Hitachi Consumer Electronics Co Ltd | 情報再生装置および情報再生方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7127667B2 (en) * | 2002-04-15 | 2006-10-24 | Mediatek Inc. | ACS circuit and viterbi decoder with the circuit |
| CN100403412C (zh) * | 2002-05-30 | 2008-07-16 | Lg电子株式会社 | 高密度光盘以及再现和记录其数据的方法 |
| DE10255426B3 (de) * | 2002-11-28 | 2004-03-18 | Infineon Technologies Ag | Viterbi-Decoder |
| KR100945488B1 (ko) * | 2003-09-20 | 2010-03-09 | 삼성전자주식회사 | 비터비 검출 장치 및 방법 |
| DE102004038754A1 (de) * | 2004-08-09 | 2006-02-23 | Micronas Gmbh | Decoder und Verfahren zum Durchführen eines Viterbi-Algorithmus |
| EP1941507A2 (en) * | 2005-10-19 | 2008-07-09 | Koninklijke Philips Electronics N.V. | Partial response maximum likelihood decoding |
| US8009773B1 (en) * | 2008-04-04 | 2011-08-30 | Hellosoft India Pvt. Ltd. | Low complexity implementation of a Viterbi decoder with near optimal performance |
| US20180091340A1 (en) * | 2016-09-23 | 2018-03-29 | Apple Inc. | Most likely estimation systems and methods for coded gmsk |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5530707A (en) * | 1994-03-09 | 1996-06-25 | At&T Corp. | Area-efficient decoders for rate-k/n convolutional codes and other high rate trellis codes |
| JPH0837467A (ja) * | 1994-07-26 | 1996-02-06 | Sony Corp | ビタビ復号器およびビタビ復号方法 |
| KR19980079114A (ko) * | 1997-04-30 | 1998-11-25 | 배순훈 | 트렐리스 코드 데이터의 디코딩방법 및 장치 |
| US6668351B1 (en) * | 1999-12-14 | 2003-12-23 | Sony Corporation | Decoder and decoding method |
-
2000
- 2000-11-01 KR KR1020000064521A patent/KR100605359B1/ko not_active IP Right Cessation
-
2001
- 2001-10-22 JP JP2001324168A patent/JP3709159B2/ja not_active Expired - Fee Related
- 2001-10-30 CN CNB011375701A patent/CN1194339C/zh not_active Expired - Fee Related
- 2001-11-01 US US09/985,122 patent/US6799296B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004096747A (ja) * | 2002-08-30 | 2004-03-25 | Lucent Technol Inc | 高次基数のｌｏｇｍａｐプロセッサ |
| JP4520122B2 (ja) * | 2002-08-30 | 2010-08-04 | アルカテル−ルーセント ユーエスエー インコーポレーテッド | 高次基数のｌｏｇｍａｐプロセッサ |
| JP2005141887A (ja) * | 2003-08-28 | 2005-06-02 | Sony Corp | 復号装置および方法、記録再生装置および方法、プログラム記録媒体、並びにプログラム |
| JP2006211674A (ja) * | 2005-01-28 | 2006-08-10 | Agere Systems Inc | 複数ステップ・トレリスを使用するソフト出力ビタビ検出の方法および装置 |
| JP2008211542A (ja) * | 2007-02-27 | 2008-09-11 | Nec Electronics Corp | ビタビ復号システムおよびビタビ復号方法 |
| JP2010009641A (ja) * | 2008-06-24 | 2010-01-14 | Toshiba Corp | 最尤復号器および復号方法 |
| JP4585581B2 (ja) * | 2008-06-24 | 2010-11-24 | 株式会社東芝 | 最尤復号器および復号方法 |
| US7937650B2 (en) | 2008-06-24 | 2011-05-03 | Kabushiki Kaisha Toshiba | Maximum likelihood decoder and decoding method therefor |
| JP2010206570A (ja) * | 2009-03-04 | 2010-09-16 | Sony Corp | 復号装置、復号方法 |
| WO2011048997A1 (ja) * | 2009-10-22 | 2011-04-28 | 日本電気株式会社 | 軟出力復号器 |
| JP2013077938A (ja) * | 2011-09-30 | 2013-04-25 | Hitachi Consumer Electronics Co Ltd | 情報再生装置および情報再生方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020034334A (ko) | 2002-05-09 |
| US6799296B2 (en) | 2004-09-28 |
| CN1194339C (zh) | 2005-03-23 |
| US20020053061A1 (en) | 2002-05-02 |
| JP3709159B2 (ja) | 2005-10-19 |
| CN1351333A (zh) | 2002-05-29 |
| KR100605359B1 (ko) | 2006-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3709159B2 (ja) | 光ディスク用高倍速ビタビ検出器 | |
| JP2693256B2 (ja) | 記録装置用ビタビ等化器及び記録装置 | |
| US5430744A (en) | Method and means for detecting partial response waveforms using a modified dynamic programming heuristic | |
| US7581160B2 (en) | ACS circuit and Viterbi decoder with the circuit | |
| US5600664A (en) | Information reproducing apparatus | |
| US8321771B1 (en) | Modified trace-back using soft output viterbi algorithm (SOVA) | |
| JP4123109B2 (ja) | 変調装置及び変調方法並びに復調装置及び復調方法 | |
| EP1056084B1 (en) | Data decoding apparatus and data decoding method | |
| US7426681B2 (en) | Viterbi detector | |
| JP3634842B2 (ja) | デジタル信号復号装置及びデジタル信号復号方法 | |
| JP4099730B2 (ja) | ディジタル信号再生装置 | |
| TWI423596B (zh) | 解碼電路 | |
| KR100945488B1 (ko) | 비터비 검출 장치 및 방법 | |
| JP3304631B2 (ja) | ビタビ復号方法及びビタビ復号装置 | |
| JPH09139678A (ja) | 最尤復号化器および情報再生装置 | |
| JP3300246B2 (ja) | ビタビ復号器およびそれを用いた信号再生装置 | |
| EP0997814B1 (en) | State transition encoding apparatus and method | |
| JP3856704B2 (ja) | 最尤パスのメトリックマージン抽出装置 | |
| JP3301691B2 (ja) | デジタル情報再生装置 | |
| JP3645478B2 (ja) | 制御データ列符号化方法およびその装置 | |
| JPH08167248A (ja) | 情報再生装置 | |
| JPH0636476A (ja) | 情報再生装置 | |
| JPH05325433A (ja) | 情報再生装置およびそのビットエラー測定装置 | |
| JPH10190483A (ja) | ビタビデコーダおよび情報再生装置 | |
| KR20000024731A (ko) | 고배속 비터비 검출기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050805 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |