JPH0837467A - ビタビ復号器およびビタビ復号方法 - Google Patents
ビタビ復号器およびビタビ復号方法Info
- Publication number
- JPH0837467A JPH0837467A JP6173810A JP17381094A JPH0837467A JP H0837467 A JPH0837467 A JP H0837467A JP 6173810 A JP6173810 A JP 6173810A JP 17381094 A JP17381094 A JP 17381094A JP H0837467 A JPH0837467 A JP H0837467A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- path metric
- minimum value
- carrier wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1525—Determination and particular use of error location polynomials
- H03M13/1535—Determination and particular use of error location polynomials using the Euclid algorithm
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6325—Error control coding in combination with demodulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 送信側の変調方式と搬送波の位相に自動的に
追従できるようにする。 【構成】 移相回路６１は受信され、復調されたＩ信号
とＱ信号の再生搬送波の移相を、移相制御信号に対応し
て所定の位相に設定させる。２乗ユークリッド距離計算
回路５１は入力された変調方式制御信号に対応する変調
方式の信号点と、移相回路６１より入力される受信信号
の信号点との２乗ユークリッド距離を計算する。制御回
路６３はパスメトリック累加回路６２で累加された位相
毎の累加値の最小値を選択回路７２で選択し、その最小
値に対応する位相を設定する移相制御信号を出力する。
比較回路７３は最小値を予め設定した所定の基準値と比
較し、比較結果に対応する変調方式を設定する変調方式
制御信号を出力する。
追従できるようにする。 【構成】 移相回路６１は受信され、復調されたＩ信号
とＱ信号の再生搬送波の移相を、移相制御信号に対応し
て所定の位相に設定させる。２乗ユークリッド距離計算
回路５１は入力された変調方式制御信号に対応する変調
方式の信号点と、移相回路６１より入力される受信信号
の信号点との２乗ユークリッド距離を計算する。制御回
路６３はパスメトリック累加回路６２で累加された位相
毎の累加値の最小値を選択回路７２で選択し、その最小
値に対応する位相を設定する移相制御信号を出力する。
比較回路７３は最小値を予め設定した所定の基準値と比
較し、比較結果に対応する変調方式を設定する変調方式
制御信号を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、トレリス符号化変調さ
れた信号を受信する際、その送信変調方式に対して自動
的に追従すると共に、再生搬送波の位相不確定性を除去
することができるビタビ復号器およびビタビ復号方法に
関する。
れた信号を受信する際、その送信変調方式に対して自動
的に追従すると共に、再生搬送波の位相不確定性を除去
することができるビタビ復号器およびビタビ復号方法に
関する。
【０００２】
【従来の技術】電力制限の厳しい通信路においては、一
般的に、誤り訂正符号を用いて符号化利得を得て、電力
の低減が図られている。この様なシステムにおいては、
送信側で畳み込み符号化を行い、受信側でビタビ復号を
行うのが一般的であるが、特に変調方式と符号化方式を
融合したトレリス符号化変調方式が注目されている。
般的に、誤り訂正符号を用いて符号化利得を得て、電力
の低減が図られている。この様なシステムにおいては、
送信側で畳み込み符号化を行い、受信側でビタビ復号を
行うのが一般的であるが、特に変調方式と符号化方式を
融合したトレリス符号化変調方式が注目されている。
【０００３】このトレリス符号化変調方式は、入力デ−
タを畳み込み符号化すると共に、この畳み込み符号をユ
−クリッド距離が最大になるように変調信号点に割り当
てる方式であり、受信側ではビタビアルゴリズムを用い
て復号する。
タを畳み込み符号化すると共に、この畳み込み符号をユ
−クリッド距離が最大になるように変調信号点に割り当
てる方式であり、受信側ではビタビアルゴリズムを用い
て復号する。
【０００４】具体的なトレリス変調方式としては、例え
ば符号化８ＰＳＫ、符号化１６ＱＡＭ、符号化３２ＱＡ
Ｍ、符号化６４ＱＡＭなどの方式がある。
ば符号化８ＰＳＫ、符号化１６ＱＡＭ、符号化３２ＱＡ
Ｍ、符号化６４ＱＡＭなどの方式がある。
【０００５】図３と図４に、符号化１６ＱＡＭを例に、
送信装置と受信装置の構成例を示す。
送信装置と受信装置の構成例を示す。
【０００６】図３の送信装置１０においては、入力され
たデ−タは、畳み込み符号化回路１で符号化され、並列
畳み込み符号として信号割当回路２に出力される。この
並列畳み込み符号出力が信号割当回路２により所定の信
号点に割当され、信号点に対応するＩ信号およびＱ信号
が作成される。このＩ信号とＱ信号は１６ＱＡＭ変調回
路９に供給される。
たデ−タは、畳み込み符号化回路１で符号化され、並列
畳み込み符号として信号割当回路２に出力される。この
並列畳み込み符号出力が信号割当回路２により所定の信
号点に割当され、信号点に対応するＩ信号およびＱ信号
が作成される。このＩ信号とＱ信号は１６ＱＡＭ変調回
路９に供給される。
【０００７】変調回路９では、ミキサ（乗算回路）４ま
たは３で、Ｑ信号またはＩ信号が、局部発振回路５から
の搬送波、またはハイブリッド回路６で９０度だけ遅延
した搬送波と乗算される。この乗算出力は加算回路７で
加算された後、バンドパスフィルタ（ＢＰＦ）８で、所
定の帯域成分が抽出され、変調信号として伝送路に出力
される。
たは３で、Ｑ信号またはＩ信号が、局部発振回路５から
の搬送波、またはハイブリッド回路６で９０度だけ遅延
した搬送波と乗算される。この乗算出力は加算回路７で
加算された後、バンドパスフィルタ（ＢＰＦ）８で、所
定の帯域成分が抽出され、変調信号として伝送路に出力
される。
【０００８】図４の受信装置２０においては、伝送路を
介して受信された信号は、１６ＱＡＭ復調器３０に入力
されるが、復調器３０では受信信号は２系統に分けら
れ、それぞれミキサ（乗算回路）３１，３２に入力され
る。ミキサ３２，３１には搬送波再生回路３３の内部に
ある発振回路からの再生搬送波と、ハイブリッド（Ｈ
Ｂ）回路３４で９０度遅延した搬送波がさらに入力され
ており、これらの信号が受信信号と乗算されることによ
り、受信信号が基底帯域の信号に復調される。この復調
信号をさらにローパスフィルタ（ＬＰＦ）３５，３６で
フィルタリングした後、ＡＤ変換器３７，３８でデジタ
ル化し、ビタビ復号器３９に入力する。ビタビ復号器３
９では伝送路上での誤りを訂正し、元のデ−タを復号す
る。
介して受信された信号は、１６ＱＡＭ復調器３０に入力
されるが、復調器３０では受信信号は２系統に分けら
れ、それぞれミキサ（乗算回路）３１，３２に入力され
る。ミキサ３２，３１には搬送波再生回路３３の内部に
ある発振回路からの再生搬送波と、ハイブリッド（Ｈ
Ｂ）回路３４で９０度遅延した搬送波がさらに入力され
ており、これらの信号が受信信号と乗算されることによ
り、受信信号が基底帯域の信号に復調される。この復調
信号をさらにローパスフィルタ（ＬＰＦ）３５，３６で
フィルタリングした後、ＡＤ変換器３７，３８でデジタ
ル化し、ビタビ復号器３９に入力する。ビタビ復号器３
９では伝送路上での誤りを訂正し、元のデ−タを復号す
る。
【０００９】図５はビタビ復号器３９の構成例を示して
いる。Ａ／Ｄ変換器３７，３８によりそれぞれデジタル
化されたＩ信号及びＱ信号は、２乗ユ−クリッド距離計
算回路５１に入力され、そこで、仮定された変調方式の
各信号点との２乗ユ−クリッド距離が求められる。この
２乗ユ−クリッド距離は、いわゆるブランチメトリック
としてＡＣＳ（Ａｄｄ，Ｃｏｍｐａｒｅ，Ｓｅｌｅｃ
ｔ）回路（演算回路）５２に入力され、最尤パスが計算
される。パスメモリ５３はＡＣＳ回路５２からの制御に
基づき、復号パスを所定の段数分記憶し、最後にＡＣＳ
回路５２で得られた最尤パスの内容を出力する。パラレ
ル／シリアル（Ｐ／Ｓ）変換器５４は、パスメモリ５３
で得られた並列デ−タを直列デ−タの形に変換して出力
する。
いる。Ａ／Ｄ変換器３７，３８によりそれぞれデジタル
化されたＩ信号及びＱ信号は、２乗ユ−クリッド距離計
算回路５１に入力され、そこで、仮定された変調方式の
各信号点との２乗ユ−クリッド距離が求められる。この
２乗ユ−クリッド距離は、いわゆるブランチメトリック
としてＡＣＳ（Ａｄｄ，Ｃｏｍｐａｒｅ，Ｓｅｌｅｃ
ｔ）回路（演算回路）５２に入力され、最尤パスが計算
される。パスメモリ５３はＡＣＳ回路５２からの制御に
基づき、復号パスを所定の段数分記憶し、最後にＡＣＳ
回路５２で得られた最尤パスの内容を出力する。パラレ
ル／シリアル（Ｐ／Ｓ）変換器５４は、パスメモリ５３
で得られた並列デ−タを直列デ−タの形に変換して出力
する。
【００１０】
【発明が解決しようとする課題】この受信装置２０で正
しいデ−タを得るには、受信装置２０で前提としている
変調方式が、送信装置１０の変調方式と完全に一致して
いる必要がある。送信装置１０の変調方式が固定であれ
ば、受信装置２０ではその変調方式を仮定して受信する
ため、特に問題は発生しない。しかしながら、送信装置
１０の変調方式が、色々な方式を取り得る場合には、受
信装置２０は送信装置１０の変調方式に追従する必要が
ある。しかしながら、従来の受信装置２０は、送信側で
変調方式を変化させると、これに追従できないため、デ
ータを正確に読み取ることが困難になる課題があった。
しいデ−タを得るには、受信装置２０で前提としている
変調方式が、送信装置１０の変調方式と完全に一致して
いる必要がある。送信装置１０の変調方式が固定であれ
ば、受信装置２０ではその変調方式を仮定して受信する
ため、特に問題は発生しない。しかしながら、送信装置
１０の変調方式が、色々な方式を取り得る場合には、受
信装置２０は送信装置１０の変調方式に追従する必要が
ある。しかしながら、従来の受信装置２０は、送信側で
変調方式を変化させると、これに追従できないため、デ
ータを正確に読み取ることが困難になる課題があった。
【００１１】また受信装置２０で仮定した変調方式が、
送信装置１０の変調方式と一致したとしても、正しいデ
−タを得るには、受信装置２０における再生搬送波の周
波数と位相を、送信装置１０の搬送波のそれと一致させ
る必要がある。どのような搬送波再生回路を用いても周
波数は再生できるが、位相の再生には不確定性が残る。
１６ＱＡＭの場合、不確定状態として、０度、９０度、
１８０度、２７０度の位相状態がある。従来は、この位
相の不確定性を解消するのに、いわゆる差動符号を用い
ていたが、この符号化及び復号化のために、さらに特別
な回路を用意せねばならず、複雑な構成となり、コスト
高となる課題があった。
送信装置１０の変調方式と一致したとしても、正しいデ
−タを得るには、受信装置２０における再生搬送波の周
波数と位相を、送信装置１０の搬送波のそれと一致させ
る必要がある。どのような搬送波再生回路を用いても周
波数は再生できるが、位相の再生には不確定性が残る。
１６ＱＡＭの場合、不確定状態として、０度、９０度、
１８０度、２７０度の位相状態がある。従来は、この位
相の不確定性を解消するのに、いわゆる差動符号を用い
ていたが、この符号化及び復号化のために、さらに特別
な回路を用意せねばならず、複雑な構成となり、コスト
高となる課題があった。
【００１２】本発明はこのような状況に鑑みてなされた
ものであり、極力小さな規模で、送信側の変調方式に追
従して信号を受信し、また再生搬送波の位相不確定性を
除去するようにするものである。
ものであり、極力小さな規模で、送信側の変調方式に追
従して信号を受信し、また再生搬送波の位相不確定性を
除去するようにするものである。
【００１３】
【課題を解決するための手段】請求項１に記載のビタビ
復号器は、受信信号の再生搬送波の位相を変化させる移
相手段（例えば図１の移相回路６１）と、移相手段によ
り再生搬送波が所定の位相に制御された受信信号の信号
点と、所定の変調方式の信号点の２乗ユ−クリッド距離
を計算する計算手段（例えば図１の２乗ユークリッド距
離計算回路５１）と、計算手段の計算結果から、位相毎
のパスメトリックを演算する演算手段（例えば図１のＡ
ＣＳ回路５２）と、位相毎のパスメトリックの最小値を
選択する選択手段（例えば図１の選択回路７２）と、受
信信号の再生搬送波の位相を、最小値に対応する位相に
設定させる設定手段（例えば図１の制御回路６３）とを
備えることを特徴とする。
復号器は、受信信号の再生搬送波の位相を変化させる移
相手段（例えば図１の移相回路６１）と、移相手段によ
り再生搬送波が所定の位相に制御された受信信号の信号
点と、所定の変調方式の信号点の２乗ユ−クリッド距離
を計算する計算手段（例えば図１の２乗ユークリッド距
離計算回路５１）と、計算手段の計算結果から、位相毎
のパスメトリックを演算する演算手段（例えば図１のＡ
ＣＳ回路５２）と、位相毎のパスメトリックの最小値を
選択する選択手段（例えば図１の選択回路７２）と、受
信信号の再生搬送波の位相を、最小値に対応する位相に
設定させる設定手段（例えば図１の制御回路６３）とを
備えることを特徴とする。
【００１４】請求項２に記載のビタビ復号器は、受信信
号の再生搬送波の位相を変化させる移相手段（例えば図
１の移相回路６１）と、移相手段により再生搬送波が所
定の位相に制御された受信信号の信号点と、所定の変調
方式の信号点の２乗ユ−クリッド距離を計算する計算手
段（例えば図１の２乗ユークリッド距離計算回路５１）
と、計算手段の計算結果から、位相毎のパスメトリック
を演算する演算手段（例えば図１のＡＣＳ回路５２）
と、位相毎のパスメトリックの最小値を選択する選択手
段（例えば図２のプログラム上のステップＳ５，Ｓ６）
と、受信信号の再生搬送波の位相を、最小値に対応する
位相に設定させる設定手段（例えば図２のプログラム上
のステップＳ８）と、所定の変調方式における位相毎の
パスメトリックの最小値を所定の基準値と比較し、最小
値が基準値より大きいとき、計算手段における変調方式
を変更させる変更手段（例えば図２のプログラム上のス
テップＳ９）とを備えることを特徴とする。
号の再生搬送波の位相を変化させる移相手段（例えば図
１の移相回路６１）と、移相手段により再生搬送波が所
定の位相に制御された受信信号の信号点と、所定の変調
方式の信号点の２乗ユ−クリッド距離を計算する計算手
段（例えば図１の２乗ユークリッド距離計算回路５１）
と、計算手段の計算結果から、位相毎のパスメトリック
を演算する演算手段（例えば図１のＡＣＳ回路５２）
と、位相毎のパスメトリックの最小値を選択する選択手
段（例えば図２のプログラム上のステップＳ５，Ｓ６）
と、受信信号の再生搬送波の位相を、最小値に対応する
位相に設定させる設定手段（例えば図２のプログラム上
のステップＳ８）と、所定の変調方式における位相毎の
パスメトリックの最小値を所定の基準値と比較し、最小
値が基準値より大きいとき、計算手段における変調方式
を変更させる変更手段（例えば図２のプログラム上のス
テップＳ９）とを備えることを特徴とする。
【００１５】この基準値は変調方式毎に異なる値とする
ことができる。
ことができる。
【００１６】また選択手段、設定手段、変更手段は、マ
イクロコンピュータにより構成することができる。
イクロコンピュータにより構成することができる。
【００１７】請求項５に記載のビタビ復号方法は、受信
信号の再生搬送波の位相を変化させ、再生搬送波が所定
の位相に制御された受信信号の信号点と、所定の変調方
式の信号点の２乗ユ−クリッド距離を計算し、計算結果
から、位相毎のパスメトリックを演算し、位相毎のパス
メトリックの最小値を選択し、受信信号の再生搬送波の
位相を、最小値に対応する位相に設定させることを特徴
とする。
信号の再生搬送波の位相を変化させ、再生搬送波が所定
の位相に制御された受信信号の信号点と、所定の変調方
式の信号点の２乗ユ−クリッド距離を計算し、計算結果
から、位相毎のパスメトリックを演算し、位相毎のパス
メトリックの最小値を選択し、受信信号の再生搬送波の
位相を、最小値に対応する位相に設定させることを特徴
とする。
【００１８】請求項６に記載のビタビ復号方法は、受信
信号の再生搬送波の位相を変化させ、再生搬送波が所定
の位相に制御された受信信号の信号点と、所定の変調方
式の信号点の２乗ユ−クリッド距離を計算し、計算結果
から、位相毎のパスメトリックを演算し、位相毎のパス
メトリックの最小値を選択し、受信信号の再生搬送波の
位相を、最小値に対応する位相に設定させ、所定の変調
方式における位相毎のパスメトリックの最小値を所定の
基準値と比較し、最小値が基準値より大きいとき、変調
方式を変更させることを特徴とする。
信号の再生搬送波の位相を変化させ、再生搬送波が所定
の位相に制御された受信信号の信号点と、所定の変調方
式の信号点の２乗ユ−クリッド距離を計算し、計算結果
から、位相毎のパスメトリックを演算し、位相毎のパス
メトリックの最小値を選択し、受信信号の再生搬送波の
位相を、最小値に対応する位相に設定させ、所定の変調
方式における位相毎のパスメトリックの最小値を所定の
基準値と比較し、最小値が基準値より大きいとき、変調
方式を変更させることを特徴とする。
【００１９】
【作用】請求項１に記載のビタビ復号器および請求項５
に記載のビタビ復号方法においては、受信信号の再生搬
送波の位相がパスメトリックの最小値に対応する位相に
設定される。従って、送信側で搬送波の位相を変化させ
た場合においても、確実にデータを読み取ることが可能
となる。
に記載のビタビ復号方法においては、受信信号の再生搬
送波の位相がパスメトリックの最小値に対応する位相に
設定される。従って、送信側で搬送波の位相を変化させ
た場合においても、確実にデータを読み取ることが可能
となる。
【００２０】また請求項２に記載のビタビ復号器および
請求項６に記載のビタビ復号方法においては、受信信号
の再生搬送波の位相をパスメトリックの最小値に対応す
る位相に設定させた後、その最小値が予め設定されてい
る基準値より大きいとき、変調方式が変更される。従っ
て、送信側において変調方式を変更したような場合にお
いても、確実にデータを読み取ることが可能となる。
請求項６に記載のビタビ復号方法においては、受信信号
の再生搬送波の位相をパスメトリックの最小値に対応す
る位相に設定させた後、その最小値が予め設定されてい
る基準値より大きいとき、変調方式が変更される。従っ
て、送信側において変調方式を変更したような場合にお
いても、確実にデータを読み取ることが可能となる。
【００２１】
【実施例】図１は本発明のビタビ復号器の構成例を示し
ている。図５に示す場合と対応する部分には同一の符号
を付してある。この実施例においては、図４に示した受
信装置２０の１６ＱＡＭ復調回路３０より出力されたＩ
信号とＱ信号が移相回路６１に入力され、制御回路６３
より供給される移相制御信号に対応して所定の位相に制
御された後、２乗ユ−クリッド距離計算回路５１に供給
されるようになされている。また、ＡＣＳ回路５２の出
力は、パスメトリック累加回路６２に供給され、パスメ
トリックが累加されるようになされている。さらにパス
メトリック累加回路６２の出力が、例えばマイクロコン
ピュータなどよりなる制御回路６３に供給されるように
なされている。
ている。図５に示す場合と対応する部分には同一の符号
を付してある。この実施例においては、図４に示した受
信装置２０の１６ＱＡＭ復調回路３０より出力されたＩ
信号とＱ信号が移相回路６１に入力され、制御回路６３
より供給される移相制御信号に対応して所定の位相に制
御された後、２乗ユ−クリッド距離計算回路５１に供給
されるようになされている。また、ＡＣＳ回路５２の出
力は、パスメトリック累加回路６２に供給され、パスメ
トリックが累加されるようになされている。さらにパス
メトリック累加回路６２の出力が、例えばマイクロコン
ピュータなどよりなる制御回路６３に供給されるように
なされている。
【００２２】制御回路６３はパスメトリック累加回路６
２より供給されたデータを記憶する記憶回路７１と、最
小のパスメトリックの累加値に対応する位相を選択する
選択回路７２と、パスメトリックの最小値を予め設定さ
れた基準値と比較する比較回路７３とを有している。制
御回路６３はこれらの回路により移相制御信号と、変調
方式制御信号を生成し、移相回路６１と２乗ユ−クリッ
ド距離計算回路５１に出力している。その他の構成は図
５における場合と同様である。
２より供給されたデータを記憶する記憶回路７１と、最
小のパスメトリックの累加値に対応する位相を選択する
選択回路７２と、パスメトリックの最小値を予め設定さ
れた基準値と比較する比較回路７３とを有している。制
御回路６３はこれらの回路により移相制御信号と、変調
方式制御信号を生成し、移相回路６１と２乗ユ−クリッ
ド距離計算回路５１に出力している。その他の構成は図
５における場合と同様である。
【００２３】はじめに制御回路６３は、所定の変調方式
と再生搬送波の位相を仮定し、変調方式制御信号と移相
制御信号を、それぞれ２乗ユ−クリッド距離計算回路５
１と移相回路６１に送る。
と再生搬送波の位相を仮定し、変調方式制御信号と移相
制御信号を、それぞれ２乗ユ−クリッド距離計算回路５
１と移相回路６１に送る。
【００２４】移相回路６１では移相制御信号に従って、
再生搬送波（Ｉ信号とＱ信号）の位相が制御され、所定
の位相のＩ信号とＱ信号が２乗ユ−クリッド距離計算回
路５１に供給される。２乗ユ−クリッド距離計算回路５
１では変調方式制御信号に従って、移相回路６１より入
力される信号と、仮定された変調方式の各信号点との２
乗ユ−クリッド距離を計算する。この受信信号と各信号
点との２乗ユ−クリド距離は、ＡＣＳ回路５２にブラン
チメトリックとして入力される。
再生搬送波（Ｉ信号とＱ信号）の位相が制御され、所定
の位相のＩ信号とＱ信号が２乗ユ−クリッド距離計算回
路５１に供給される。２乗ユ−クリッド距離計算回路５
１では変調方式制御信号に従って、移相回路６１より入
力される信号と、仮定された変調方式の各信号点との２
乗ユ−クリッド距離を計算する。この受信信号と各信号
点との２乗ユ−クリド距離は、ＡＣＳ回路５２にブラン
チメトリックとして入力される。
【００２５】ＡＣＳ回路５２では、最尤パスを計算し、
パスメトリックとする。このとき、パスメトリックは、
仮定している（変調方式制御信号と移相制御信号に対応
する）変調方式と位相状態におけるステートメトリック
の最小値となっている。
パスメトリックとする。このとき、パスメトリックは、
仮定している（変調方式制御信号と移相制御信号に対応
する）変調方式と位相状態におけるステートメトリック
の最小値となっている。
【００２６】このパスメトリックを、パスメトリック累
加回路６２で一定数（例えば２５０×１２個）だけ累加
し、この累加結果を制御回路６３に送る。
加回路６２で一定数（例えば２５０×１２個）だけ累加
し、この累加結果を制御回路６３に送る。
【００２７】制御回路６３は、各々の位相状態に対応す
るパスメトリックの累加値を記憶する記憶回路７１と、
全ての位相状態に対して得られたパスメトリックの累加
値の最小値を選択する選択回路７２とを備え、最小の累
加値に対応する位相状態を設定する信号を移相制御信号
として移相回路６１に出力する。
るパスメトリックの累加値を記憶する記憶回路７１と、
全ての位相状態に対して得られたパスメトリックの累加
値の最小値を選択する選択回路７２とを備え、最小の累
加値に対応する位相状態を設定する信号を移相制御信号
として移相回路６１に出力する。
【００２８】また、制御回路６３は、最小のパスメトリ
ックと、現在仮定している変調方式に対して固有に与え
られている所定の基準値とを比較する比較回路７３を有
し、最小のパスメトリックが、この所定の基準値よりも
小さい時、変調方式に関する現在の仮定は正しいものと
して、そのとき出力している変調方式制御信号を保持す
る。これに対して、最小のパスメトリックが所定の基準
値よりも大きい場合には、現在仮定している変調方式が
送信側の変調方式と異なっていると判断して、変調方式
制御信号を次の状態に遷移し、再び位相状態を順次調べ
る。
ックと、現在仮定している変調方式に対して固有に与え
られている所定の基準値とを比較する比較回路７３を有
し、最小のパスメトリックが、この所定の基準値よりも
小さい時、変調方式に関する現在の仮定は正しいものと
して、そのとき出力している変調方式制御信号を保持す
る。これに対して、最小のパスメトリックが所定の基準
値よりも大きい場合には、現在仮定している変調方式が
送信側の変調方式と異なっていると判断して、変調方式
制御信号を次の状態に遷移し、再び位相状態を順次調べ
る。
【００２９】この様な操作を順次繰り返すことによっ
て、受信装置２０において、送信装置１０の変調方式に
追従させることができるとともに、再生搬送波の位相の
不確定性も除去することができる。
て、受信装置２０において、送信装置１０の変調方式に
追従させることができるとともに、再生搬送波の位相の
不確定性も除去することができる。
【００３０】図２は、制御回路６３の以上のような制御
方法を示すフロ−チャ−トである。
方法を示すフロ−チャ−トである。
【００３１】ステップＳ１では、初めに、初期値とし
て、対象としている変調方式のうちの所定の変調方式を
仮定して、その変調方式制御信号を出力する。例えば、
１６ＱＡＭ，３２ＱＡＭ，６４ＱＡＭのうち、１６ＱＡ
Ｍを設定する。次に、ステップＳ２では、初めに初期値
として、対象としている位相状態のうちの所定の位相状
態を仮定して、その移相制御信号を出力する。例えば、
０°，９０°，１８０°，２７０°，のうち、０°を設
定する。
て、対象としている変調方式のうちの所定の変調方式を
仮定して、その変調方式制御信号を出力する。例えば、
１６ＱＡＭ，３２ＱＡＭ，６４ＱＡＭのうち、１６ＱＡ
Ｍを設定する。次に、ステップＳ２では、初めに初期値
として、対象としている位相状態のうちの所定の位相状
態を仮定して、その移相制御信号を出力する。例えば、
０°，９０°，１８０°，２７０°，のうち、０°を設
定する。
【００３２】ステップＳ３では、ステップＳ１とＳ２で
設定された変調方式と位相状態に基づいて仮定される信
号点と、受信信号の信号点との２乗ユ−クリッド距離
を、２乗ユ−クリッド距離計算回路５１で計算させ、さ
らに、ＡＣＳ回路５２にてパスメトリックを計算させ、
これをパスメトリック累加回路６２で累加させる。
設定された変調方式と位相状態に基づいて仮定される信
号点と、受信信号の信号点との２乗ユ−クリッド距離
を、２乗ユ−クリッド距離計算回路５１で計算させ、さ
らに、ＡＣＳ回路５２にてパスメトリックを計算させ、
これをパスメトリック累加回路６２で累加させる。
【００３３】ステップＳ４では、このパスメトリックの
累加が所定回数（例えば、２５０×１２回）行われたか
どうかを判断しており、もしこの累加回数が所定数に満
たない時、ステップＳ３に戻り、次の受信信号の信号点
に対しても２乗ユ−クリッド距離計算回路５１で２乗ユ
−クリッド距離を計算させ、さらにＡＣＳ回路５２にて
パスメトリックを計算させ、これをさらにパスメトリッ
ク累加回路６２で累加させる。累加回数が所定数行われ
たとき、次のステップＳ５に移る。
累加が所定回数（例えば、２５０×１２回）行われたか
どうかを判断しており、もしこの累加回数が所定数に満
たない時、ステップＳ３に戻り、次の受信信号の信号点
に対しても２乗ユ−クリッド距離計算回路５１で２乗ユ
−クリッド距離を計算させ、さらにＡＣＳ回路５２にて
パスメトリックを計算させ、これをさらにパスメトリッ
ク累加回路６２で累加させる。累加回数が所定数行われ
たとき、次のステップＳ５に移る。
【００３４】ステップＳ５とＳ６では、累加パスメトリ
ックの最小値と、それに対応する位相状態の更新を行
う。すなわち、累加値が、これまでの（記憶されてい
る）累加パスメトリックの最小値よりも小さい場合、ス
テップＳ６に移り、このパスメトリックの累加値を新し
い最小累加パスメトリックとして記憶し、それに対応す
る位相状態を現在の位相状態として記憶する。一方、累
加値がこれまでの累加パスメトリックの最小値よりも大
きい場合は、最小累加パスメトリックとそれに対応する
位相状態の更新は行わずに、次のステップＳ７に移る。
ックの最小値と、それに対応する位相状態の更新を行
う。すなわち、累加値が、これまでの（記憶されてい
る）累加パスメトリックの最小値よりも小さい場合、ス
テップＳ６に移り、このパスメトリックの累加値を新し
い最小累加パスメトリックとして記憶し、それに対応す
る位相状態を現在の位相状態として記憶する。一方、累
加値がこれまでの累加パスメトリックの最小値よりも大
きい場合は、最小累加パスメトリックとそれに対応する
位相状態の更新は行わずに、次のステップＳ７に移る。
【００３５】ステップＳ７では、全ての位相状態に関す
る累加パスメトリックの比較が終了したかどうかを判断
する。全ての位相状態に関する累加パスメトリックの比
較が終了していない場合は、パスメトリックの累加値を
リセットし、ステップＳ２に戻って次の位相状態（例え
ば９０°）に遷移し、新しい位相状態について同様の処
理を行う。全ての位相状態（０°，９０°，１８０°，
２７０°）に関する累加パスメトリックの比較が終了し
た場合には次のステップＳ８に移る。
る累加パスメトリックの比較が終了したかどうかを判断
する。全ての位相状態に関する累加パスメトリックの比
較が終了していない場合は、パスメトリックの累加値を
リセットし、ステップＳ２に戻って次の位相状態（例え
ば９０°）に遷移し、新しい位相状態について同様の処
理を行う。全ての位相状態（０°，９０°，１８０°，
２７０°）に関する累加パスメトリックの比較が終了し
た場合には次のステップＳ８に移る。
【００３６】ステップＳ８では、ステップＳ６で記憶さ
れた最小累加パスメトリックに対応する位相状態を正し
いと判断し、この位相状態を確定する。
れた最小累加パスメトリックに対応する位相状態を正し
いと判断し、この位相状態を確定する。
【００３７】さらにステップＳ９では、受信装置２０が
現在仮定している変調方式と、送信装置１０の変調方式
が一致しているか否か（同期が維持されているか否か）
を判断する。すなわち、ステップＳ６で記憶された最小
累加パスメトリックと、変調方式毎に予め設定されてい
る所定の基準値（しきい値）との比較を行う。最小累加
パスメトリックの値が基準値よりも小さい場合、受信装
置２０の仮定している変調方式と送信装置１０の変調方
式は一致していると判断し、現在の変調方式を保持し、
ステップＳ１０、さらにステップＳ１１に進む。
現在仮定している変調方式と、送信装置１０の変調方式
が一致しているか否か（同期が維持されているか否か）
を判断する。すなわち、ステップＳ６で記憶された最小
累加パスメトリックと、変調方式毎に予め設定されてい
る所定の基準値（しきい値）との比較を行う。最小累加
パスメトリックの値が基準値よりも小さい場合、受信装
置２０の仮定している変調方式と送信装置１０の変調方
式は一致していると判断し、現在の変調方式を保持し、
ステップＳ１０、さらにステップＳ１１に進む。
【００３８】ステップＳ１０とＳ１１においては、ステ
ップＳ３とＳ４における場合と同様の処理を実行する。
すなわち、仮定される信号点と受信信号点の２乗ユーク
リッド距離、さらにはパスメトリックを計算し、パスメ
トリックを累加させる処理を繰り返す。そして、累加回
数が所定値に達したとき、ステップＳ９に戻り、それ以
降の処理を繰り返す。
ップＳ３とＳ４における場合と同様の処理を実行する。
すなわち、仮定される信号点と受信信号点の２乗ユーク
リッド距離、さらにはパスメトリックを計算し、パスメ
トリックを累加させる処理を繰り返す。そして、累加回
数が所定値に達したとき、ステップＳ９に戻り、それ以
降の処理を繰り返す。
【００３９】一方、ステップＳ９において、最小累加パ
スメトリックの値が基準値よりも大きいと判定された場
合は、受信装置２０の仮定している変調方式と送信装置
１０の変調方式が一致していないと判断し、パスメトリ
ックの累加値をリセットしてステップＳ１に戻り、新た
な変調方式を設定し、同様の処理を繰り返す。
スメトリックの値が基準値よりも大きいと判定された場
合は、受信装置２０の仮定している変調方式と送信装置
１０の変調方式が一致していないと判断し、パスメトリ
ックの累加値をリセットしてステップＳ１に戻り、新た
な変調方式を設定し、同様の処理を繰り返す。
【００４０】例えば受信装置２０で、６４ＱＡＭを仮定
したとき、再生搬送波の位相不確定状態は４状態あるの
で、位相を順次シフトして、この４状態に対する累加パ
スメトリックの最小値を調べることにより、まず、正し
い位相状態を推定する。
したとき、再生搬送波の位相不確定状態は４状態あるの
で、位相を順次シフトして、この４状態に対する累加パ
スメトリックの最小値を調べることにより、まず、正し
い位相状態を推定する。
【００４１】次に、正しい変調方式の推定を行う。もし
送信装置１０の変調方式が６４ＱＡＭであれば、求めた
累加パスメトリックの最小値は６４ＱＡＭに対応する基
準値よりも小さくなり、同期状態になる。一方、累加パ
スメトリックの最小値が基準値よりも大きくなった場
合、送信側の変調方式は現在仮定している変調方式では
ないと判断して、ステップＳ１に戻り、３２ＱＡＭな
ど、次の変調方式を仮定してそれ以降の処理を行う。
送信装置１０の変調方式が６４ＱＡＭであれば、求めた
累加パスメトリックの最小値は６４ＱＡＭに対応する基
準値よりも小さくなり、同期状態になる。一方、累加パ
スメトリックの最小値が基準値よりも大きくなった場
合、送信側の変調方式は現在仮定している変調方式では
ないと判断して、ステップＳ１に戻り、３２ＱＡＭな
ど、次の変調方式を仮定してそれ以降の処理を行う。
【００４２】以上のプロセスを繰り返すことにより、送
信装置１０と受信装置２０の変調方式を一致させること
ができ、また再生搬送波の位相も送信側の位相と同期を
取ることができる。
信装置１０と受信装置２０の変調方式を一致させること
ができ、また再生搬送波の位相も送信側の位相と同期を
取ることができる。
【００４３】なお、制御回路７３をマイクロコンピュ−
タで構成すれば、複雑な論理判断もソフトウエアで簡単
に実現することができハ−ドウエアも小さくできる。
タで構成すれば、複雑な論理判断もソフトウエアで簡単
に実現することができハ−ドウエアも小さくできる。
【００４４】
【発明の効果】以上の如く、請求項１に記載のビタビ復
号器および請求項５に記載のビタビ復号方法によれば、
受信信号の再生搬送波の位相をパスメトリックの最小値
に対応する位相に設定させるようにしたので、送信側に
おいて搬送波の位相をどのような位相に設定した場合に
おいても、その位相を検出し、データを確実に読み取る
ことが可能となる。またそのための構成も簡単であり、
低コスト化が可能となる。
号器および請求項５に記載のビタビ復号方法によれば、
受信信号の再生搬送波の位相をパスメトリックの最小値
に対応する位相に設定させるようにしたので、送信側に
おいて搬送波の位相をどのような位相に設定した場合に
おいても、その位相を検出し、データを確実に読み取る
ことが可能となる。またそのための構成も簡単であり、
低コスト化が可能となる。
【００４５】さらに請求項２に記載のビタビ復号器およ
び請求項６に記載のビタビ復号方法によれば、所定の変
調方式におけるパスメトリックの最小値を所定の基準値
と比較し、最小値が基準値より大きいとき、変調方式を
変更させるようにしたので、送信側においてどのような
変調方式を採用した場合においても、自動的にこれに追
従し、正確にデータを読み取ることが可能となる。
び請求項６に記載のビタビ復号方法によれば、所定の変
調方式におけるパスメトリックの最小値を所定の基準値
と比較し、最小値が基準値より大きいとき、変調方式を
変更させるようにしたので、送信側においてどのような
変調方式を採用した場合においても、自動的にこれに追
従し、正確にデータを読み取ることが可能となる。
【図１】本発明のビタビ復号器の構成例を示すブロック
図である。
図である。
【図２】図１の実施例の動作を説明するフローチャート
である。
である。
【図３】従来の送信装置の構成例を示すブロック図であ
る。
る。
【図４】従来の受信装置の構成例を示すブロック図であ
る。
る。
【図５】図４のビタビ復号器３９の構成例を示すブロッ
ク図である。
ク図である。
１ 畳み込み符号化回路 ２ 信号割当回路 ３，４ ミキサ ５ 局部発信回路 ６ ハイブリッド回路 ７ 加算回路 ８ バンドパスフィルタ ９ １６ＱＡＭ変調回路 １０ 送信装置 ２０ 受信装置 ３０ １６ＱＡＭ復調回路 ３１，３２ ミキサ ３３ 搬送波再生回路 ３４ ハイブリッド回路 ３５，３６ ローパスフィルタ ３７，３８ Ａ／Ｄ変換器 ３９ ビタビ復号器 ５１ ２乗ユークリッド距離計算回路 ５２ ＡＣＳ回路 ５３ パスメモリ ５４ パラレル／シリアル変換回路 ６１ 移相回路 ６２ パスメトリック累加回路 ６３ 制御回路 ７１ 記憶回路 ７２ 選択回路 ７３ 比較回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 27/00
Claims (6)
- 【請求項１】 受信信号の再生搬送波の位相を変化させ
る移相手段と、 前記移相手段により再生搬送波が所定の位相に制御され
た受信信号の信号点と、所定の変調方式の信号点の２乗
ユ−クリッド距離を計算する計算手段と、 前記計算手段の計算結果から、前記位相毎のパスメトリ
ックを演算する演算手段と、 前記位相毎のパスメトリックの最小値を選択する選択手
段と、 前記移送手段を制御し、前記受信信号の再生搬送波の位
相を、前記最小値に対応する位相に設定させる設定手段
とを備えることを特徴とするビタビ復号器。 - 【請求項２】 受信信号の再生搬送波の位相を変化させ
る移相手段と、 前記移相手段により再生搬送波が所定の位相に制御され
た受信信号の信号点と、所定の変調方式の信号点の２乗
ユ−クリッド距離を計算する計算手段と、 前記計算手段の計算結果から、前記位相毎のパスメトリ
ックを演算する演算手段と、 前記位相毎のパスメトリックの最小値を選択する選択手
段と、 前記移送手段を制御し、前記受信信号の再生搬送波の位
相を、前記最小値に対応する位相に設定させる設定手段
と、 前記所定の変調方式における前記位相毎のパスメトリッ
クの最小値を所定の基準値と比較し、前記最小値が前記
基準値より大きいとき、前記計算手段における前記変調
方式を変更させる変更手段とを備えることを特徴とする
ビタビ復号器。 - 【請求項３】 前記基準値は、前記変調方式毎に異なる
値であることを特徴とする請求項２に記載のビタビ復号
器。 - 【請求項４】 前記選択手段、設定手段、変更手段は、
マイクロコンピュータにより構成されることを特徴とす
る請求項２または３に記載のビタビ復号器。 - 【請求項５】 受信信号の再生搬送波の位相を変化さ
せ、 前記再生搬送波が所定の位相に制御された受信信号の信
号点と、所定の変調方式の信号点の２乗ユ−クリッド距
離を計算し、 前記計算結果から、前記位相毎のパスメトリックを演算
し、 前記位相毎のパスメトリックの最小値を選択し、 前記受信信号の再生搬送波の位相を、前記最小値に対応
する位相に設定させることを特徴とするビタビ復号方法 - 【請求項６】 受信信号の再生搬送波の位相を変化さ
せ、 前記再生搬送波が所定の位相に制御された受信信号の信
号点と、所定の変調方式の信号点の２乗ユ−クリッド距
離を計算し、 前記計算結果から、前記位相毎のパスメトリックを演算
し、 前記位相毎のパスメトリックの最小値を選択し、 前記受信信号の再生搬送波の位相を、前記最小値に対応
する位相に設定させ、 前記所定の変調方式における前記位相毎のパスメトリッ
クの最小値を所定の基準値と比較し、前記最小値が前記
基準値より大きいとき、前記変調方式を変更させること
を特徴とするビタビ復号方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6173810A JPH0837467A (ja) | 1994-07-26 | 1994-07-26 | ビタビ復号器およびビタビ復号方法 |
| US08/503,942 US5724394A (en) | 1994-07-26 | 1995-07-19 | Viterbi decoding method and decoder capable of eliminating phase indeterminacy |
| EP95111714A EP0695042A3 (en) | 1994-07-26 | 1995-07-25 | Viterbi decoding method and decoder with phase uncertainty eliminating ability |
| KR1019950023159A KR960006314A (ko) | 1994-07-26 | 1995-07-26 | 비터비 복호기, 비터비 복호 방법 및 수신 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6173810A JPH0837467A (ja) | 1994-07-26 | 1994-07-26 | ビタビ復号器およびビタビ復号方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0837467A true JPH0837467A (ja) | 1996-02-06 |
Family
ID=15967584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6173810A Withdrawn JPH0837467A (ja) | 1994-07-26 | 1994-07-26 | ビタビ復号器およびビタビ復号方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5724394A (ja) |
| EP (1) | EP0695042A3 (ja) |
| JP (1) | JPH0837467A (ja) |
| KR (1) | KR960006314A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010081412A (ko) * | 2000-02-14 | 2001-08-29 | 김효근 | 부호화 ｍｐｓｋ 전송 방식에서 수신 복조 위상만 이용한비터비 복호를 위한 가지 메트릭 계산기 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3280834B2 (ja) * | 1995-09-04 | 2002-05-13 | 沖電気工業株式会社 | 符号化通信方式における信号判定装置および受信装置ならびに信号判定方法および通信路状態推定方法 |
| GB2309865A (en) * | 1996-01-30 | 1997-08-06 | Sony Corp | Radio receiver with Doppler frequency shift correction |
| JP3246349B2 (ja) * | 1996-09-05 | 2002-01-15 | ソニー株式会社 | ビタビ復号化装置 |
| KR100318912B1 (ko) * | 1999-04-28 | 2002-01-04 | 윤종용 | 이동통신시스템에서 구성복호기의 상태값 정규화 장치 및 방법 |
| US6415415B1 (en) * | 1999-09-03 | 2002-07-02 | Infineon Technologies North America Corp. | Survival selection rule |
| JP3923743B2 (ja) * | 2000-03-29 | 2007-06-06 | 株式会社東芝 | 復号装置及び復号方法 |
| CN1442009A (zh) * | 2000-07-03 | 2003-09-10 | 因芬尼昂技术股份公司 | 采用多个硬件数据路径实现acs和传输度量操作的维特比均衡器 |
| KR100605359B1 (ko) * | 2000-11-01 | 2006-07-28 | 삼성전자주식회사 | 광디스크용 고배속 비터비 검출기 |
| US6448910B1 (en) * | 2001-03-26 | 2002-09-10 | Morpho Technologies | Method and apparatus for convolution encoding and viterbi decoding of data that utilize a configurable processor to configure a plurality of re-configurable processing elements |
| DE102004038754A1 (de) * | 2004-08-09 | 2006-02-23 | Micronas Gmbh | Decoder und Verfahren zum Durchführen eines Viterbi-Algorithmus |
| US7250896B1 (en) * | 2006-06-01 | 2007-07-31 | Infineon Technologies Ag | Method for pipelining analog-to-digital conversion and a pipelining analog-to-digital converter with successive approximation |
| US9166628B2 (en) * | 2013-12-13 | 2015-10-20 | Alcatel Lucent | Use of parity-check coding for carrier-phase estimation in an optical transport system |
| CN114111638B (zh) * | 2021-09-07 | 2024-02-20 | 领先光学技术(江苏)有限公司 | 一种基于相位偏折的曲面检测方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4578800A (en) * | 1982-07-12 | 1986-03-25 | Yutaka Yasuda | Synchronization circuit for a Viterbi decoder |
| US4709377A (en) * | 1985-03-13 | 1987-11-24 | Paradyne | Viterbi decoder for wireline modems |
| US5095392A (en) * | 1988-01-27 | 1992-03-10 | Matsushita Electric Industrial Co., Ltd. | Digital signal magnetic recording/reproducing apparatus using multi-level QAM modulation and maximum likelihood decoding |
| US5119243A (en) * | 1988-12-19 | 1992-06-02 | Matsushita Electric Industrial Co., Ltd. | Digital signal magnetic recording/reproducing apparatus |
| JPH03128552A (ja) * | 1989-07-31 | 1991-05-31 | Nec Corp | データ伝送システムのための変復調装置 |
| JP2553743B2 (ja) * | 1990-07-05 | 1996-11-13 | 松下電器産業株式会社 | ディジタル信号磁気記録再生装置 |
| JP3138829B2 (ja) * | 1991-08-26 | 2001-02-26 | 富士通株式会社 | 符号化復号化制御方式 |
| US5379396A (en) * | 1991-10-11 | 1995-01-03 | Intel Corporation | Write ordering for microprocessor depending on cache hit and write buffer content |
| JP2768169B2 (ja) * | 1992-09-22 | 1998-06-25 | 日本電気株式会社 | データ伝送方式 |
| JPH06232921A (ja) * | 1993-02-03 | 1994-08-19 | Sony Corp | ビタビ復号方法およびその装置 |
-
1994
- 1994-07-26 JP JP6173810A patent/JPH0837467A/ja not_active Withdrawn
-
1995
- 1995-07-19 US US08/503,942 patent/US5724394A/en not_active Expired - Fee Related
- 1995-07-25 EP EP95111714A patent/EP0695042A3/en not_active Withdrawn
- 1995-07-26 KR KR1019950023159A patent/KR960006314A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010081412A (ko) * | 2000-02-14 | 2001-08-29 | 김효근 | 부호화 ｍｐｓｋ 전송 방식에서 수신 복조 위상만 이용한비터비 복호를 위한 가지 메트릭 계산기 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0695042A3 (en) | 1996-12-27 |
| EP0695042A2 (en) | 1996-01-31 |
| KR960006314A (ko) | 1996-02-23 |
| US5724394A (en) | 1998-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU621183B2 (en) | A method of rapidly controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| JPH0837467A (ja) | ビタビ復号器およびビタビ復号方法 | |
| JP2768169B2 (ja) | データ伝送方式 | |
| JP2001522194A (ja) | 合成トレリスシステムおよび方法 | |
| EP0380876A2 (en) | Phase synchronous maximum likelihood decoder | |
| JPH0810879B2 (ja) | 復調装置 | |
| JPS62190934A (ja) | デ−タ復調装置 | |
| WO2000065794A1 (fr) | Recepteur pour station de base radio numerique | |
| JP3381286B2 (ja) | ビタビ復号方法およびその装置 | |
| JP3438700B2 (ja) | Ｂｓディジタル放送受信装置及びｂｓディジタル放送受信方法 | |
| JP3099759B2 (ja) | ビタビ復号回路 | |
| JP3348451B2 (ja) | 送信方法、送信装置、ビタビ復号方法およびビタビ復号装置 | |
| JPH0955771A (ja) | ディジタル伝送信号復調システム | |
| JPH06232921A (ja) | ビタビ復号方法およびその装置 | |
| EP2328313A1 (en) | Method and apparatus for demodulating differential binary phase shift keying modulated signals | |
| JP2000174744A (ja) | フレーム同期回路 | |
| JP3392776B2 (ja) | デジタル放送受信機 | |
| JP3382891B2 (ja) | 位相変調信号のデジタル処理による復調方法及びデジタル復調装置 | |
| JP3550124B2 (ja) | デジタル放送受信装置 | |
| JPH07114424B2 (ja) | 搬送波同期復調装置 | |
| JPH09130440A (ja) | 検波回路装置 | |
| EP0312200A2 (en) | Synchroniser for a decoder and decoder system | |
| JPH11252189A (ja) | デジタル信号復調装置および方法、並びに提供媒体 | |
| JP2005217636A (ja) | Ｑａｍ送信システムおよびｑａｍ受信装置 | |
| JPH09307598A (ja) | ビタビ復号方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |