JP3099759B2 - ビタビ復号回路 - Google Patents
ビタビ復号回路Info
- Publication number
- JP3099759B2 JP3099759B2 JP08323792A JP32379296A JP3099759B2 JP 3099759 B2 JP3099759 B2 JP 3099759B2 JP 08323792 A JP08323792 A JP 08323792A JP 32379296 A JP32379296 A JP 32379296A JP 3099759 B2 JP3099759 B2 JP 3099759B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- phase
- decoding
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【0001】
【発明の属する技術分野】本発明はビタビ復号回路に係
り、特に8相位相変調(PSK)された多値信号の復調
におけるビタビ復号回路に関する。
り、特に8相位相変調(PSK)された多値信号の復調
におけるビタビ復号回路に関する。
【0002】
【従来の技術】多値位相変調方式については、直交位相
変調(QPSK)、8相PSK、16値直交振幅変調
(16QAM)、64QAM、256QAMなどの変調
方式が知られている。このうち、8相PSKの復調にお
いては同期検波用の基準搬送波再生時に、位相差360
°の間に8個の安定点が存在するコスタスループによる
再生装置で再生すると、再生搬送波がこの8個の安定点
のどれか1つの安定点に引き込まれ、常時所定の位相の
基準搬送波を再生することができない位相不確定性が存
在するが、8相PSKではBPSK、QPSKなどの復
調の際に通常使用される差動論理回路による位相不確定
性除去ができないため、位相不確定性を除去するため
に、特定パターンのユニークワードをデータ伝送部に付
加した同期方式や、45°位相検波の付加を行い位相同
期点への切り換えを行う方式などが採用されている。
変調(QPSK)、8相PSK、16値直交振幅変調
(16QAM)、64QAM、256QAMなどの変調
方式が知られている。このうち、8相PSKの復調にお
いては同期検波用の基準搬送波再生時に、位相差360
°の間に8個の安定点が存在するコスタスループによる
再生装置で再生すると、再生搬送波がこの8個の安定点
のどれか1つの安定点に引き込まれ、常時所定の位相の
基準搬送波を再生することができない位相不確定性が存
在するが、8相PSKではBPSK、QPSKなどの復
調の際に通常使用される差動論理回路による位相不確定
性除去ができないため、位相不確定性を除去するため
に、特定パターンのユニークワードをデータ伝送部に付
加した同期方式や、45°位相検波の付加を行い位相同
期点への切り換えを行う方式などが採用されている。
【0003】また、8相PSKでは45°位相角を含む
ため、0°/90°の直交検波では一部の距離において
最大の信号対雑音比(S/N)が得られないため、位相
不確定性を除去する後者の45°位相検波結果を、ビタ
ビ復号に用いてビタビ復号を行う方法や、符号化率を”
1”に近くする方法等がとられている。
ため、0°/90°の直交検波では一部の距離において
最大の信号対雑音比(S/N)が得られないため、位相
不確定性を除去する後者の45°位相検波結果を、ビタ
ビ復号に用いてビタビ復号を行う方法や、符号化率を”
1”に近くする方法等がとられている。
【0004】
【発明が解決しようとする課題】しかるに、ユニークワ
ードをデータ伝送部に付加して位相不確定性を除去する
同期方式では、ユニークワードを付加することで実際に
伝送するデータ量が低減し、また、ユニークワードを付
加しないときと同一のデータ量を伝送しようとした場合
はビットレートが高くなり、変調波の占有帯域幅を広げ
てしまう。
ードをデータ伝送部に付加して位相不確定性を除去する
同期方式では、ユニークワードを付加することで実際に
伝送するデータ量が低減し、また、ユニークワードを付
加しないときと同一のデータ量を伝送しようとした場合
はビットレートが高くなり、変調波の占有帯域幅を広げ
てしまう。
【0005】また、45°及びそれと直交する検波回路
を付加し、切り換える従来の復号方法はBPSK、QP
SKのビタビ復号と比較して2倍以上の回路を必要と
し、コスト、保守性、信頼性の点で不利であるという問
題がある。
を付加し、切り換える従来の復号方法はBPSK、QP
SKのビタビ復号と比較して2倍以上の回路を必要と
し、コスト、保守性、信頼性の点で不利であるという問
題がある。
【0006】本発明は以上の点に鑑みなされたもので、
ユニークワードの付加無しに0°/90°の直交検波の
みでビタビ復号の符号化利得が得られるビタビ復号回路
を提供することを目的とする。
ユニークワードの付加無しに0°/90°の直交検波の
みでビタビ復号の符号化利得が得られるビタビ復号回路
を提供することを目的とする。
【0007】また、本発明の他の目的は、簡単な構成の
位相不確定性除去のための回路により、8相PSK復調
を行い得るビタビ復号回路を提供することにある。
位相不確定性除去のための回路により、8相PSK復調
を行い得るビタビ復号回路を提供することにある。
【0008】更に、本発明の他の目的は、ロジックレベ
ルで動作することで、高速にビタビ復号を行い得るビタ
ビ復号回路を提供することにある。
ルで動作することで、高速にビタビ復号を行い得るビタ
ビ復号回路を提供することにある。
【0009】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、8相PSK信号を直交検波してI信号と
Q信号を出力する復調部と、I信号とQ信号を入力信号
として受け、8相逆マッピング、座標変換及びユークリ
ッド距離計算をテーブルを用いて行い、ユークリッド距
離が最小な4個のブランチメトリックを発生するデータ
変換部と、データ変換部から出力されたブランチメトリ
ックを受けてビタビ復号を行う第1の復号手段と、第1
の復号手段において復号の際に得られるパスメモリの最
大値をオーバーフローとした時、該オーバーフローの単
位時間当たりの回数が所定のしきい値を越えたことを判
断したときは、データ変換部に対して座標変換を行うノ
ード判定制御部と、復調部から出力されるI信号及びQ
信号と、第1の復号手段においてブランチメトリックの
3ビットデータのうちビタビ復号されたS/Nが良い方
の2ビットデータとにより、3ビットデータのうちビタ
ビ復号されていない残りの1ビットデータを復号する第
2の復号手段とを有することを特徴とする。
め、本発明は、8相PSK信号を直交検波してI信号と
Q信号を出力する復調部と、I信号とQ信号を入力信号
として受け、8相逆マッピング、座標変換及びユークリ
ッド距離計算をテーブルを用いて行い、ユークリッド距
離が最小な4個のブランチメトリックを発生するデータ
変換部と、データ変換部から出力されたブランチメトリ
ックを受けてビタビ復号を行う第1の復号手段と、第1
の復号手段において復号の際に得られるパスメモリの最
大値をオーバーフローとした時、該オーバーフローの単
位時間当たりの回数が所定のしきい値を越えたことを判
断したときは、データ変換部に対して座標変換を行うノ
ード判定制御部と、復調部から出力されるI信号及びQ
信号と、第1の復号手段においてブランチメトリックの
3ビットデータのうちビタビ復号されたS/Nが良い方
の2ビットデータとにより、3ビットデータのうちビタ
ビ復号されていない残りの1ビットデータを復号する第
2の復号手段とを有することを特徴とする。
【0010】この発明では、直交検波により発生するレ
ベル比の小さい(S/Nの悪い)1ビットのデータにつ
いて、レベル比の大きい(S/Nの良い)2ビットデー
タをビタビ復号し、その復号データから残りの1ビット
のデータを復号する。
ベル比の小さい(S/Nの悪い)1ビットのデータにつ
いて、レベル比の大きい(S/Nの良い)2ビットデー
タをビタビ復号し、その復号データから残りの1ビット
のデータを復号する。
【0011】
【0012】 また、この発明では、データ変換部はブ
ランチメトリック発生のテーブルと共に、座標変換(位
相回転)のテーブルを有しており、位相不確定性除去の
ための位相回転を、ノード判定制御部からの制御信号に
基づいて、ブランチメトリック発生時に擬似的に行うこ
とにより、8相PSK信号の検波について45°及びそ
れと直交したデータ検出と処理切換が不要にできる。
ランチメトリック発生のテーブルと共に、座標変換(位
相回転)のテーブルを有しており、位相不確定性除去の
ための位相回転を、ノード判定制御部からの制御信号に
基づいて、ブランチメトリック発生時に擬似的に行うこ
とにより、8相PSK信号の検波について45°及びそ
れと直交したデータ検出と処理切換が不要にできる。
【0013】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
て図面と共に説明する。
【0014】図1は本発明になるビタビ復号回路の一実
施の形態のブロック図を示す。同図に示すように、この
実施の形態は復調部1とビタビ復号部2から構成されて
いる。ビタビ復号部2は、A/Dコンバータ3a、3
b、データ変換部4、加算比較回路5、パスメモリ部
6、最尤判定部7、ノード判定制御部8、遅延部9及び
データ復号部10から構成されている。
施の形態のブロック図を示す。同図に示すように、この
実施の形態は復調部1とビタビ復号部2から構成されて
いる。ビタビ復号部2は、A/Dコンバータ3a、3
b、データ変換部4、加算比較回路5、パスメモリ部
6、最尤判定部7、ノード判定制御部8、遅延部9及び
データ復号部10から構成されている。
【0015】復調部1は入力された8相PSK変調波
を、再生キャリアにより直交検波を行い、更にナイキス
トフィルタにより最適なS/N化を行って得られた2種
類のアナログ信号をそれぞれビタビ復号部2内のA/D
コンバータ3a、3bに供給する。
を、再生キャリアにより直交検波を行い、更にナイキス
トフィルタにより最適なS/N化を行って得られた2種
類のアナログ信号をそれぞれビタビ復号部2内のA/D
コンバータ3a、3bに供給する。
【0016】A/Dコンバータ3a及び3bはそれぞれ
入力されたアナログ信号を、同時に入力される再生クロ
ックにてサンプリングを行い、4ビットのディジタルデ
ータである0°検波用同相信号(I信号)と90°検波
用直交信号(Q信号)とを出力する。データ変換部4
は、入力されたI信号とQ信号に対して、それぞれ8相
逆マッピング・座標変換、2乗ユークリッド距離計算を
テーブルを参照して行う。
入力されたアナログ信号を、同時に入力される再生クロ
ックにてサンプリングを行い、4ビットのディジタルデ
ータである0°検波用同相信号(I信号)と90°検波
用直交信号(Q信号)とを出力する。データ変換部4
は、入力されたI信号とQ信号に対して、それぞれ8相
逆マッピング・座標変換、2乗ユークリッド距離計算を
テーブルを参照して行う。
【0017】テーブルはリード・オンリ・メモリ(RO
M)に記憶されている。このROMのアドレスにA/D
コンバータ3a、3bから入力される4ビットのI信号
及び4ビットのQ信号と、後述のノード判定制御部8か
らの2ビットの位相制御信号と、1ビットの硬判定・軟
判定が入力され、ブランチメトリックを発生するテーブ
ルは、復号される3ビットデータのaチャンネルデータ
(a値)が”1”と”0”のときで、ユークリッド距離
が最小となる方を出力するので、4個のテーブルよりブ
ランチメトリックを発生する。それは、二重パスよりト
レリス線図により復号を行うが、a値が”0”、”1”
とも同じメトリック値と加算するので、ユークリッド距
離の最小を出力することで二重パスの選択をすることに
等しい。
M)に記憶されている。このROMのアドレスにA/D
コンバータ3a、3bから入力される4ビットのI信号
及び4ビットのQ信号と、後述のノード判定制御部8か
らの2ビットの位相制御信号と、1ビットの硬判定・軟
判定が入力され、ブランチメトリックを発生するテーブ
ルは、復号される3ビットデータのaチャンネルデータ
(a値)が”1”と”0”のときで、ユークリッド距離
が最小となる方を出力するので、4個のテーブルよりブ
ランチメトリックを発生する。それは、二重パスよりト
レリス線図により復号を行うが、a値が”0”、”1”
とも同じメトリック値と加算するので、ユークリッド距
離の最小を出力することで二重パスの選択をすることに
等しい。
【0018】加算比較回路5及びパスメモリ部6は、二
重パスによりトレリス線図の復号を行う。最尤判定部7
は、パスメモリ部6より入力された4個のメトリック値
の中から、最もメトリック値が小さなものを選択して選
択コード値としてパスメモリ部6へ出力する。
重パスによりトレリス線図の復号を行う。最尤判定部7
は、パスメモリ部6より入力された4個のメトリック値
の中から、最もメトリック値が小さなものを選択して選
択コード値としてパスメモリ部6へ出力する。
【0019】データ復号部10は、A/Dコンバータ3
a、3bより遅延部9を通して入力されるI信号及びQ
信号の座標点と、パスメモリ部6から入力されるデータ
(b,cチャンネルデータ)とよりa値が”1”,”
0”の時のユークリッド距離を求め、ユークリッド距離
が小さい方のa値をI信号として出力し、またb、cチ
ャンネルデータをQ信号として出力する。また、I信号
については2値の差動復号を行う。
a、3bより遅延部9を通して入力されるI信号及びQ
信号の座標点と、パスメモリ部6から入力されるデータ
(b,cチャンネルデータ)とよりa値が”1”,”
0”の時のユークリッド距離を求め、ユークリッド距離
が小さい方のa値をI信号として出力し、またb、cチ
ャンネルデータをQ信号として出力する。また、I信号
については2値の差動復号を行う。
【0020】ノード判定制御部8は、パスメモリ部6の
出力データを入力信号として受け、ある期間のオーバー
フロー回数をカウントし、そのカウント値がスレッショ
ルドレベルを越えたならば、2ビットカウンタをカウン
トアップし、データ変換部4位相(座標)を4ビットず
らす。なお、a値については、差動復号により2値の位
相不確定性除去が行われるため、b,cチャンネルデー
タで構成されるデータ間、すなわち、360°/N(N
は8相PSKの場合8)の半分の位相制御を行えばよ
い。
出力データを入力信号として受け、ある期間のオーバー
フロー回数をカウントし、そのカウント値がスレッショ
ルドレベルを越えたならば、2ビットカウンタをカウン
トアップし、データ変換部4位相(座標)を4ビットず
らす。なお、a値については、差動復号により2値の位
相不確定性除去が行われるため、b,cチャンネルデー
タで構成されるデータ間、すなわち、360°/N(N
は8相PSKの場合8)の半分の位相制御を行えばよ
い。
【0021】遅延部9はa値のデータを得るため、デー
タ復号部10に入力されるb,c値の処理遅延分の遅延
時間をA/Dコンバータ3a、3bの出力I信号、Q信
号に与え、データ復号部10に出力する。
タ復号部10に入力されるb,c値の処理遅延分の遅延
時間をA/Dコンバータ3a、3bの出力I信号、Q信
号に与え、データ復号部10に出力する。
【0022】次に、この実施の形態の位相不確定性除去
のための位相制御動作について、図2及び図3を併せ参
照して説明する。入力された8相PSK変調は、復調部
1に入力されて2種類の検波信号に直交検波され、その
2種類の検波信号がそれぞれビタビ復号部2内のA/D
コンバータ3a、3bに入力されて、それぞれ4ビット
のディジタルデータであるI信号とQ信号に変換され
る。これらのI信号とQ信号はそれぞれデータ変換部4
に入力されて、初期の座標によりデータの直交によるベ
クトル合成点のブランチメトリック発生及びユークリッ
ド距離算出が行われる。
のための位相制御動作について、図2及び図3を併せ参
照して説明する。入力された8相PSK変調は、復調部
1に入力されて2種類の検波信号に直交検波され、その
2種類の検波信号がそれぞれビタビ復号部2内のA/D
コンバータ3a、3bに入力されて、それぞれ4ビット
のディジタルデータであるI信号とQ信号に変換され
る。これらのI信号とQ信号はそれぞれデータ変換部4
に入力されて、初期の座標によりデータの直交によるベ
クトル合成点のブランチメトリック発生及びユークリッ
ド距離算出が行われる。
【0023】このデータ変換部4の出力信号は、加算比
較回路5、パスメモリ部6及び最尤判定部7により、ビ
タビ復号が行われる。この際、正常位相にて検波したデ
ータと異なる位相にて検波したデータのメトリックの分
散、時間変化が異なることから、正常位相にて検波した
データと異なる位相にて検波したデータのメトリックの
分散値の差を算出し、更にそれを積分した値が、ある値
より小さければ正しい位相でないとし、位相転換するこ
とで位相不確定性の除去ができることが知られている。
較回路5、パスメモリ部6及び最尤判定部7により、ビ
タビ復号が行われる。この際、正常位相にて検波したデ
ータと異なる位相にて検波したデータのメトリックの分
散、時間変化が異なることから、正常位相にて検波した
データと異なる位相にて検波したデータのメトリックの
分散値の差を算出し、更にそれを積分した値が、ある値
より小さければ正しい位相でないとし、位相転換するこ
とで位相不確定性の除去ができることが知られている。
【0024】 しかし、この実施の形態では、パスメモ
リ部6におけるパスメモリの最大値をオーバーフローと
し、このオーバーフロー値を監視し、オーバーフロー値
が復号後のビットエラー値の例えば10−2値相当以上
発生した時に位相相違と判定し、座標変換制御をデータ
変換部4に対して行う。この判定と座標変換制御はノー
ド判定制御部8により行う。ここで、図2はそれぞれ4
ビットのI信号、Q信号のマッピング構成を示し、A〜
Gは8相PSK信号の8個のデータ点(マッピングポイ
ント)を示す。ここで、横軸がI信号、縦軸がQ信号を
示す。また図3はデータ変換部4における位相回転によ
るマッピングデータ表を示す。図3において、マッピン
グポイントA〜Hは図2のデータ点A〜Hに相当し、マ
ッピングポイントAを45°位相回転すると、0°のマ
ッピングポイントHの値に制御され、90°位相回転す
ると0°のマッピングポイントGの値に制御され、同様
に45°位相回転する毎に0°のマッピングポイント
F,E,D,C,Bの値に制御される。他のマッピング
ポイントについても同様である。なお、図3中、それぞ
れ3桁のデータは左からa、b、cの各チャンネルのデ
ータである。
リ部6におけるパスメモリの最大値をオーバーフローと
し、このオーバーフロー値を監視し、オーバーフロー値
が復号後のビットエラー値の例えば10−2値相当以上
発生した時に位相相違と判定し、座標変換制御をデータ
変換部4に対して行う。この判定と座標変換制御はノー
ド判定制御部8により行う。ここで、図2はそれぞれ4
ビットのI信号、Q信号のマッピング構成を示し、A〜
Gは8相PSK信号の8個のデータ点(マッピングポイ
ント)を示す。ここで、横軸がI信号、縦軸がQ信号を
示す。また図3はデータ変換部4における位相回転によ
るマッピングデータ表を示す。図3において、マッピン
グポイントA〜Hは図2のデータ点A〜Hに相当し、マ
ッピングポイントAを45°位相回転すると、0°のマ
ッピングポイントHの値に制御され、90°位相回転す
ると0°のマッピングポイントGの値に制御され、同様
に45°位相回転する毎に0°のマッピングポイント
F,E,D,C,Bの値に制御される。他のマッピング
ポイントについても同様である。なお、図3中、それぞ
れ3桁のデータは左からa、b、cの各チャンネルのデ
ータである。
【0025】データ変換部4では、この座標変換制御を
受け、I信号とQ信号のベクトル合成点の座標変換を変
化した形でテーブル値を出力する。このテーブル値に対
して加算比較回路5、パスメモリ部6及び最尤判定部7
により、ビタビ復号が行われ、また、ノード判定制御部
8により前記オーバーフロー値が復号後のビットエラー
値の10-2値相当以下になったと判定された時に上記の
データ変換部4の位相回転を止める。
受け、I信号とQ信号のベクトル合成点の座標変換を変
化した形でテーブル値を出力する。このテーブル値に対
して加算比較回路5、パスメモリ部6及び最尤判定部7
により、ビタビ復号が行われ、また、ノード判定制御部
8により前記オーバーフロー値が復号後のビットエラー
値の10-2値相当以下になったと判定された時に上記の
データ変換部4の位相回転を止める。
【0026】次に、本実施の形態の復調データの不確定
性の復号動作について、図4を併せ参照して説明する。
8相PSK変調の際に、任意にデータのマッピングを行
うが、本説明に関し、図4に示すマッピングにて動作説
明を行う。また、畳み込みを2/3で行う。この場合、
1チャンネルに対しては、畳み込み符号化されてないデ
ータをaチャンネルデータとしたとき、図4に示すよう
に、レベル1とレベル2間に0,1の変化点が存在する
が、この変化点はレベル2、レベル3に比較しS/Nが
悪く、ビタビ復号されないため、データの誤りが大きく
なってしまう。
性の復号動作について、図4を併せ参照して説明する。
8相PSK変調の際に、任意にデータのマッピングを行
うが、本説明に関し、図4に示すマッピングにて動作説
明を行う。また、畳み込みを2/3で行う。この場合、
1チャンネルに対しては、畳み込み符号化されてないデ
ータをaチャンネルデータとしたとき、図4に示すよう
に、レベル1とレベル2間に0,1の変化点が存在する
が、この変化点はレベル2、レベル3に比較しS/Nが
悪く、ビタビ復号されないため、データの誤りが大きく
なってしまう。
【0027】ただし、このときのb,cチャンネルデー
タを見ると、11,00であり、この値を見ることで、
aチャンネルのデータ判断が可能となる。また、b,c
チャンネルデータはビタビ復号が行われるため、このビ
タビ復号により、より確からしさが得られる。このb,
cチャンネルデータと同時にaチャンネルデータの復号
を行うため、A/Dコンバータ3a、3bの出力データ
(I信号、Q信号)に対し遅延部9によりビタビ復号分
の遅延を与えてデータ復号部10に入力し、b,cチャ
ンネルデータよりaチャンネルデータを復号する。この
後、aチャンネルデータについて差動復号化を行う。以
上により、aチャンネルデータはビタビ復号と同等のビ
ットエラー改善が行われる。
タを見ると、11,00であり、この値を見ることで、
aチャンネルのデータ判断が可能となる。また、b,c
チャンネルデータはビタビ復号が行われるため、このビ
タビ復号により、より確からしさが得られる。このb,
cチャンネルデータと同時にaチャンネルデータの復号
を行うため、A/Dコンバータ3a、3bの出力データ
(I信号、Q信号)に対し遅延部9によりビタビ復号分
の遅延を与えてデータ復号部10に入力し、b,cチャ
ンネルデータよりaチャンネルデータを復号する。この
後、aチャンネルデータについて差動復号化を行う。以
上により、aチャンネルデータはビタビ復号と同等のビ
ットエラー改善が行われる。
【0028】
【発明の効果】以上説明したように、本発明によれば、
直交検波により発生するレベル比の小さい(S/Nの悪
い)データについて、レベル比の大きい(S/Nの良
い)データをビタビ復号し、その復号データより符号利
得のないチャンネルデータを復号するようにしたため、
ユニークワードの付加なしに8相PSK変調されたデー
タのビタビ復号を0°/90°の直交検波のみにてビタ
ビ復号の符号化利得が得られる。
直交検波により発生するレベル比の小さい(S/Nの悪
い)データについて、レベル比の大きい(S/Nの良
い)データをビタビ復号し、その復号データより符号利
得のないチャンネルデータを復号するようにしたため、
ユニークワードの付加なしに8相PSK変調されたデー
タのビタビ復号を0°/90°の直交検波のみにてビタ
ビ復号の符号化利得が得られる。
【0029】また、本発明によれば、データ変換部はブ
ランチメトリック発生のテーブルと共に、座標変換(位
相回転)のテーブルを有しており、位相不確定性除去の
ための位相回転をブランチメトリック発生に擬似的に行
うことにより、8相PSK信号の検波について45°及
びそれと直交したデータ検出と処理切換が不要にできる
ため、8相PSK変調されたデータの復調の際に発生す
る位相不確定性除去のための回路を簡略化でき、回路規
模が小さいことで保守性、信頼性を向上することができ
る。
ランチメトリック発生のテーブルと共に、座標変換(位
相回転)のテーブルを有しており、位相不確定性除去の
ための位相回転をブランチメトリック発生に擬似的に行
うことにより、8相PSK信号の検波について45°及
びそれと直交したデータ検出と処理切換が不要にできる
ため、8相PSK変調されたデータの復調の際に発生す
る位相不確定性除去のための回路を簡略化でき、回路規
模が小さいことで保守性、信頼性を向上することができ
る。
【0030】更に、本発明によれば、ロジックレベルで
動作するため装置の高速化を実現できる。
動作するため装置の高速化を実現できる。
【図1】本発明の一実施の形態のブロック図である。
【図2】本発明の座標変換例を示す概念図である。
【図3】座標変換時、各位相角に値するマッピングデー
タを示す図である。
タを示す図である。
【図4】8相PSKデータマッピング例を示す概念図で
ある。
ある。
1 復調部 2 ビタビ復号部 3a、3b A/Dコンバータ 4 データ変換部 5 加算比較回路 6 パスメモリ部 7 最尤判定部 8 ノード判定制御部 9 遅延部 10 データ復号部
Claims (1)
- 【請求項1】 8相PSK信号を直交検波してI信号と
Q信号を出力する復調部と、 前記I信号とQ信号を入力信号として受け、8相逆マッ
ピング、座標変換及びユークリッド距離計算をテーブル
を用いて行い、ユークリッド距離が最小な4個のブラン
チメトリックを発生するデータ変換部と、前記データ変換部から出力された前記ブランチメトリッ
クを受けてビタビ復号を行う第1の復号手段と、 前記第1の復号手段において復号の際に得られるパスメ
モリの最大値をオーバーフローとした時、該オーバーフ
ローの単位時間当たりの回数が所定のしきい値を越えた
ことを判断したときは、前記データ変換部に対して座標
変換を行うノード判定制御部と、 前記復調部から出力される前記I信号及びQ信号と、前
記第1の復号手段において前記ブランチメトリックの3
ビットデータのうちビタビ復号されたS/Nが良い方の
2ビットデータとにより、前記3ビットデータのうちビ
タビ復号されていない残りの1ビットデータを復号する
第2の復号手段と を有することを特徴とするビタビ復号
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08323792A JP3099759B2 (ja) | 1996-12-04 | 1996-12-04 | ビタビ復号回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08323792A JP3099759B2 (ja) | 1996-12-04 | 1996-12-04 | ビタビ復号回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10164162A JPH10164162A (ja) | 1998-06-19 |
JP3099759B2 true JP3099759B2 (ja) | 2000-10-16 |
Family
ID=18158675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08323792A Expired - Fee Related JP3099759B2 (ja) | 1996-12-04 | 1996-12-04 | ビタビ復号回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3099759B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0497842U (ja) * | 1991-01-14 | 1992-08-25 | ||
KR102633258B1 (ko) * | 2021-12-30 | 2024-02-05 | (주)하비스 | 차량 의자 뒷면에 지지되는 확장판을 구비한 캠핑 장치 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002009733A (ja) | 2000-06-27 | 2002-01-11 | Hitachi Kokusai Electric Inc | 直交周波数分割多重変調方式の伝送装置 |
KR100682245B1 (ko) * | 2000-12-30 | 2007-02-15 | 매그나칩 반도체 유한회사 | 채널 영향에 따라 입력신호를 보정하는 비터비 디코더 |
KR100785863B1 (ko) * | 2001-06-30 | 2007-12-13 | 매그나칩 반도체 유한회사 | Qpsk 디모듈레이터와 비터비 디코더를 인터페이스하는인터페이스장치 및 방법 |
-
1996
- 1996-12-04 JP JP08323792A patent/JP3099759B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0497842U (ja) * | 1991-01-14 | 1992-08-25 | ||
KR102633258B1 (ko) * | 2021-12-30 | 2024-02-05 | (주)하비스 | 차량 의자 뒷면에 지지되는 확장판을 구비한 캠핑 장치 |
Also Published As
Publication number | Publication date |
---|---|
JPH10164162A (ja) | 1998-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5233630A (en) | Method and apparatus for resolving phase ambiguities in trellis coded modulated data | |
US5428631A (en) | Method and apparatus for resolving phase ambiguities in trellis coded modulated data | |
US5878085A (en) | Trellis coded modulation communications using pilot bits to resolve phase ambiguities | |
JP2768169B2 (ja) | データ伝送方式 | |
US6516037B1 (en) | Multilevel coding with time diversity | |
JP2003046586A (ja) | ディジタル無線通信システム | |
JPH07202854A (ja) | 移動および屋内無線チャネル用の検波後選択合成ダイバーシチに用いる復号化方法及び検波後選択合成ダイバーシチ受信機 | |
EP1182839A2 (en) | Convolutionally encoded QAM transmission | |
JPH0810879B2 (ja) | 復調装置 | |
JP3099759B2 (ja) | ビタビ復号回路 | |
CA2043782C (en) | Error control coding arrangement for digital communications system | |
JPH0837467A (ja) | ビタビ復号器およびビタビ復号方法 | |
US5608763A (en) | Method and apparatus for decoding a radio frequency signal containing a sequence of phase values | |
US5848102A (en) | Method and apparatus for encoding/decoding QAM trellis coded data | |
CN101499992B (zh) | 解码设备和方法、接收设备和方法 | |
JP2000315957A (ja) | 復号装置 | |
US6118826A (en) | Method and apparatus for encoding/decoding QAM trellis coded data | |
KR100524379B1 (ko) | 코셋 매핑을 이용한 프래그머틱 티씨엠 복호기 및 그 방법 | |
JPS62190934A (ja) | デ−タ復調装置 | |
JPH06120995A (ja) | ディジタル無線用受信機のフレーム同期回路 | |
US7164734B2 (en) | Decision directed phase locked loops (DD-PLL) with excess processing power in digital communication systems | |
JPH08288967A (ja) | 伝送方式とその送受信装置及びトレリス復号器 | |
JPH0955771A (ja) | ディジタル伝送信号復調システム | |
JP3381286B2 (ja) | ビタビ復号方法およびその装置 | |
JPH0748677B2 (ja) | 等化器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |