JP3923743B2 - 復号装置及び復号方法 - Google Patents
復号装置及び復号方法 Download PDFInfo
- Publication number
- JP3923743B2 JP3923743B2 JP2001071358A JP2001071358A JP3923743B2 JP 3923743 B2 JP3923743 B2 JP 3923743B2 JP 2001071358 A JP2001071358 A JP 2001071358A JP 2001071358 A JP2001071358 A JP 2001071358A JP 3923743 B2 JP3923743 B2 JP 3923743B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- reed
- decoding
- unit
- muller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/136—Reed-Muller [RM] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/45—Soft decoding, i.e. using symbol reliability information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/45—Soft decoding, i.e. using symbol reliability information
- H03M13/451—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD]
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Description
【発明の属する技術分野】
本発明は、リード・マラー(リード・マラー)復号装置及び復号方法に関する。
【0002】
【従来の技術】
誤り訂正符号の一種としてリード・マラー符号が知られている。通常のリード・マラー符号は6ビットの信号系列を32ビットの符号系列に変換するリード・マラー(32,6)符号である。リード・マラー符号においては、n=2m(nは符号長、mは自然数(n=32とすると、mは5))とすると、符号語間の最小ユークリッド距離が2m−r(rは符号の次数)であることが知られている。一般に、誤り訂正符号では符号語間の最小ユークリッド距離が大きい程、特性が良い(誤りに強い)。しかし、その分、伝送レートが下がる。そこで、伝送レートをさほど下げずに特性を良くするために、従来のリード・マラー符号にマスクシンボルを加えて最小ユークリッド距離を大きくとる方式が提案されている(3rd Generation Partnership Project; Technical Specification Group Radio Access Network; Multiplexing and channel coding (FDD) (Release 1999) 3G TS 25.212 V3.3.0 (2000-06))。この符号は6ビットの信号系列に4ビットのマスクシンボルを加えた合計10ビットの信号系列を32ビットの符号系列に変換するリード・マラー(32,10)符号と呼ばれる。
【0003】
リード・マラー符号の復号装置は単純な多数決回路で実現できることが知られている(特開平9−74359号公報)。しかし、リード・マラー(32,6)符号についての多数決回路は比較的容易に実現できるが、リード・マラー(32,10)符号においては、多数決判定の際に計算しなければならないチェックサムの算出が困難である。
【0004】
そこで、多数決判定を使わない復号の一例として、相関値計算による最尤復号も考えられている(Harmonization impact on TFCI and New Optimal Coding for extended TFCI with almost no Complexity increase (rev 1))TSGR#6(99)970)。しかし、この方法は、受信系列に対してすべての符号語の相関をとるため、もともと演算量が多く、ハードウェアの規模的もかなり大きなものになり、リード・マラー(32,10)符号については実現が困難である。
【0005】
【発明が解決しようとする課題】
このように、近年提案されたマスクシンボルを含んだリード・マラー符号は誤りに対して強いが、復号装置を実現するのが困難であった。
【0006】
本発明の目的は、マスクシンボルを用いたリード・マラー符号の復号装置、復号方法において、演算量、ハードウェアの規模を低減することである。
【0007】
【課題を解決するための手段】
上記した課題を解決し目的を達成するために、本発明は以下に示す手段を用いている。
【0008】
(1)マスクシンボルと直交符号とを用いて情報信号を符号化したリード・マラー符号の復号装置は、符号化に使われる可能性のある1つのマスクシンボルと該マスクシンボルに対応する情報信号の第1の部分との排他的論理和と、前記リード・マラー符号と、の排他的論理和をとる演算部(14)と、前記演算部の出力のチェックサムを計算し、該チェックサムを多数決判定し、直交符号に対応する情報信号の第2の部分の一部を復号する第1の復号部(16、18)と、前記第1の復号部の出力と直交符号との乗算結果と、前記演算部の出力と、の排他的論理和をとり、排他的論理和を多数決判定し、前記第2の部分の残りの部分を復号する第2の復号部(24)と、前記第1、第2の復号部により復号された前記第2の部分の全部と、前記第1の部分と、をリード・マラー符号化するリード・マラー符号化部(26)と、符号化に使われる可能性のある複数のマスクシンボルを前記演算部(14)に供給した時の前記リード・マラー符号化部(26)の出力と、前記演算部に供給されるリード・マラー符号と、のユークリッド距離の最小値を検出する最小距離検出部(30)とを具備し、ユークリッド距離の最小値が得られるマスクシンボルに基づいて前記第1の部分を復号する。
【0009】
(2)マスクシンボルと直交符号とを用いて情報信号を符号化したリード・マラー符号の復号方法は、符号化に使われる可能性のある1つのマスクシンボルと該マスクシンボルに対応する情報信号の第1の部分との排他的論理和と、前記リード・マラー符号と、の排他的論理和をとる第1のステップと、前記第1のステップの出力のチェックサムを計算し、該チェックサムを多数決判定し、直交符号に対応する情報信号の第2の部分の一部を復号する第2のステップと、前記第2のステップの出力と直交符号との乗算結果と、前記第1のステップの出力と、の排他的論理和をとり、排他的論理和を多数決判定し、前記第2の部分の残りの部分を復号する第3のステップと、前記第2、第3のステップにより復号された前記第2の部分の全部と、前記第1の部分と、をリード・マラー符号化する第4のステップと、前記第1のステップから第4のステップまでを符号化に使われる可能性のある複数のマスクシンボルについて実行した時の前記第4ステップの出力と、前記第1のステップで使われるリード・マラー符号と、のユークリッド距離の最小値を検出する第5のステップとを具備し、
ユークリッド距離の最小値が得られるマスクシンボルに基づいて前記第1の部分を復号する。
【0010】
(3)マスクシンボルと直交符号とを用いて情報信号を符号化したリード・マラー符号の復号装置は、符号化に使われる可能性のある1つのマスクシンボルと該マスクシンボルに対応する情報信号の第1の部分との排他的論理和と、前記リード・マラー符号と、の排他的論理和をとる第1の演算部(14)と、前記第1の演算部の出力のチェックサムを計算し、該チェックサムを多数決判定し、直交符号に対応する情報信号の第2の部分の一部を復号する復号部(16、18)と、前記復号部の出力と直交符号との乗算結果の各ビット成分の第1の累積加算と、該乗算結果の各ビット成分の反転成分の第2の累積加算とを求め、該第1、第2の累積加算結果のユークリッド距離のより小さいものを求める第2の演算部(54)と、符号化に使われる可能性のある複数のマスクシンボルを前記第1の演算部(14)に供給した時の前記第2の演算部(54)の出力の最小値を検出する最小距離検出部(30)とを具備し、累積加算の最小値が得られるマスクシンボルに基づいて前記第1の部分を復号する。
【0011】
(4)マスクシンボルと直交符号とを用いて情報信号を符号化したリード・マラー符号の復号方法は、符号化に使われる可能性のある1つのマスクシンボルと該マスクシンボルに対応する情報信号の第1の部分との排他的論理和と、前記リード・マラー符号と、の排他的論理和をとる第1のステップと、前記第1のステップの出力のチェックサムを計算し、該チェックサムを多数決判定し、直交符号に対応する情報信号の第2の部分の一部を復号する第2のステップと、前記第2のステップの出力と直交符号との乗算結果の各ビット成分の第1の累積加算と、該乗算結果の各ビット成分の反転成分の第2の累積加算とを求め、該第1、第2の累積加算結果のユークリッド距離のより小さいものを求める第3のステップと、前記第1のステップから第3のステップまでを符号化に使われる可能性のある複数のマスクシンボルについて実行した時の前記第3ステップの出力の最小値を検出する第4のステップとを具備し、累積加算の最小値が得られるマスクシンボルに基づいて前記第1の部分を復号する。
【0012】
(5)マスクシンボルと直交符号とを用いて情報信号を符号化したリード・マラー符号の復号装置において、
符号化に使われる可能性のある1つのマスクシンボルと該マスクシンボルに対応する情報信号の第1の部分との排他的論理和と、前記リード・マラー符号と、を乗算する演算部(60)と、
前記演算部の出力のチェックサムを計算し、該チェックサムを多数決判定し、直交符号に対応する情報信号の第2の部分の一部を復号する第1の復号部(16、18)と、
前記第1の復号部の出力と直交符号との乗算結果と、前記演算部の出力と、の乗算結果を多数決判定し、前記第2の部分の残りの部分を復号する第2の復号部(24)と、
前記第1、第2の復号部により復号された前記第2の部分の全部と、前記第1の部分と、をリード・マラー符号化するリード・マラー符号化部(26)と、
符号化に使われる可能性のある複数のマスクシンボルを前記演算部(14)に供給した時の前記リード・マラー符号化部(26)の出力と、前記演算部に供給されるリード・マラー符号と、の相関の最大値を検出する最大値検出部(66)とを具備し、
相関の最大値が得られるマスクシンボルに基づいて前記第1の部分を復号する復号装置。
【0013】
(6)マスクシンボルと直交符号とを用いて情報信号を符号化したリード・マラー符号の復号方法は、符号化に使われる可能性のある1つのマスクシンボルと該マスクシンボルに対応する情報信号の第1の部分との排他的論理和と、前記リード・マラー符号と、を乗算する第1のステップと、前記第1のステップの出力のチェックサムを計算し、該チェックサムを多数決判定し、直交符号に対応する情報信号の第2の部分の一部を復号する第2のステップと、前記第2のステップの出力と直交符号との乗算結果と、前記第1のステップの出力と、の乗算結果を多数決判定し、前記第2の部分の残りの部分を復号する第3のステップと、前記第2、第3のステップにより復号された前記第2の部分の全部と、前記第1の部分と、をリード・マラー符号化する第4のステップと、前記第1のステップから第4のステップまでを符号化に使われる可能性のある複数のマスクシンボルについて実行した時の前記第4ステップの出力と、前記第1のステップで使われるリード・マラー符号と、の相関の最大値を検出する第5のステップとを具備し、相関の最大値が得られるマスクシンボルに基づいて前記第1の部分を復号する。
【0014】
(7)マスクシンボルと直交符号とを用いて情報信号を符号化したリード・マラー符号の復号装置は、符号化に使われる可能性のある1つのマスクシンボルと該マスクシンボルに対応する情報信号の第1の部分との排他的論理和と、前記リード・マラー符号と、を乗算する第1の演算部(60)と、前記第1の演算部の出力のチェックサムを計算し、該チェックサムを多数決判定し、直交符号に対応する情報信号の第2の部分の一部を復号する復号部(16、18)と、前記復号部の出力と直交符号との乗算結果の各ビット成分の第1の累積加算と、該乗算結果の各ビット成分の反転成分の第2の累積加算とを求め、該第1、第2の累積加算のより大きいものを求める第2の演算部(78)と、符号化に使われる可能性のある複数のマスクシンボルを前記第1の演算部(60)に供給した時の前記第2の演算部(78)の出力の最大値を検出する最大値検出部(66)とを具備し、累積加算の最大値が得られるマスクシンボルに基づいて前記第1の部分を復号する。
【0015】
(8)マスクシンボルと直交符号とを用いて情報信号を符号化したリード・マラー符号の復号方法は、符号化に使われる可能性のある1つのマスクシンボルと該マスクシンボルに対応する情報信号の第1の部分との排他的論理和と、前記リード・マラー符号と、を乗算する第1のステップと、前記第1のステップの出力のチェックサムを計算し、該チェックサムを多数決判定し、直交符号に対応する情報信号の第2の部分の一部を復号する第2のステップと、前記第2のステップの出力と直交符号との乗算結果の各ビット成分の第1の累積加算と、該乗算結果の各ビット成分の反転成分の第2の累積加算とを求め、該第1、第2の累積加算のより大きいものを求める第3のステップと、前記第1のステップから第3のステップまでを符号化に使われる可能性のある複数のマスクシンボルについて実行した時の前記第3のステップの最大値を検出する第4のステップとを具備し、累積加算の最大値が得られるマスクシンボルに基づいて前記第1の部分を復号する。
【0016】
本発明によれば、マスクシンボルを用いたリード・マラー符号からマスクシンボルを外したものを多数決判定によりリード・マラー復号し、この復号結果にマスクシンボルを加えたものをリードマラー符号化し、この符号化出力と元の符号とのユークリッド距離、または相関を求める処理をマスクシンボルの数だけ繰り返し、最小の距離、または最大の相関に対応するマスクシンボルを求め、このマスクシンボルから情報信号を復号する。
【0017】
このため、多数決判定の際に計算しなければならないチェックサムをマスクシンボルを用いないリード・マラー符号の復号の場合に比べて増えることがない。このため、演算量、ハードウェアの規模を低減することができる復号装置を提供できる。
【0018】
【発明の実施の形態】
以下、図面を参照して本発明による復号装置の実施形態を説明する。
【0019】
(第1実施形態)
図1は本発明の第1実施形態に係るリード・マラー(32,10)符号の復号装置の構成を示す図である。
【0020】
先ず、本復号装置に入力されるリード・マラー符号について説明する。リード・マラー(32,10)符号では、マスクシンボルは4ビットの情報系列により選択されるため、パターン(マスクパターン)は全部で24=16パターンである。
【0021】
以下の説明では、以下のような定義を行なう。
【0022】
“^”は排他的論理和を表す。2つのベクトルAとBについて、式“A^B”は各々のベクトルの成分の排他的論理和を示す。
【0023】
ベクトルAに対してm(A)はベクトルの各成分について0を+1に、1を−1に変更したものである。
【0024】
符号化される10ビットの情報系列をd0,d1,d2,d3,d4,d5,d6,d7,d8,d9とする。各ビットdnは0もしくは1である。
【0025】
符号化に使用される直交符号系列をC0,C1,C2,C3,C4,C5とする。各系列Cnは32ビットの系列で、その32個の要素は0もしくは1である。なお、C0はすべて1の系列である。
【0026】
同様に、符号化に使用されるマスクシンボル系列をM1,M2,M3,M4とする。各系列Mnは32ビットの系列である。マスクシンボル系列と情報系列の排他的論理和であるマスクパターンd6M1^d7M2^d8M3^d9M4は24=16パターンある。
【0027】
直交符号系列C0〜C5と、マスクシンボル系列M1〜M4の一例を表1に示す。
【0028】
【表1】
【0029】
符号化装置は上記情報系列dを直交符号系列C0〜C5と、マスクシンボル系列M1〜M4とに基づいて符号化し、次のような32ビット符号化ビット系列sを出力する。ここで、情報系列の各ビットに乗算される直交符号系列、マスクシンボル系列は予め決まっている。
【0030】
s=d0C0^d1C1^d2C2^d3C3^d4C4^d5C5^d6M1^d7M2^d8M3^d9M4 (1)
ここで、(1)式は変調されてm(s)として送信される。本実施形態では、この信号m(s)に伝送路や雑音による誤りが加えられた信号が図1の復号装置に入力され、硬判定部10によって硬判定される。
【0031】
硬判定部10とは、0および1に対応した数値+1,−1が雑音等によりこれ以外の0.2,1.8,−1.2等の値になった場合、それを本来の数値、つまり0もしくは1として再現するものである。その結果、(1)式に誤り系列e(0もしくは1)が加えられた(排他的論理和)信号が硬判定部10の出力となる。
【0032】
メモリ12は表1の直交符号系列C0〜C5と、マスクシンボル系列M1〜M4、さらに、表1には示さない16個のマスクパターンd6M1^d7M2^d8M3^d9M4を格納する。iはビット位置を示す。
【0033】
硬判定部10の出力は、メモリ12から読み出されたマスクパターンの1つと排他的論理和部14によって排他的論理和が計算される。
【0034】
排他的論理和部14の出力がチェックサム算出部16に供給され、排他的論理和のチェックサムが計算される。チェックサムはd0〜d9までの10ビットの情報系列のうち、d1〜d5の5ビットについてそれぞれ16個計算される。
【0035】
この合計80個のチェックサム算出部16の出力は、多数決判定部18によって多数決判定され、直交符号系列C0〜C5に対応する情報系列d1’〜d5’が復号される。具体的には、チェックサムの出力に関して0の数が多ければ0と判定し、1の数が多ければ1と判定する。
【0036】
この5ビットの情報系列について、直交符号乗算部20によって対応する直交符号が乗算される。
【0037】
排他的論理和部14の出力と、直交符号乗算部20の出力が排他的論理和部22によって排他的論理和がとられる。排他的論理和部22の出力を多数決判定部24で判定することにより、d0’が復号される。具体的には、排他的論理和部22の出力で0の数が多ければ情報系列の各ビットを0と判定し、1の数が多ければ1と判定する。多数決判定部24により情報系列のビットd0’が確定した時、この確定に使用されたマスクパターンから情報系列のビットd6’〜d9’が分かる。
【0038】
以上の操作により、排他的論理和部14により、復号装置に入力されたリード・マラー符号と、マスクパターンと情報系列との排他的論理和との排他的論理和を求めることにより、リード・マラー符号からマスクパターンを外すことができる。このマスクパターンを外したリード・マラー符号を多数決判定し、さらに乗算部20で直交符号と乗算することにより、情報系列の各ビットd0’〜d9’が特定される。この情報系列をリード・マラー符号化部26によって再びリード・マラー符号化する。リード・マラー符号化部26の出力がユークリッド距離算出部28に供給され、硬判定部10から出力された受信系列とのユークリッド距離が計算される。
【0039】
上記処理を16通りのすべてのマスクパターンに対して行ない、最小距離検出部30によって最小のユークリッド距離を検出する。最小距離が検出された時のd0’〜d9’が正しいものとみなされ、復号が完了する。
【0040】
図2は第1実施形態のフローチャートである。
【0041】
ステップS10で、硬判定部10が符号化信号を硬判定する。ここで、本復号装置に入力される符号化ビット系列は(1)式で示した符号化装置から変調されて出力されたm(s)そのものではなく、当該信号に伝送路や雑音による誤りが加えられた信号である。それを硬判定した結果は(2)式となる(eは0もしくは1の誤り系列である)。
【0042】
d0C0^d1C1^d2C2^d3C3^d4C4^d5C5^d6M1^d7M2^d8M3^d9M4^e (2)
硬判定とは、0および1に対応した数値+1,−1が雑音等によりこれ以外の0.2,1.8,−1.2等の値になった場合、それを本来の数値、つまり0もしくは1として再現するものである。
【0043】
ステップS12で、マスクパターンが1つ指定され、ステップS14で、この指定された1つのマスクパターンがメモリ12から読み出され、ステップS16で、排他的論理和部14が硬判定部10の出力符号化ビット系列とマスクパターンとの排他的論理和を計算する。
【0044】
メモリ12は表1の直交符号系列C0〜C5と、マスクシンボル系列M1〜M4、さらに、表1には示さないマスクパターンd6M1^d7M2^d8M3^d9M4を格納する。iはビット位置を示す。
【0045】
メモリ12から読み出されたマスクパターンをM’=d6’M1^d7’M2^d8’M3^d9’M4とすると、排他的論理和部14から出力される排他的論理和は次のようになる。
【0046】
d0C0^d1C1^d2C2^d3C3^d4C4^d5C5^(d6^d6’)M1^(d7^d7’)M2^(d8^d8’)M3^(d9^d9’)M4^e (3)
ステップS18で、チェックサム算出部16が排他的論理和部14の出力(式(3))のチェックサムを計算する。チェックサムはd0〜d9までの10ビットの情報系列のうち、d1〜d5の5ビットについてそれぞれ次のような16個が計算される。
【0047】
d1のチェックサム
d1’ = r0 × r30
d1’ = r1 × r2
d1’ = r3 × r4
d1’ = r5 × r6
d1’ = r7 × r8
d1’ = r9 × r10
d1’ = r11 × r12
d1’ = r13 × r14
d1’ = r15 × r31
d1’ = r16 × r17
d1’ = r18 × r19
d1’ = r20 × r21
d1’ = r22 × r23
d1’ = r24 × r25
d1’ = r26 × r27
d1’ = r28 × r29
d2のチェックサム
d2’ = r0 × r2
d2’ = r1 × r30
d2’ = r3 × r5
d2’ = r4 × r6
d2’ = r7 × r9
d2’ = r8 × r10
d2’ = r11 × r13
d2’ = r12 × r14
d2’ = r15 × r17
d2’ = r16 × r31
d2’ = r18 × r20
d2’ = r19 × r21
d2’ = r22 × r24
d2’ = r23 × r25
d2’ = r26 × r28
d2’ = r27 × r29
d3のチェックサム
d3’ = r0 × r4
d3’ = r1 × r5
d3’ = r2 × r6
d3’ = r3 × r30
d3’ = r7 × r11
d3’ = r8 × r12
d3’ = r9 × r13
d3’ = r10 × r14
d3’ = r15 × r19
d3’ = r16 × r20
d3’ = r17 × r21
d3’ = r18 × r31
d3’ = r22 × r26
d3’ = r23 × r27
d3’ = r24 × r28
d3’ = r25 × r29
d4のチェックサム
d4’ = r0 × r8
d4’ = r1 × r9
d4’ = r2 × r10
d4’ = r3 × r11
d4’ = r4 × r12
d4’ = r5 × r13
d4’ = r6 × r14
d4’ = r7 × r30
d4’ = r15 × r23
d4’ = r16 × r24
d4’ = r17 × r25
d4’ = r18 × r26
d4’ = r19 × r27
d4’ = r20 × r28
d4’ = r21 × r29
d4’ = r22 × r31
d5のチェックサム
d5’ = r0 × r15
d5’ = r1 × r16
d5’ = r2 × r17
d5’ = r3 × r18
d5’ = r4 × r19
d5’ = r5 × r20
d5’ = r6 × r21
d5’ = r7 × r22
d5’ = r8 × r23
d5’ = r9 × r24
d5’ = r10 × r25
d5’ = r11 × r26
d5’ = r12 × r27
d5’ = r13 × r28
d5’ = r14 × r29
d5’ = r30 × r31
ここで、rn(n=0,1,…31)はマスクパターンの乗算後、チェックサム算出部16に入力される32値(硬判定なら32ビット)の信号に相当する。
【0048】
ステップS20で、多数決判定部18がこの合計80個の出力を多数決判定処理し、d1’〜d5’を復号する。具体的には、チェックサムの出力に関して0の数が多ければ0と判定し、1の数が多ければ1と判定する。
【0049】
ステップS22で、直交符号乗算部20がこの5ビットの情報系列d1’〜d5’に、それに対応する直交符号を乗算する。直交符号乗算部20の出力は次のようになる。
【0050】
d1’C1^d2’C2^d3’C3^d4’C4^d5’C5 (4)
ステップS24で、排他的論理和部22が排他的論理和部14の出力(式(3))と、直交符号乗算部20の出力(式(4))との排他的論理和を求める。排他的論理和部22の出力である排他的論理和は次のようになる。
【0051】
d0C0^(d1^d1’)C1^(d2^d2’)C2^(d3^d3’)C3^(d4^d4’)C4^(d5^d5’)C5^(d6^d6’)M1^(d7^d7’)M2^(d8^d8’)M3^(d9^d9’)M4^e
(5)
ここで、もしd1’〜d9’が正しく復号されていれば、(dn^dn’)Cn (n=1,2,…,9)の項は0ベクトルになる。この場合、排他的論理和部22の出力((5)式)は次のようになる。
【0052】
d0C0^e (6)
C0はすべて1の系列であるため、排他的論理和部22の出力((6)式)を多数決判定部24で判定することでd0’が得られる(ステップS26)。具体的には、排他的論理和部22の出力((6)式)で0の数が多ければ情報系列の各ビットを0と判定し、1の数が多ければ1と判定する。多数決判定部24により情報系列のビットd0’が確定した時、この確定に使用されたマスクパターンから情報系列のビットd6’〜d9’が分かる。以上の操作により、情報系列の各ビットd0’〜d9’が確定する。
【0053】
ステップS28で、リード・マラー符号化部26がこの情報系列d0’〜d9’をリード・マラー符号化し、次のような符号化系列が得られる。
【0054】
d0’C0^d1’C1^d2’C2^d3’C3^d4’C4^d5’C^d6’M1^d7’M2^d8’M3^d9’M4 (7)
ステップS30で、ユークリッド距離算出部28がリード・マラー符号化部26の出力((7)式)と硬判定部10から出力された受信系列((2)式)とのユークリッド距離を計算する。具体的には、先ず、リード・マラー符号化部26の出力((7)式)と硬判定部10の出力((2)式)との排他的論理和が次のように求められる。
【0055】
(d0^d0’)C0^(d1^d1’)C1^(d2^d2’)C2^(d3^d3’)C3^(d4^d4’)C4^(d5^d5’)C5^(d6^d6’)M1^(d7^d7’)M2^(d8^d8’)M3^(d9^d9’)M4^e (8)
(8)式は32ビットの系列であり、それらの32ビットの和が、リード・マラー符号化部26の出力((7)式)と、硬判定部10の出力((2)式)とのユークリッド距離を表す。
【0056】
ステップS32で、メモリ12内の16種類のマスクパターンの全てについて上記処理を行なったか否かが判定される。未処理のマスクパターンが残っている場合は、ステップS34で次のマスクパターンが指定されて、ステップS14のマスクパターンの読出し以降の処理が繰り返される。
【0057】
メモリ12内の16種類のマスクパターンの全てについて上記処理が行なわれた場合は、ステップS36で、最小距離検出部30が最小のユークリッド距離を検出する。その最小処理が得られた時のマスクパターンに基づいて、d6’〜d9’が復号され、多数決判定部18によって復号されたd1’〜d5’と、多数決判定部24によって復号されたd0’と併せて、情報系列d0’〜d9’が復号される。
【0058】
以上説明したように本実施形態によれば、マスクシンボルを用いたリード・マラー符号からマスクシンボルを外したものを多数決判定によりリード・マラー復号し、この復号結果にマスクシンボルを加えたものをリードマラー符号化し、この符号化出力と元の符号とのユークリッド距離を求める処理をマスクシンボルの数だけ繰り返し、最小の距離に対応するマスクシンボルを求め、このマスクシンボルから情報ビットを復号する。このため、多数決判定の際に計算しなければならないチェックサムをマスクシンボルを用いないリード・マラー符号の復号の場合に比べて増えることがない。このため、演算量、ハードウェアの規模を低減することができる復号装置を提供できる。
【0059】
本実施形態はリード・マラー(32,10)符号に限らず、従来のリード・マラー(32,6)符号の復号装置としても使える。このためには、硬判定部10と排他的論理和部14との間に切替えスイッチ32を接続して、スイッチ32の切替えにより硬判定部10の出力を排他的論理和部14をバイパスしてチェックサム算出部16に直接供給する経路も設けるとともに、多数決判定部24とリード・マラー符号化部26との間にも切替えスイッチ34を接続して、スイッチ34の切替えにより多数決判定部24の出力をそのまま復号結果として出力すればよい。
【0060】
なお、最尤復号を用いた場合には、受信信号に対して、すべての符号語との相関を計算する必要がある。しかし、本発明では、マスクシンボルの各々について予め乗算を行うことにより相関値計算の計算量が低減できる。
【0061】
図3は図1のチェックサム算出部16と多数決判定部18との部分の変形例である。排他的論理和部14の出力を格納するメモリ40と、メモリ40から各ビットデータを読み出して排他的論理和をとりチェックサムを計算する排他的論理和部42と、排他的論理和部42の出力をリード・マラー符号の種類に応じて選択するチェックサム選択部44と、チェックサム選択部44の出力を累積加算する累積加算部46と、累積加算部46の出力を硬判定して情報ビットを復号する判定部48とからなる。
【0062】
リード・マラー符号は、メモリ40に格納される。チェックサムは符号の種類に応じてその組み合わせが決まっており、それに応じた組み合わせの排他的論理和が排他的論理和部42で求められる。例えば、リード・マラー(32,6)符号では、80個のチェックサムが計算されるのに対し、リード・マラー(16,5)符号では32個のチェックサムを計算すれば良い。排他的論理和部42の出力は、チェックサム選択部44によってどのビットの符号に使われるかが選択され、累積加算部46によって累積加算され、判定部48によってビットの判定がなされる。
【0063】
以下、本発明による復号装置の他の実施形態を説明する。他の実施形態の説明において第1の実施形態と同一部分は同一参照数字を付してその詳細な説明は省略する。
【0064】
(第2実施形態)
図4に第2実施形態の回路図を示す。図4は、図1の復号装置をその性能が変わらないように簡易化したものである。第1実施形態と同様に、マスクシンボルを用いたリード・マラー(32,10)符号を例に挙げて説明する。
【0065】
図1の排他的論理和部22の出力((5)式)と、リード・マラー符号化部26の出力((7)式)と硬判定部10の出力((2)式)とのユークリッド距離((8)式)とに着目すると、両者の違いは、(8)式には(5)式には含まれていないd0’C0が存在するだけである。d0’=0の場合は、(5)式と(8)式は同じである。d0’=1の場合は、C0がすべて1の系列であることから、(8)式は(5)式の0と1を反転したものとなる。
【0066】
これにより、排他的論理和部22の出力((5)式)と、その0と1とを反転したもののいずれかについて、ユークリッド距離が小さいものが正しい符号であると考えることができる。すなわち、図1の多数決判定部24、リード・マラー符号化部26、ユークリッド距離計算部28は省略可能である。
【0067】
(5)式の各成分を累積加算した結果は、受信符号化系列((2)式)と、本復号装置で判定したd0’〜d9’(ただし、d0’=0)をリード・マラー(32,10)符号化した系列とのユークリッド距離に相当する(累積加算結果に含まれる1の数が距離となる)。(5)式の0と1とを反転したものの各成分を累積加算した結果は、受信符号化系列((2)式)と、本復号装置で判定したd0’〜d9’(ただし、d0’=1)をリード・マラー(32,10)符号化した系列とのユークリッド距離に相当する。
【0068】
そのため、排他的論理和部22の出力が反転検出部54に入力され、排他的論理和部22の出力の各成分の累積加算結果と、排他的論理和部22の出力の各成分の0と1とを反転したものの累積加算結果との大小関係を判定し、小さい方が選択され、最小距離検出部30に供給される。
【0069】
この処理を、d6〜d9に対応した16通りのすべてのマスクパターンに関して行ない、最小距離検出部30によって最小のユークリッド距離が検出される。その時のd’0〜d’9が正しいものとみなされ、復号が完了する。
【0070】
第2実施形態も第1実施形態と同様に、従来のリード・マラー(32,6)符号の復号装置としても使えるように、切替えスイッチ32、34が接続されている。
【0071】
図5は第2実施形態のフローチャートである。ステップS24で排他的論理和部22が排他的論理和部14の出力(式(3))と、直交符号乗算部20の出力(式(4))との排他的論理和を求めるまでは、第1実施形態と同じである。本実施形態では、その後、ステップS40で、反転検出部54が、排他的論理和部22の出力の各成分の累積加算と、排他的論理和部22の出力の各成分の0と1とを反転したものの累積加算とを求める。ステップS42で、このうちの小さいものを選択し、最小距離検出部30に供給する。
【0072】
この後、ステップS32で全てのマスクパターンについて上記処理を行なったか否か判定し、未処理のマスクパターンが残っている場合は、ステップS34で次のマスクパターンが指定され、ステップS14のマスクパターンの読出し以降の処理が繰り返されることは第1実施形態と同じである。16種類のマスクパターンの全てについて上記処理が行なわれた場合は、ステップS36で、最小距離検出部30が反転検出部54の16個の出力の最小値を求める。
【0073】
(第3実施形態)
図6は本発明の第3実施形態に係るリード・マラー(32,10)符号の復号装置の構成を示す図である。第1、第2実施形態は硬判定を行なったが、第3実施形態は軟判定を行なう。第1実施形態と同様に、各信号を定義する。
【0074】
“^”は排他的論理和を表す。2つのベクトルAとBについて、式“A^B”は各々のベクトルの成分の排他的論理和を示す。
【0075】
ベクトルAに対してm(A)はベクトルの各成分について0を+1に、1を−1に変更したものである。
【0076】
符号化される10ビットの情報系列をd0,d1,d2,d3,d4,d5,d6,d7,d8,d9とする。各ビットdnは0もしくは1である。
【0077】
符号化に使用される直交符号系列をC0,C1,C2,C3,C4,C5とする。各系列Cnは32ビットの系列で、その32個の要素は0もしくは1である。なお、C0はすべて1の系列である。
【0078】
同様に、符号化に使用されるマスクシンボル系列をM1,M2,M3,M4とする。各系列Mnは32ビットの系列である。マスクシンボル系列と情報系列の排他的論理和であるマスクパターンd6M1^d7M2^d8M3^d9M4は24=16パターンある。
【0079】
符号化装置は上記情報系列dを直交符号系列C0〜C5と、マスクシンボル系列M1〜M4とに基づいて符号化し、次のような32ビット符号化ビット系列m(s)を出力する。ここで、情報系列の各ビットに乗算される直交符号系列、マスクシンボル系列は予め決まっている。
【0080】
m(s)=m(d0C0^d1C1^d2C2^d3C3^d4C4^d5C5^d6M1^d7M2^d8M3^d9M4) (21)
本実施形態では、この符号化ビット系列m(s)に伝送路や雑音による誤り系列eが加えられた次のような信号が図6の復号装置に入力される。
【0081】
m(d0C0^d1C1^d2C2^d3C3^d4C4^d5C5^d6M1^d7M2^d8M3^d9M4)+E (22)
この受信符号化ビット系列はメモリ12から読み出されたマスクパターンの1つを±1で表したものと乗算部60によって乗算される。
【0082】
乗算部60の出力が第1実施形態と同様に、チェックサム算出部16に供給され、チェックサムが計算される。チェックサムはd0〜d9までの10ビットの情報系列のうち、d1〜d5の5ビットについてそれぞれ16個計算される。
【0083】
この合計80個のチェックサム算出部16の出力は、多数決判定部18によって多数決判定され、d1’〜d5’が復号される。具体的には、チェックサムの出力が正であれば0と判定し、負であれば1と判定する。
【0084】
この5ビットの情報系列について、直交符号乗算部20によって対応する直交符号が乗算される。
【0085】
乗算部60の出力と、直交符号乗算部20の出力を±1で表したものが乗算部62によって乗算される。第1実施形態と同様に、乗算部62の出力が多数決判定部24で判定されることにより、d0’が復号される。具体的には、乗算部62の出力が正であれば情報系列の各ビットを0と判定し、負であれば1と判定する。多数決判定部24により情報系列のビットd0’が確定した時、この確定に使用されたマスクパターンから情報系列のビットd6’〜d9’が分かる。
【0086】
以上の操作により、情報系列の各ビットd0’〜d9’が確定する。この情報系列をリード・マラー符号化部26によって再びリード・マラー符号化する。リード・マラー符号化部26の出力が相関演算部64に供給され、受信符号化ビット系列との相関が計算される。
【0087】
上記処理を16通りのすべてのマスクパターンに対して行ない、最大値検出部66によって相関の最大値を検出する。最大値が検出された時のd0’〜d9’が正しいものとみなされ、復号が完了する。
【0088】
図7は第3実施形態のフローチャートである。
【0089】
ステップS60で、マスクパターンが1つ指定され、ステップS62で、この指定された1つのマスクパターンがメモリ12から読み出され、ステップS64で乗算部60が受信符号化ビット系列とマスクパターンとを乗算する。
【0090】
メモリ12は表1の直交符号系列C0〜C5と、マスクシンボル系列M1〜M4、さらに、表1には示さないマスクパターンd6M1^d7M2^d8M3^d9M4を格納する。iはビット位置を示す。
【0091】
メモリ12から読み出されたマスクパターンをM’=m(d6’M1^d7’M2^d8’M3^d9’M4)とすると、受信符号化ビット系列とマスクパターンとの乗算結果は次のようになる。
【0092】
m(d0C0^d1C1^d2C2^d3C3^d4C4^d5C5^(d6^d6’)M1^(d7^d7’)M2^(d8^d8’)M3^(d9^d9’)M4)+E (23)
ステップS66で、チェックサム算出部16が乗算部60の出力(式(23))のチェックサムを計算する。チェックサムはd0〜d9までの10ビットの情報系列のうち、d1〜d5の5ビットについてそれぞれ16個計算される。
【0093】
ステップS68で、多数決判定部18がこの合計80個の出力を多数決判定処理し、d1’〜d5’を復号する。具体的には、チェックサムの出力に関して正であれば0と判定し、負であれば1と判定する。
【0094】
ステップS70で、直交符号乗算部20がこの5ビットの情報系列d1’〜d5’に、それに対応する直交符号を乗算する。直交符号乗算部20の出力は次のようになる。
【0095】
ステップS72で、乗算部62が乗算部60の出力(式(23))と、直交符号乗算部20の出力(式(24))とを乗算する。乗算部62の出力は次のようになる。
【0096】
m(d0C0^(d1^d1’)C1^(d2^d2’)C2^(d3^d3’)C3^(d4^d4’)C4^(d5^d5’)C5^(d6^d6’)M1^(d7^d7’)M2^(d8^d8’)M3^(d9^d9’)M4)+E (25)
ここで、もしd1’〜d9’が正しく復号されていれば、(dn^dn’)Cn (n=1,2,…,9)の項は0ベクトルになる。この場合、乗算部62の出力((25)式)は次のようになる。
【0097】
m(d0C0)+E (26)
C0はすべて1の系列であるため、乗算部62の出力((26)式)を多数決判定部24で判定することでd0’が得られる(ステップS74)。具体的には、乗算部62の出力((26)式)が正であれば情報系列の各ビットを0と判定し、負であれば1と判定する。多数決判定部24により情報系列のビットd0’が確定した時、この確定に使用されたマスクパターンから情報系列のビットd6’〜d9’が分かる。以上の操作により、情報系列の各ビットd0’〜d9’が確定する。
【0098】
ステップS76で、リード・マラー符号化部26がこの情報系列d0’〜d9’をリード・マラー符号化し、次のような符号化系列が得られる。
【0099】
m(d0’C0^d1’C1^d2’C2^d3’C3^d4’C4^d5’C^d6’M1^d7’M2^d8’M3^d9’M4) (27)
ステップS78で、相関演算部64がリード・マラー符号化部26の出力((27)式)と受信系列((22)式)との相関を計算する。具体的には、先ず、リード・マラー符号化部26の出力((27)式)と受信符号化系列((22)式)との乗算結果が次のように求められる。
【0100】
m((d0^d0’)C0^(d1^d1’)C1^(d2^d2’)C2^(d3^d3’)C3^(d4^d4’)C4^(d5^d5’)C5^(d6^d6’)M1^(d7^d7’)M2^(d8^d8’)M3^(d9^d9’)M4)+E (28)
(28)式は32ビットの系列であり、それらの32ビットの累積加算結果がリード・マラー符号化部26の出力((27)式)と、受信符号化系列((22)式)との相関を表す。
【0101】
ステップS80で、メモリ12内の16種類のマスクパターンの全てについて上記処理を行なったか否かが判定される。未処理のマスクパターンが残っている場合は、ステップS82で次のマスクパターンが指定されて、ステップS62のマスクパターンの読出し以降の処理が繰り返される。
【0102】
メモリ12内の16種類のマスクパターンの全てについて上記処理が行なわれた場合は、ステップS84で、最大値検出部66が最大の相関値を検出する。その最大値が得られた時のマスクパターンに基づいて、d6’〜d9’が復号され、多数決判定部18によって復号されたd1’〜d5’と、多数決判定部24によって復号されたd0’と併せて、情報系列d0’〜d9’が復号される。
【0103】
以上説明したように本実施形態によれば、マスクシンボルを用いたリード・マラー符号からマスクシンボルを外したものを多数決判定によりリード・マラー復号し、この復号結果にマスクシンボルを加えたものをリードマラー符号化し、この符号化出力と元の符号との相関を求める処理をマスクシンボルの数だけ繰り返し、最大の相関に対応するマスクシンボルを求め、このマスクシンボルから情報ビットを復号する。このため、多数決判定の際に計算しなければならないチェックサムをマスクシンボルを用いないリード・マラー符号の復号の場合に比べて増えることがない。このため、演算量、ハードウェアの規模を低減することができる復号装置を提供できる。さらに、軟判定であるので、硬判定の多数決判定よりも精度がよく、良好な品質が得られる。
【0104】
第3実施形態も第1実施形態と同様に、従来のリード・マラー(32,6)符号の復号装置としても使えるように、切替えスイッチ32、34が接続されている。
【0105】
図8は図6のチェックサム算出部16と多数決判定部18との部分の変形例である。図8は図3とは、メモリ40から各ビットデータを読み出して排他的論理和をとりチェックサムを計算する排他的論理和部42の代わりに乗算部70が設けられている点のみが異なり、他は同じである。
【0106】
(第4実施形態)
図9に第4実施形態の回路図を示す。図9は、図6の復号装置をその性能が変わらないように簡易化したものである。第3実施形態と同様に、マスクシンボルを用いたリード・マラー(32,10)符号を例に挙げて説明する。
【0107】
図6の乗算部62の出力((25)式)と、リード・マラー符号化部26の出力((27)式)と受信符号化系列((22)式)との相関((28)式)とに着目すると、両者の違いは、(28)式には(25)式には含まれていないd0’C0が存在するだけである。d0’=0の場合は、(25)式と(28)式は同じである。d0’=1の場合は、C0がすべて1の系列であることから、(28)式は(25)式の0と1を反転したものとなる。
【0108】
これにより、乗算部62の出力((25)式)の各成分の総和と、その0と1とを反転したものの各成分の総和のいずれかについて、値が大きいものがそのままま相関値として使用できることになる。すなわち、図6の多数決判定部24、リード・マラー符号化部26、相関部64は省略可能である。
【0109】
(25)式の各成分を累積加算した結果は、受信符号化系列((22)式)と、本復号装置で判定したd0’〜d9’(ただし、d0’=0)をリード・マラー(32,10)符号化した系列との相関値である。(25)式の0と1とを反転したものの各成分を累積加算した結果は、受信符号化系列((22)式)と、本復号装置で判定したd0’〜d9’(ただし、d0’=1)をリード・マラー(32,10)符号化した系列との相関値である。
【0110】
そのため、乗算部62の出力が反転検出部78に入力され、乗算部62の出力の各成分の累積加算結果と、乗算部62の出力の各成分の0と1とを反転したものの累積加算結果との大小関係を判定し、大きい方が選択され、最大値検出部66に供給される。
【0111】
この処理を、d6〜d9に対応した16通りのすべてのマスクパターンに関して行ない、最大値検出部66によって最大の相関値が検出される。その時のd’0〜d’9が正しいものとみなされ、復号が完了する。
【0112】
第4実施形態も第3実施形態と同様に、従来のリード・マラー(32,6)符号の復号装置としても使えるように、切替えスイッチ32、34が接続されている。
【0113】
図10は第4実施形態のフローチャートである。ステップS72で、乗算部62が乗算部60の出力(式(23))と、直交符号乗算部20の出力(式(24))とを乗算するまでは、第3実施形態と同じである。本実施形態では、その後、ステップS90で、反転検出部78が、乗算部62の出力の各成分の累積加算と、乗算部62の出力の各成分の0と1とを反転したものの累積加算とを求める。ステップS92で、このうちの大きいものを選択し、最大値検出部66に供給する。
【0114】
この後、ステップS80で全てのマスクパターンについて上記処理を行なったか否か判定し、未処理のマスクパターンが残っている場合は、ステップS34で次のマスクパターンが指定され、ステップS82のマスクパターンの読出し以降の処理が繰り返されることは第3実施形態と同じである。16種類のマスクパターンの全てについて上記処理が行なわれた場合は、ステップS84で、最大値検出部66が反転検出部78の16個の出力の最大値を求める。
【0115】
変形例
本願発明は上記各実施形態に限定されるものではなく、実施段階ではその趣旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組合わせた効果が得られる。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【0116】
【発明の効果】
以上説明したように本発明によれば、マスクシンボルを用いたリード・マラー符号を復号するにあたって、演算量および装置規模を低減した復号装置、及び復号方法を提供することができる。
【図面の簡単な説明】
【図1】本発明による復号装置の第1実施形態の構成を示すブロック図。
【図2】第1実施形態の動作を示すフローチャート。
【図3】図1のチェックサム算出部、多数決判定部の変形例を示す図。
【図4】本発明による復号装置の第2実施形態の構成を示すブロック図。
【図5】第2実施形態の動作を示すフローチャート。
【図6】本発明による復号装置の第3実施形態の構成を示すブロック図。
【図7】第3実施形態の動作を示すフローチャート。
【図8】図6のチェックサム算出部、多数決判定部の変形例を示す図。
【図9】本発明による復号装置の第4実施形態の構成を示すブロック図。
【図10】第4実施形態の動作を示すフローチャート。
【符号の説明】
10…硬判定部
12…メモリ
14、22…排他的論理和部
16…チェックサム算出部
18、24…多数決判定部
20…直交符号乗算部
26…リード・マラー符号化部
28…ユークリッド距離計算部
30…最小距離検出部
Claims (18)
- マスクシンボルと直交符号とを用いて情報信号を符号化したリード・マラー符号の復号装置において、
符号化に使われる可能性のある1つのマスクシンボルと該マスクシンボルに対応する情報信号の第1の部分との排他的論理和と、前記リード・マラー符号と、の排他的論理和をとる演算部と、
前記演算部の出力のチェックサムを計算し、該チェックサムを多数決判定し、直交符号に対応する情報信号の第2の部分の一部を復号する第1の復号部と、
前記第1の復号部の出力と直交符号との乗算結果と、前記演算部の出力と、の排他的論理和をとり、排他的論理和を多数決判定し、前記第2の部分の残りの部分を復号する第2の復号部と、
前記第1、第2の復号部により復号された前記第2の部分の全部と、前記第1の部分と、をリード・マラー符号化するリード・マラー符号化部と、
符号化に使われる可能性のある複数のマスクシンボルを前記演算部に供給した時の前記リード・マラー符号化部の出力と、前記演算部に供給されるリード・マラー符号と、のユークリッド距離の最小値を検出する最小距離検出部とを具備し、
ユークリッド距離の最小値が得られるマスクシンボルに基づいて前記第1の部分を復号する復号装置。 - 符号化に使われる可能性のある複数のマスクシンボルと該マスクシンボルに対応する複数の情報信号の第1の部分との複数の排他的論理和を記憶するメモリをさらに具備し、
前記演算部は前記リード・マラー符号と前記メモリに記憶されている複数の排他的論理和の各々との排他的論理和を順次求めることを特徴とする請求項1記載の復号装置。 - 前記演算部に供給されるリード・マラー符号を硬判定する硬判定部をさらに具備することを特徴とする請求項1、または請求項2記載の復号装置。
- 前記第1の復号部は、前記演算部の出力を格納するメモリと、前記メモリから各ビットデータを読み出して排他的論理和をとりチェックサムを計算する演算器と、前記演算器の出力をリード・マラー符号の種類に応じて選択するチェックサム選択器と、前記チェックサム選択器の出力を累積加算する累積加算器と、前記累積加算器の出力を硬判定して情報ビットを復号する硬判定器とを具備することを特徴とする請求項1乃至請求項3のいずれか一項記載の復号装置。
- マスクシンボルと直交符号とを用いて情報信号を符号化したリード・マラー符号の復号方法において、
符号化に使われる可能性のある1つのマスクシンボルと該マスクシンボルに対応する情報信号の第1の部分との排他的論理和と、前記リード・マラー符号と、の排他的論理和をとる第1のステップと、
前記第1のステップの出力のチェックサムを計算し、該チェックサムを多数決判定し、直交符号に対応する情報信号の第2の部分の一部を復号する第2のステップと、
前記第2のステップの出力と直交符号との乗算結果と、前記第1のステップの出力と、の排他的論理和をとり、排他的論理和を多数決判定し、前記第2の部分の残りの部分を復号する第3のステップと、
前記第2、第3のステップにより復号された前記第2の部分の全部と、前記第1の部分と、をリード・マラー符号化する第4のステップと、
前記第1のステップから第4のステップまでを符号化に使われる可能性のある複数のマスクシンボルについて実行した時の前記第4ステップの出力と、前記第1のステップで使われるリード・マラー符号と、のユークリッド距離の最小値を検出する第5のステップとを具備し、
ユークリッド距離の最小値が得られるマスクシンボルに基づいて前記第1の部分を復号する復号方法。 - マスクシンボルと直交符号とを用いて情報信号を符号化したリード・マラー符号の復号装置において、
符号化に使われる可能性のある1つのマスクシンボルと該マスクシンボルに対応する情報信号の第1の部分との排他的論理和と、前記リード・マラー符号と、の排他的論理和をとる第1の演算部と、
前記第1の演算部の出力のチェックサムを計算し、該チェックサムを多数決判定し、直交符号に対応する情報信号の第2の部分の一部を復号する復号部と、
前記復号部の出力と直交符号との乗算結果の各ビット成分の第1の累積加算と、該乗算結果の各ビット成分の反転成分の第2の累積加算とを求め、該第1、第2の累積加算結果のユークリッド距離のより小さいものを求める第2の演算部と、
符号化に使われる可能性のある複数のマスクシンボルを前記第1の演算部に供給した時の前記第2の演算部の出力の最小値を検出する最小距離検出部とを具備し、
累積加算の最小値が得られるマスクシンボルに基づいて前記第1の部分を復号する復号装置。 - 符号化に使われる可能性のある複数のマスクシンボルと該マスクシンボルに対応する複数の情報信号の第1の部分との複数の排他的論理和を記憶するメモリをさらに具備し、
前記第1の演算部は前記リード・マラー符号と前記メモリに記憶されている複数の排他的論理和の各々との排他的論理和を順次求めることを特徴とする請求項6記載の復号装置。 - 前記第1の演算部に供給されるリード・マラー符号を硬判定する硬判定部をさらに具備することを特徴とする請求項6、または請求項7記載の復号装置。
- 前記復号部は、前記第1の演算部の出力を格納するメモリと、前記メモリから各ビットデータを読み出して排他的論理和をとりチェックサムを計算する演算器と、前記演算器の出力をリード・マラー符号の種類に応じて選択するチェックサム選択器と、前記チェックサム選択器の出力を累積加算する累積加算器と、前記累積加算器の出力を硬判定して情報ビットを復号する硬判定器とを具備することを特徴とする請求項6乃至請求項8のいずれか一項記載の復号装置。
- マスクシンボルと直交符号とを用いて情報信号を符号化したリード・マラー符号の復号方法において、
符号化に使われる可能性のある1つのマスクシンボルと該マスクシンボルに対応する情報信号の第1の部分との排他的論理和と、前記リード・マラー符号と、の排他的論理和をとる第1のステップと、
前記第1のステップの出力のチェックサムを計算し、該チェックサムを多数決判定し、直交符号に対応する情報信号の第2の部分の一部を復号する第2のステップと、
前記第2のステップの出力と直交符号との乗算結果の各ビット成分の第1の累積加算と、該乗算結果の各ビット成分の反転成分の第2の累積加算とを求め、該第1、第2の累積加算結果のユークリッド距離のより小さいものを求める第3のステップと、
前記第1のステップから第3のステップまでを符号化に使われる可能性のある複数のマスクシンボルについて実行した時の前記第3ステップの出力の最小値を検出する第4のステップとを具備し、
累積加算の最小値が得られるマスクシンボルに基づいて前記第1の部分を復号する復号方法。 - マスクシンボルと直交符号とを用いて情報信号を符号化したリード・マラー符号の復号装置において、
符号化に使われる可能性のある1つのマスクシンボルと該マスクシンボルに対応する情報信号の第1の部分との排他的論理和と、前記リード・マラー符号と、を乗算する演算部と、
前記演算部の出力のチェックサムを計算し、該チェックサムを多数決判定し、直交符号に対応する情報信号の第2の部分の一部を復号する第1の復号部と、
前記第1の復号部の出力と直交符号との乗算結果と、前記演算部の出力と、の乗算結果を多数決判定し、前記第2の部分の残りの部分を復号する第2の復号部と、
前記第1、第2の復号部により復号された前記第2の部分の全部と、前記第1の部分と、をリード・マラー符号化するリード・マラー符号化部と、
符号化に使われる可能性のある複数のマスクシンボルを前記演算部に供給した時の前記リード・マラー符号化部の出力と、前記演算部に供給されるリード・マラー符号と、の相関の最大値を検出する最大値検出部とを具備し、
相関の最大値が得られるマスクシンボルに基づいて前記第1の部分を復号する復号装置。 - 符号化に使われる可能性のある複数のマスクシンボルと該マスクシンボルに対応する複数の情報信号の第1の部分との複数の排他的論理和を記憶するメモリをさらに具備し、
前記演算部は前記リード・マラー符号と前記メモリに記憶されている複数の排他的論理和の各々とを順次乗算することを特徴とする請求項11記載の復号装置。 - 前記第1の復号部は、前記演算部の出力を格納するメモリと、前記メモリから各ビットデータを読み出して乗算しチェックサムを計算する演算器と、前記演算器の出力をリード・マラー符号の種類に応じて選択するチェックサム選択器と、前記チェックサム選択器の出力を累積加算する累積加算器とを具備することを特徴とする請求項11、または請求項12記載の復号装置。
- マスクシンボルと直交符号とを用いて情報信号を符号化したリード・マラー符号の復号方法において、
符号化に使われる可能性のある1つのマスクシンボルと該マスクシンボルに対応する情報信号の第1の部分との排他的論理和と、前記リード・マラー符号と、を乗算する第1のステップと、
前記第1のステップの出力のチェックサムを計算し、該チェックサムを多数決判定し、直交符号に対応する情報信号の第2の部分の一部を復号する第2のステップと、
前記第2のステップの出力と直交符号との乗算結果と、前記第1のステップの出力と、の乗算結果を多数決判定し、前記第2の部分の残りの部分を復号する第3のステップと、
前記第2、第3のステップにより復号された前記第2の部分の全部と、前記第1の部分と、をリード・マラー符号化する第4のステップと、
前記第1のステップから第4のステップまでを符号化に使われる可能性のある複数のマスクシンボルについて実行した時の前記第4ステップの出力と、前記第1のステップで使われるリード・マラー符号と、の相関の最大値を検出する第5のステップとを具備し、
相関の最大値が得られるマスクシンボルに基づいて前記第1の部分を復号する復号方法。 - マスクシンボルと直交符号とを用いて情報信号を符号化したリード・マラー符号の復号装置において、
符号化に使われる可能性のある1つのマスクシンボルと該マスクシンボルに対応する情報信号の第1の部分との排他的論理和と、前記リード・マラー符号と、を乗算する第1の演算部と、
前記第1の演算部の出力のチェックサムを計算し、該チェックサムを多数決判定し、直交符号に対応する情報信号の第2の部分の一部を復号する復号部と、
前記復号部の出力と直交符号との乗算結果の各ビット成分の第1の累積加算と、該乗算結果の各ビット成分の反転成分の第2の累積加算とを求め、該第1、第2の累積加算のより大きいものを求める第2の演算部と、
符号化に使われる可能性のある複数のマスクシンボルを前記第1の演算部に供給した時の前記第2の演算部の出力の最大値を検出する最大値検出部とを具備し、
累積加算の最大値が得られるマスクシンボルに基づいて前記第1の部分を復号する復号装置。 - 符号化に使われる可能性のある複数のマスクシンボルと該マスクシンボルに対応する複数の情報信号の第1の部分との複数の排他的論理和を記憶するメモリをさらに具備し、
前記演算部は前記リード・マラー符号と前記メモリに記憶されている複数の排他的論理和の各々とを順次乗算することを特徴とする請求項15記載の復号装置。 - 前記復号部は、前記第1の演算部の出力を格納するメモリと、前記メモリから各ビットデータを読み出して乗算しチェックサムを計算する演算器と、前記演算器の出力をリード・マラー符号の種類に応じて選択するチェックサム選択器と、前記チェックサム選択器の出力を累積加算する累積加算器とを具備することを特徴とする請求項15、または請求項16記載の復号装置。
- マスクシンボルと直交符号とを用いて情報信号を符号化したリード・マラー符号の復号方法において、
符号化に使われる可能性のある1つのマスクシンボルと該マスクシンボルに対応する情報信号の第1の部分との排他的論理和と、前記リード・マラー符号と、を乗算する第1のステップと、
前記第1のステップの出力のチェックサムを計算し、該チェックサムを多数決判定し、直交符号に対応する情報信号の第2の部分の一部を復号する第2のステップと、
前記第2のステップの出力と直交符号との乗算結果の各ビット成分の第1の累積加算と、該乗算結果の各ビット成分の反転成分の第2の累積加算とを求め、該第1、第2の累積加算のより大きいものを求める第3のステップと、
前記第1のステップから第3のステップまでを符号化に使われる可能性のある複数のマスクシンボルについて実行した時の前記第3のステップの最大値を検出する第4のステップとを具備し、
累積加算の最大値が得られるマスクシンボルに基づいて前記第1の部分を復号する復号方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001071358A JP3923743B2 (ja) | 2000-03-29 | 2001-03-14 | 復号装置及び復号方法 |
US09/816,165 US6912685B2 (en) | 2000-03-29 | 2001-03-26 | Decoding apparatus and decoding method |
EP01302747A EP1143624A3 (en) | 2000-03-29 | 2001-03-26 | Decoding apparatus and decoding method |
KR10-2001-0015685A KR100380788B1 (ko) | 2000-03-29 | 2001-03-26 | 복호장치 및 복호방법 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000092163 | 2000-03-29 | ||
JP2000-92163 | 2000-03-29 | ||
JP2001071358A JP3923743B2 (ja) | 2000-03-29 | 2001-03-14 | 復号装置及び復号方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001345713A JP2001345713A (ja) | 2001-12-14 |
JP3923743B2 true JP3923743B2 (ja) | 2007-06-06 |
Family
ID=26588768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001071358A Expired - Fee Related JP3923743B2 (ja) | 2000-03-29 | 2001-03-14 | 復号装置及び復号方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6912685B2 (ja) |
EP (1) | EP1143624A3 (ja) |
JP (1) | JP3923743B2 (ja) |
KR (1) | KR100380788B1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7161960B2 (en) * | 2002-03-26 | 2007-01-09 | Nokia Corporation | Apparatus, and associated method, for forming, and operating upon, multiple-checksum-protected data packet |
US7331012B2 (en) * | 2002-09-30 | 2008-02-12 | Seagate Technology Llc | System and method for iterative decoding of Reed-Muller codes |
KR20040044589A (ko) | 2002-11-21 | 2004-05-31 | 한국전자통신연구원 | 다수결 논리를 이용한 rm 부호의 연판정 복호 방법 및그 장치 |
US7418042B2 (en) * | 2003-09-17 | 2008-08-26 | Atheros Communications, Inc. | Repetition coding for a wireless system |
KR100651343B1 (ko) | 2004-09-15 | 2006-11-29 | 삼성전자주식회사 | 이동통신 시스템에서 전송 정보의 부호화/복호화 방법 및장치 |
GB2430122B (en) * | 2005-09-09 | 2008-07-09 | Toshiba Res Europ Ltd | A quantum communication system |
US8386879B2 (en) * | 2007-08-23 | 2013-02-26 | Nec Laboratories America, Inc. | GLDPC encoding with Reed-Muller component codes for optical communications |
JPWO2011046225A1 (ja) * | 2009-10-16 | 2013-03-07 | 日本電気株式会社 | 復号装置および復号方法、並びにプログラム |
US8516349B2 (en) | 2010-09-02 | 2013-08-20 | Microsoft Corporation | Generation and application of a sub-codebook of an error control coding codebook |
SG188327A1 (en) * | 2010-09-02 | 2013-04-30 | Microsoft Corp | Generation and application of a sub-codebook of an error control coding codebook |
JP6253121B2 (ja) * | 2016-02-12 | 2017-12-27 | マイクロソフト テクノロジー ライセンシング,エルエルシー | 誤り制御符号化コードブックのサブコードブックの生成及び適用 |
US10193574B1 (en) | 2016-05-19 | 2019-01-29 | Apple Inc. | Efficient syndrome calculation in processing a GLDPC code |
KR102328268B1 (ko) * | 2017-03-23 | 2021-11-18 | 삼성전자 주식회사 | 무선통신 시스템을 위한 짧은 블록 부호화 및 복호화 장치 및 방법 |
JP2019054448A (ja) * | 2017-09-15 | 2019-04-04 | 東芝メモリ株式会社 | メモリシステム |
US10644837B2 (en) * | 2018-08-01 | 2020-05-05 | Nxp B.V. | Signal processing with error correction |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1059823A (en) * | 1962-07-25 | 1967-02-22 | Codex Corp | Improved apparatus for processing signal information |
GB2146875A (en) | 1983-09-09 | 1985-04-24 | Racal Res Ltd | Communications systems |
DE4140018A1 (de) * | 1991-12-04 | 1993-06-09 | Bts Broadcast Television Systems Gmbh, 6100 Darmstadt, De | Verfahren und schaltungsanordnung zum decodieren von rs-codierten datensignalen |
JP3281938B2 (ja) * | 1992-04-28 | 2002-05-13 | 三菱電機株式会社 | 誤り訂正装置 |
JP3233502B2 (ja) * | 1993-08-06 | 2001-11-26 | 株式会社東芝 | 復号化装置 |
WO1995010903A1 (fr) * | 1993-10-14 | 1995-04-20 | Ntt Mobile Communications Network Inc. | Detecteur de correlation et appareil de communication |
JPH0837467A (ja) * | 1994-07-26 | 1996-02-06 | Sony Corp | ビタビ復号器およびビタビ復号方法 |
US6282683B1 (en) * | 1994-09-26 | 2001-08-28 | Adc Telecommunications, Inc. | Communication system with multicarrier telephony transport |
JPH0974359A (ja) | 1995-09-04 | 1997-03-18 | Fujitsu Ltd | 誤り訂正復号回路 |
FR2753025B1 (fr) * | 1996-08-28 | 1998-11-13 | Pyndiah Ramesh | Procede de transmission de bits d'information avec codage correcteur d'erreurs, codeur et decodeur pour la mise en oeuvre de ce procede |
WO1998011698A1 (en) | 1996-09-10 | 1998-03-19 | Hewlett-Packard Company | Methods and apparatus for encoding and decoding data |
CA2185847A1 (en) * | 1996-09-18 | 1998-03-19 | Jean-Paul Chaib | Method and apparatus for encoding and decoding digital signals |
US5926488A (en) * | 1997-08-14 | 1999-07-20 | Ericsson, Inc. | Method and apparatus for decoding second order reed-muller codes |
US6658045B1 (en) * | 1999-02-22 | 2003-12-02 | Nortel Networks Limited | CDMA communications system adaptive to mobile unit speed |
US6662336B1 (en) * | 1999-07-06 | 2003-12-09 | Cirrus Logic, Inc. | Error correction method and apparatus |
-
2001
- 2001-03-14 JP JP2001071358A patent/JP3923743B2/ja not_active Expired - Fee Related
- 2001-03-26 KR KR10-2001-0015685A patent/KR100380788B1/ko not_active IP Right Cessation
- 2001-03-26 EP EP01302747A patent/EP1143624A3/en not_active Withdrawn
- 2001-03-26 US US09/816,165 patent/US6912685B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6912685B2 (en) | 2005-06-28 |
EP1143624A3 (en) | 2003-11-26 |
KR100380788B1 (ko) | 2003-04-18 |
KR20010100847A (ko) | 2001-11-14 |
US20010034871A1 (en) | 2001-10-25 |
EP1143624A2 (en) | 2001-10-10 |
JP2001345713A (ja) | 2001-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3923743B2 (ja) | 復号装置及び復号方法 | |
JPH07273813A (ja) | ソフトシンボルの生成方法と装置 | |
JPH09238125A (ja) | 誤り制御方法および装置 | |
WO2002049303A1 (fr) | Recepteur | |
JP3708078B2 (ja) | 移動通信システムのチャネル符号化/復号化装置および方法 | |
KR101212856B1 (ko) | 통신 시스템에서 데이터를 복호하는 방법 및 장치 | |
US6310887B1 (en) | Transmission speed predicting apparatus and transmission speed predicting method | |
JP3918922B2 (ja) | Tfci復号回路および復号方法 | |
US20070201586A1 (en) | Multi-rate viterbi decoder | |
US7225393B2 (en) | Viterbi decoder and Viterbi decoding method | |
KR20010067413A (ko) | 브랜치 메트릭 계산 처리에서 감소된 비트수를 갖는비터비 디코더 | |
JP2917177B2 (ja) | 誤り検出方法、装置ならびに識別方法 | |
US7020223B2 (en) | Viterbi decoder and method using sequential two-way add-compare-select operations | |
US7852960B2 (en) | Method of computing path metrics in a high-speed Viterbi detector and related apparatus thereof | |
JP2591332B2 (ja) | 誤り訂正復号装置 | |
JP3847181B2 (ja) | 軟判定ビタビ復号装置 | |
JP3236979B2 (ja) | ビタビ復号装置 | |
JP6552776B1 (ja) | 誤り訂正復号装置および誤り訂正復号方法 | |
JP3920178B2 (ja) | 軟判定装置 | |
WO2001069796A1 (en) | Viterbi decoder | |
KR100431162B1 (ko) | 코드레이트 검출장치 | |
US8503585B2 (en) | Decoding method and associated apparatus | |
JP3345698B2 (ja) | 誤り訂正復号化回路 | |
JP2001339466A (ja) | 可変レート符号受信装置 | |
JPH1075186A (ja) | マンハッタンあるいはハミングメトリックスキームに基づくビテルビデコーダのための信号のデコード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |