CN1442009A - 采用多个硬件数据路径实现acs和传输度量操作的维特比均衡器 - Google Patents

Abstract

一种维特比(Viterbi)均衡器，其具有数字信号处理器(DSP)，DSP包括第一(DP1)和第二(DP2、DP3)辅助硬件数据路径。第一数据路径(DP1)用于执行ACS操作并计算格子图中目标状态的状态度量值。根据配置的不同，第二硬件数据路径(DP2、DP3)既可以计算格子图中从先前状态到目标状态的转变度量值，也可以计算软输出值。

Description

采用多个硬件数据路径实现ACS和传输度量操作的维特比均衡器

技术领域

本发明涉及一种维特比均衡器，用于平衡在受干扰信道中传输的符号序列。

背景技术

在移动无线电领域，通过空中接口传输的数据信号必须接受适当的平衡。这是因为所传输信号的衍射、散射和反射经常改变物理传输信道的特性。

众所周知，维特比(Viterbi)均衡器可以用于接收信号的平衡。维特比(Viterbi)均衡器为递归MLSE(最大似然率序列估计)序列计算机。对序列的估计基于通过格子图寻找出的最短路径，也就是说借助某种图，图中根据离散时间标绘出了信道状态。在此情况下，根据维特比(Viterbi)算法，计算出所考虑时间步中特定目标状态与先前时间步中的可能先前状态间每次转变的转变度量值，此值代表转变的概率。接着，将转变度量值与对应的先前状态的状态度量值相加(所谓的“累加”操作)，并比较用此方法所得的总和(所谓的“比较”操作)。选择具有最小转变度量值总和与最小先前状态度量值的转变(所谓的“选择”操作)并形成已确定和目标状态相连的路径的延伸。上述三个操作被称为ACS操作。

因为先前状态和目标状态间的每次转变都具有一个引起转变的相关数据符号，通过格子图寻找最短路径的过程也导致了传输数据符号序列的确定。

已知维特比(Viterbi)算法(VA)的扩展，除了生成这种“硬判定”的数据符号以外，还提供表示硬判决置信度的可靠性信息，并且随后的译码器可方便的使用此信息。类似于这样的输出被称为软输出。

在源自简化格子图(即在格子图中仅考虑一些可能的信道状态)的维特比(Viterbi)算法中，一旦发现通往某目标状态的转变，则必须重新计算此目标状态。

对于高阶数据信号来说，维特比(Viterbi)均衡器的计算复杂度急剧地增加。尽管GSM(全球数字移动电话系统)采用了2阶数据信号，但新的EDGE(GSM拓展增强型数据)标准基于8PSK(相移键控)调制法，此调制法采用8-阶数据信号。这意味着每格状态产生8次(GSM：仅为2次)状态转变，并且有8次(GSM：仅为2次)状态转变在每格状态中结束。

采用适当编程的DSP(数字信号处理器)来执行用于处理维特比(Viterbi)算法的ACS操作。但是，其缺点是需要高的计算功率级，其等级为400MIPS(每秒百万条指令)或更高。除了要通过昂贵的处理器获得此计算功率级的缺点外，在移动无线电领域产生的特殊问题是，高的计算功率级通常导致高的能量消耗。但是移动无线电电话由于其能源的局限性无法承受高的能量消耗。

发明内容

因此，本发明期望提供一种维特比(Viterbi)均衡器，其中在执行集中计算处理步骤时尽可能的节约资源。特别的是，此维特比(Viterbi)均衡器期望适用于符合EDGE(GSM拓展增强型数据)标准的数据符号的平衡。

根据本发明的第一个方面，本发明提供的维特比(Viterbi)均衡器具有第一硬件数据路径，用于执行计算格子图中目标状态度量值的ACS操作；以及第二硬件数据路径，考虑到信道特性，其使用接收符号序列来计算格子图中从先前状态到目标状态的转变度量值。这两个数据路径的使用意味着相应的计算步骤由硬件处理，因此不消耗DSP(数字信号处理器)的任何计算能力。

本发明的第二个方面涉及一种维特比(Viterbi)均衡器，其具有第一硬件数据路径，用于执行计算格子图中目标状态度量值的ACS操作；以及第三硬件数据路径，其负责计算从通向目标状态的状态转变中估算出的符号序列的软输出值。在此情况下，两个硬件数据路径的使用也有效的减少了数字信号处理器上的负载。

本发明这两个方面的一种较佳实施例的变型，其特征在于两个硬件数据路径直接相连，也就是说数字信号处理器没有对在上游的硬件数据路径中计算的数据进行任何中间处理。在此情况下，在第二硬件数据路径中计算的转变度量值被直接送至第一硬件数据路径，在第一硬件数据路径中计算的数据被直接送至第三硬件数据路径。因此，不需要数字信号处理器执行中间计算步骤，从而节省了处理时间和计算能量的消耗。对于两个数据路径来说，数字信号处理器的任务仅为提供所考虑数据路径的合适序列控制以及时间协调。

本发明的一个特别的较佳改良为，所设计的两个数据路径不仅能基于EDGE(GSM拓展增强型数据)移动无线电标准进行平衡处理，还能基于GSM(全球数字移动电话系统)移动无线电标准进行平衡处理。这意味着相应的硬件数据路径既可以处理基于GMSK(高斯最小移频键控)调制的2-阶数据符号，也可以处理基于8PSK(相移键控)调制的8-阶数据符号。从而，维特比(Viterbi)均衡器可选择在EDGE(GSM拓展增强型数据)标准或GSM(全球数字移动电话系统)标准下操作。

为了进一步减少数字信号处理器的负载，最好具有一个第四硬件数据路径，用于格子图中目标状态向量(即关于目标状态的附加信息)的计算，和/或一个第五硬件数据路径，用于已确定的数据符号的计算。

一种用于执行ACS操作的第一硬件数据路径的较佳实施例，其特征在于第一硬件数据路径具有一个第一最小值阶，其负责确定至少两个状态转变的度量值和转变度量值之和的最小值，以及一个第二最小值阶，其在下游与第一最小值阶相连，通过顺序处理确定来自第一最小值阶的总和的最小值。这导致了ACS操作中的“比较”步骤部分同步部分顺序的被执行，因此既有利于两个状态转变的比较(基于GSM)也有利于八个状态转变的比较(基于EDGE)。

在附属权利要求中说明了本发明的进一步较佳改良。

附图说明

下面将根据附图说明本发明的具体实施例，其中：

图1显示了基于EDGE(GSM拓展增强型数据)平衡的包括两个相继的时间步k-1和k的格子图；

图2显示了包括本发明之维特比(Viterbi)均衡器的接收器电路的结构；

图3为本发明之维特比(Viterbi)均衡器中硬件数据路径的示意图；

图4显示了为转变度量值的计算提供数据路径的运算单元的框架图；

图5显示了为ACS操作的执行提供数据路径的运算单元的框架图；

图6显示了为软输出值的计算提供数据路径的运算单元的框架图；

图7显示了运算单元的框架图，其用于硬判定的数据符号的计算；以及

图8显示了为新状态向量的计算提供数据路径的运算单元的框架图。

具体实施方式

在描述本发明之维特比(Viterbi)均衡器的具体实施例之前，首先将简要介绍维特比(Viterbi)平衡的原理，以帮助理解本发明。

基于已知的等效电路，利用具有v个存储单元，并且在存储单元之前、之间和之后具有v+1个抽头的移位寄存器，通过随时间变化的信道参数(有v+1个)将从抽头输出的数据符号相乘的乘法器以及在输出端的加法器，将随时间变化的移动无线电信道模型化。V个存储单元被称为信道存储器。

在此信道模型中，信道的瞬时状态特别由移位寄存器的占有率表示。在8PSK(相移键控)数据符号中，有8^V个可能的信道状态(移位寄存器的占有率)，同时在GMSK(高斯最小移频键控)数据符号中只有2^V个。

在被称为格子图的信道状态图中，根据离散时间KT标绘出信道状态。T代表符号持续时间，K代表所考虑时间步的指数。

通过移动无线电信道传输数据符号对应于在等效电路中将此数据符号存入移位寄存器。接着，信道(移位寄存器)的状态(占有率)改变了，也就是说其从先前状态转变到只由所传输的数据符号确定的状态(目标状态)。

因此，所传输的数据符号序列预先确定了一条格子图中的路径，此路径也被称为格子图的最短路径，因为其满足最小值条件： $\underset{k=0}{\overset{L+v}{\mathrm{\Σ}}}{[X_K-\underset{l=0}{\overset{v}{\mathrm{\Σ}}}{a}_{k-1}{h}_1]}^2=\mathrm{Minimum}$ (1)

其中，x_k代表接收器所接收的数据符号，h₀，h₁，..，h_v代表传输信道的信道脉冲响应，a_k代表所传输的数据符号，以及L+1代表所传输的数据符号序列的长度(单元的数量)。

对接收器来说，所传输的数据符号序列以及通过其确定的格子图的最短路径为未知元素。但是，一旦在接收器端确定了格子图的最短路径，所传输的数据符号序列也被确定。维特比(Viterbi)算法通过逐步的递归来确定此格子图的最短路径。

通常，维特比(Viterbi)算法确定时间步k中每个目标状态在时间步k-1中相应的可能先前状态(即通过数据符号的传输，那些可以转变到所考虑的目标状态的状态)，并且计算这些状态转变的转变度量值。接着，将转变度量值与相关先前状态的度量值(已在先前的递归步骤中计算出)相加，并逐个比较由此形成的度量值和转变度量值之和。这些和中的最小值被确定为目标状态的度量值，并且此选择还限定了正确的先前状态以及相关的目标状态。这就是格子图中“幸存”并继续通向目标状态的仅有路径，其他的路径则全部终止。

对于高阶信号的维特比(Viterbi)平衡来说，例如基于EDGE(GSM拓展增强型数据)的8PSK(相移键控)的调制信号，将使用简化的格子图，否则难以应付其计算复杂度。对于8PSK(相移键控)调制法来说，其调制字符集包含8个数据符号，这意味着对于每个目标状态和如v＝6的信道存储长度来说，将要考虑8次可能的转变(数量为8⁶)并且在每种情况下还必须预先确定所有8⁶个目标状态的可能先前状态。这大大超出了现有的计算功率级。

以下的例子为基于8PSK(相移键控)调制的(十分)简化的格子图，其中只考虑8个状态。因此在每个时间步中仅需计算64个转变度量值(8个目标状态，每个状态由8次转变获得)。

8PSK(相移键控)数据符号的表示为PSK0，PSK1，PSK2，...，PSK7。已知它们的定义为：PSKi＝exp(j*I*2π/8)；j为虚数单位。

信道的每个状态由最后被存入存储单元的数据符号表示，存储单元位于移位寄存器的输入端。在v＝6时，其还包括后5个先前状态的信息。因此，信道状态由具有6个分量的状态向量表示：

PSKe，PSKd，PSKc，PSKb，PSKa， PSKp

其中a、b、c、d、e、p＝0、..、7。此时，为了简化标记，省略了指示时间步的指数k。下划线表示最后获得的数据符号PSKp，其确定了状态，5个未加下划线的先前获得的数据符号，被作为此状态的附加信息仅当计算转变度量值时有用，这将在下文中介绍。

图1以相继标上数字0到7的小方框表示了时间步k-1中的8个状态和时间步k中的8个状态。这些状态数字被称为状态指数。此外，还显示了时间步k-1中状态的状态向量。例如，经过先前状态PSKii₀，PSKii₁，PSKii₂，PSKii₃，PSKii₄，到达时间步k-1中指数4的状态(对应于 PSK4)，也就是说此状态的状态向量为：

PSKii₄，PSKii₃，PSKii₂，PSKii₁，PSKii₀， PSK4

图1中显示了从时间步k-1中的所有状态到时间步k中的特定目标状态的转变，即指数为1的状态。关于时间步k中指数为1的目标状态的附加信息依赖于所考虑的各次转变，因为它们决定了此状态的附加信息。对于从时间步k-1中指数为4的状态到时间步k中指数为1的状态的转变来说，其由粗箭头表示，附加信息为：PSKii₃，PSKii₂，PSKii₁，PSKii₀，PSK4。

关于时间步k中指数为m的状态的状态向量在下文中被简化为Z_k(m)。

在所考虑的从指数为4的先前状态(时间步k-1)到指数为1的目标状态(时间步k)的转变中，通过接收数据符号x_k和估算出的信道脉冲响应与关于此先前状态的8PSK(相移键控)符号(数量为6)的卷积结果之间的欧氏距离，计算其转变度量值，以及转变数据符号(在此情况下为：PSK1)： $I_k(4\→1)={(x_k-\underset{j=\mathrm{0.1.2.3.4}}{\mathrm{\Σ}}{\mathrm{PSKii}}_j*h_{j+2}-\mathrm{PSK}4*h_1-\mathrm{PSK}1*h_0)}^2$ (2)

用类似的方法计算从时间步k-1中的其他可能先前状态m＝0、1、2、3、4、5、6、7到时间步k中指数为1的目标状态的转变度量值I_k(m→1)。下文中的标记I_k(m→m′)通常表示从时间步k-1中的状态m到时间步k中目标状态m’的转变度量值，m’＝0，...7。

时间步k中状态m＝0，...7的度量值被称为M_k(m)。在上述维特比(Viterbi)算法的递归步骤中，在第k个时间步时，所有的度量值M_k-1(m)均已知，但必须计算度量值M_k(m)。

与上述一般说明性标记一致，现在在ACS操作的累加步骤(“ADD”)中将计算出的转变度量值I_k(m→m′)和已计算出的先前状态的度量值M_{k- 1}(m)相加，即M_k-1(m)+I_k(m→1)的和组成了时间步k中m＝1的目标状态。在比较步骤中(“COMPARE”)，确定具有最小值的和并将其定义为目标状态的度量值M_k(1)。在所考虑的例子中，这便是导致转变的度量值，并在图中用粗体表示了从时间步k-1中指数为4的状态到时间步k中所考虑的目标状态1的转变。对状态向量为PSKii₄，..，PSKii₀， PSK4的最有可能的先前状态的选择，帮助形成了时间步k中指数为1的状态的新状态向量。其为：

PSKii₃，PSKii₂，PSKii₁，PSKii₀，PSK4， PSK1

一旦涉及时间步k中所有状态的ACS操作均执行完毕时，这些状态的所有状态向量(数量为8)也被确定。

在所述例子中，所有状态间都可能发生转变。事实上的结果是，在具有8-阶符号码，通向各个目标状态发生8次转变以及在此考虑的简化格子图的情况下，仅考虑了8个信道状态。但是，选择仅有8个状态的简化格子图并不是本发明的先决条件，在采用未简化到如此程度并具有不止8个状态的格子图的情况下也可以执行维特比(Viterbi)算法。

图2以功能块及功能块间的数据链路(数据总线)的形式显示了接收器电路的结构，其中包含本发明之均衡器。电路的中央部件为数字信号处理器DSP，其通过一个或多个配置寄存器CONFIG与两个运算单元RW1和RW2连接，使得数据可以互换。第一运算单元RW1用于接收数据信号的平衡，也就是说其修复了在传输器端调制和通过空中接口传输调制信号的过程中产生的信号失真。第二运算单元RW2执行信道译码，也就是说在信号被调制到适当的载波上之前，此电路消除了在传输器端信道编码的过程中附加在传输信号上的冗余度。运算单元RW1和RW2既可以在GSM(全球数字移动电话系统)标准下也可以在EDGE(GSM拓展增强型数据)标准下执行平衡和信道译码任务。

第一运算单元RW1通过第一双向数据链路DL1与第一易失性数据存储器RAM1相连，通过第二双向数据链路DL2与第二易失性数据存储器RAM2相连，以实现数据交换。在第二运算单元RW2与第一易失性数据存储器RAM1和第二易失性数据存储器RAM2之间具有相应的第三和第四双向数据链路DL1’、DL2’。

将详细描述第一运算单元RW1与两个易失性数据存储器RAMW1和RAMW2之间的连接方式。第二运算单元RW2也访问数据存储器RAMW1和RAMW2。为了将运算单元RW1、RW2编程并初始化数字信号处理器DSP，所有的内部数据存储器RAM1、RAM2和RAMW1、RAMW2都可以被写入或读取。通过两个接口INT_DEC和INT_EQ，中央数据总线DB和内部数据总线DB1(RAM1)、DB2(RAM2)、DB3(RAMW1)和DB4(RAMW2)实现DSP的访问请求。接口INT_DEC用于在信道译码过程中实现DSP的访问，接口INT_EQ用于在平衡过程中实现DSP的访问。

运算单元RW1和RW2，数据存储器RAM1、RAM2、RAMW1和RAMW2以及数据总线DB3、DB4和数据链路DL1、DL2、DL1’、DL2’可在物理上组成一个独立的运算处理器。

在德国专利申请案DE100 64 102.4中介绍了用于执行信道译码的第二运算单元RW2的结构和操作方法，在此不详细阐述，此专利申请案引用了本文所公开的内容。

图3显示了第一运算单元RW1的结构。其包括下列硬件数据路径：

---执行ACS操作的数据路径DP1

---计算转变度量值的数据路径DP2

---计算软输出值的数据路径DP3

---计算新状态向量的数据路径DP4

---计算转变度量值的部分被加数地址的数据路径DP5，以及

---计算硬判定的数据符号的数据路径DP6

此外，图3显示了数据存储器RAM1、RAM2、RAMW1和RAMW2中的存储内容，以及将存储器RAM1/2、RAMW1/2与数据路径DP1-6连接并将数据路径DP1-6相互连接的数据链路。

数据存储器RAM1为用于计算转变度量值的数据路径DP2的输入数据存储器。其包括存储接收数据符号x_k的第一存储区，以及存储信道脉冲响应的乘积和8PSK(相移键控)数据符号值的第二存储区。除了独立的乘积，数据存储器RAM1也可以存储包含两个或多个类似乘积的转变度量值的部分被加数。

存储器RAMW1和RAMW2各自具有三个存储部分，分别存储转变度量值、状态向量和度量值。在此情况下，数据存储器RAMW1中包含已处理过的时间步k-1中的I_k-1(m→m′)、Z_k-1(m)和M_k-1(m)值(即“旧的”值)，同时相应的新计算出的值I_k(m→m′)、Z_k(m)和M_k(m)被输入数据存储器RAMW2中。

数据存储器RAMW2为运算单元RW1的输出数据存储器，在其第一部分存储硬输出值HO_k(所谓的硬判定数据符号)，在其第二部分存储软输出值SO_k(即可靠性信息)。

通过数据链路DL1.1将数据存储器RAM1中的接收数据符号x_k送至第二数据路径DP2，在第二数据路径DP2中计算的转变度量值I_k(m→m′)通过第二数据链路DL6输出。数据链路DL3、DL4、DL5用于将数据存储器RAMW1中的各存储部分与第一数据路径DP1连接。第一数据路径DP1计算新的度量值并通过数据链路DL10将这些度量值送至数据存储器RAMW2中正确的存储部分。此外，第一数据路径DP1的输出端通过数据链路DL7与第六数据路径DP6相连，并通过数据链路DL8和指针信息Z与第四数据路径DP4相连。

数据链路DL9将第四数据路径DP4的输出端与第五数据路径DP5相连。第五数据路径DP5生成的地址由地址链路AL1传至数据存储器RAM1中的地址译码器。地址用来调用储存于RAM1中第二部分的乘积-h_i*PSK_j，此乘积先前由DSP(数字信号处理器)计算，接着通过数据链路DL1.2将调用的乘积送至第二数据路径DP2。

新计算出的度量值M_k(m)通过数据链路DL10由第一数据路径DP1被送至数据存储器RAMW2中相应的存储部分。数据链路DL11用于传输在第四数据路径DP4中计算的新的状态向量，并将其送至数据存储器RAMW2中正确的部分。此外，第六数据路径DP6通过数据链路DL13可以存取新计算出的状态Z_k(m)。

由第六数据路径DP6计算的硬输出值HO_k通过数据链路DL2.1被送至数据存储器RAM2，由第三数据路径DP3计算的软输出值SO_k通过数据链路DL2.2被送至数据存储器RAM2。

图4显示了用于计算转变度量值的第二数据路径DP2的结构图。此数据路径具有一个缓冲存储器ZS1，一个加法器ADD1，一个累加器ACCU1，一个临时存储器REG1以及一个多路调制器MUX0。第二数据路径DP2还包含复数平方单元kQUAD，此单元具有两个实数平方器rQUAD，一个加法器ADD2和一个移位器SH1。移位器SH1的输出端和数据链路DL6相连。

在下文中将描述第二数据路径DP2的操作方法。第二数据路径DP2使用方程式2中表述的公式正向计算转变度量值。正向计算的意思是首先计算从特定先前状态开始的所有转变度量值(数量为8)，接着考虑下一个先前状态，计算从此状态开始的所有转变度量值，以此类推。

具有任意状态向量的特定先前状态Z_k-1(m)

PSKg，PSKf，PSKe，PSKd，PSKc， PSKb

(其中g、f、e、d、c、b＝0，...，7)将用来帮助理解。通过地址链路AL1选择出这些具有相关信道系数的数据符号的乘积，并由数据链路DL1.1载入缓冲存储器ZS1。此外，当前数据符号x_k也被写入缓冲存储器ZS1。

根据方程式2，由所考虑的先前状态产生的8个转变度量值表达如下：

|x_k-PSKg*h₆-PSKf*h₅-PSKe*h₄-PSKd*h₃-PSKc*h₂-PSKb*h₁-PSKi_a*h₀|²

在此情况下，代表各个转变的数据符号PSKi_a可以是任何可能值PSKi_a，i_a＝0，..，7。这导致了以下的计算顺序：当选定上述先前状态时，首先将计算第一转变度量值所需的7个乘积(其中-PSKi_a*h₀＝-PSK0*h₀)临时存入缓冲存储器ZS1中。接着，使用加法器ADD1和累加器ACCU1将前6个乘积(由先前状态预先确定)和接收数据符号x_k相加(应注意乘积在存入存储器RAM1时已具有负号，因此不需要求反也不需使用减法器)，然后将此部分和存入临时存储器REG1中。在最后的累加步骤中，加入表示转变的乘积-PSKi_a*h₀＝-PSK0*h₀，并将相应的总和送至复数平方器kQUAD1。

应注意加法器ADD1、累加器ACCU1、临时存储器REG1和已提过的实数平方器rQUAD均为双重形式，以便处理数据符号的实部和虚部。用虚线表示这些单元的双重结构。

两个实数平方器rQUAD分别平方接收到的总和的实部和虚部。平方后的实部和虚部在加法器ADD2中相加，并被送至移位器SH1。移位器将所接收的数据字移动1位，接着通过数据链路DL6将结果作为所考虑先前状态的第一转变度量值输出。

为了计算下一个具有-PSKi_a*h₀＝-PSK1*h₀的转变度量值，存入临时存储器REG1中的部分和通过多路调制器MUX0被送至加法器ADD1，并在其中与将要计算的第二转变的乘积-PSK1*h₀相加。接下来的处理过程与上述过程类似，并再次通过数据链路DL6输出计算出的从所考虑先前状态到m＝1的目标状态的转变度量值。

然后，计算所考虑先前状态的剩下六个转变度量值。接着转入下一个先前状态，并执行相同的过程。

很明显，和转变度量值的反向计算相比，第二数据路径DP2可以更为轻松的执行转变度量值的正向计算，这通常也发生在维特比(Viterbi)算法的处理过程中。其原因在于，在临时存储器REG1中临时存储的乘积和以及部分和意味着在计算第二到第八个转变度量值时，仅需对存储器进行一次调用(调用-PSKi_a*h₀)。

图5显示了用于执行ACS操作的第一数据路径DP1的结构。

在输入端，数据路径DP1具有两个加法器ADD3、ADD4，其输出被送至临时存储器REG2。临时存储器REG2安置在第一最小值确定单元MIN1的上游。第一最小值确定单元MIN1的输出通过附加存储器REG3被输入第二最小值确定单元MIN2。第二最小值确定单元MIN2的输出被送至附加临时存储器REG4。REG4中存储的内容一方面被送至多路调制器MUX1，另一方面通过多路调制器MUX2返回给第二最小值确定单元MIN2作为第二次比较输入。电路还具有一个P0单元，用于产生指针Z(Z1、Z2)，指针Z由最小值确定单元MIN1、MIN2输出的指针信息Z1、Z2组成。输入端数据链路DL4与输出端数据链路DL8相同。在图5中未显示这些数据链路。

图5所示电路运行过程如下：

首先，将数据路径DP2计算出的转变度量值从RAMW1送至RAMW2。接着，两个加法器ADD3、ADD4分别通过数据链路DL5和DL3被赋予两个先前状态的度量值以及涉及时间步k中特定目标状态的两个相关转变度量值(其刚由DP2从新计算出)。对于图1所示的例子(其中目标状态为m＝1)，在图5中显示了前两次转变(0→1和1→1)的相应度量值和转变度量值。

加法器ADD3和ADD4各自将一个度量值与相关转变度量值相加，从而对每个处理步骤来说，均在加法级ADD3、ADD4的输出端输出两个相应的总和值。两个总和值为将要计算的目标状态(m＝1)最小度量值的候选值。

第一最小值确定单元MIN1调用存储于临时存储器REG2中的两个总和，并且输出两个总和中较小的一个。此时，指针信息Z1表示哪个所考虑的转变具有最小总和。

在临时存入临时存储器REG3之后，此最小值被送至第二最小值确定单元MIN2的一个输入端，同时另一个输入端已被第二多路调制器MUX2设置为最大可能值(如字长为16位的值0x7FFF)。从而，第二最小值确定单元MIN2的输入端所接收的总和被写入临时存储器REG4。

在此过程中，加法器ADD3和ADD4已计算出下一个关于状态2-1和3-1之间转变的总和，并且第一最小值确定单元MIN1确定了这些总和的最小值。再次生成指针信息Z1，并将两个总和值中较小的一个送入第二最小值确定单元MIN2。现在，此较小值通过多路调制器MUX2与先前确定的存入临时存储器REG4中的最小值比较。接着，临时存储器REG4中的内容被第二最小值确定单元MIN2的输出改写，在此情况下，存储内容可能改变也可能未变，这取决于最小值确定过程的结果。第二个指针信息Z2使用两个比较总和值中较小的一个。

很清楚，在四个这样的处理步骤后才能确定来自先前状态度量值和相关转变度量值的最小总和值。此时，指针Z(Z1、Z2)表示在ACS操作过程中所确定的先前状态的状态向量。在图1中，其为向量：

PSKii₄，PSKii₃，PSKii₂，PSKii₁，PSKii₀， PSK4

此方法确定的目标状态的度量值，通过多路调制器MUX1和数据链路DL10被载入数据存储器RAMW2中。

图8中显示了用于计算新状态向量的第四数据路径DP4的结构示意图。基于表示“正确的”先前状态的状态向量Z_k-1(m)的指针Z(Z1、Z2)(图1：指数m＝4的状态)，通过数据链路DL4、DL8从数据存储器RAMW1中的适当存储部分调出此状态向量。在图8中，选择了一种此状态向量的表达方式，其中考虑了每个被编为三位二进制码的PSK(相移键控)数据符号。这意味着图8中所示的先前状态包括六个三位二进制码ohm|lkj|ihg|fed|cba|loo。

此时，将此状态向量送至数据路径DP4中的移位和插入寄存器SHIN的第一输入端，同时，代表转变PSK(相移键控)符号的三位二进制码(例如001)被赋予寄存器SHIN的插入输入端。移位和插入寄存器SHIN执行如图8中所示的操作，即舍弃“最老的”三位二进制码0nm，其他的三位二进制码向左移位，代表转变的三位二进制码001置于所存位字的开始处。如此形成的目标状态的状态向量通过数据链路DL11被写入数据存储器RAMW2中的适当存储部分。

用于调用相关乘积以计算下个状态转变的转变度量值的地址的生成是基于由第五数据路径DP5新定义的状态向量，此转变起始于刚刚计算的状态，终止于时间步k+1中的目标状态。为此，由第四数据路径DP4确定的状态向量在第五数据路径DP5中被打破为独立的部分，将这些部分作为地址来调用RAM1中存储的乘积或从此状态到下一时间步中状态的转变度量值的部分被加数。

图6显示了用于计算软输出值的第三数据路径DP3的结构。第三数据路径DP3具有三个最小值确定单元MIN3、MIN4、MIN5，在它们的输出端分别紧接着三个多路分配器DMUX1、DMUX12、DMUX3。多路分配器DMUX1-3将信号分离给两个临时存储器REG5、REG6；REG7、REG8；REG9、REG10。每个存储器对REG5、REG6或REG7、REG8或REG9、REG10的两个输出将被送至多路调制器MUX3、MUX4、MUX5，由此形成了相应最小值确定单元MIN3、MIN4或MIN5的第二个输入。

此外，临时存储器REG5、REG7和REG9的输出还与多路调制器MUXu(u为“上”的简称)的三个输入端连接，临时存储器REG6、REG8和REG10的输出还与多路调制器MUXd(d为“下”的简称)的三个输入端连接。

多路调制器MUXu、MUXd的输出被送入减法器SUB，SUB在其输出端发出关于每个数据符号(三位)的三个软位值s0、s1和s2。

用于生成软输出值的第三数据路径DP3的运行方法如下：

由三位(b0、b1、b2)表示8PSK(相移键控)数据符号，同时对于i＝0、1、2，bi＝0或1。计算出每个时间步中8PSK(相移键控)数据符号的每个组分bi的置信度值，此值表示值为1的硬判定的数据符号中相应组分的概率。使用下列方程式计算关于位bi的软位值si：

si＝min[(M_k-1(m)+I_k(m→m′)|bi＝1)-(M_k-1(m)+I_k(m→m′)|bi＝0)]i＝0，1，2(3)

三个软位值组成了软输出值SO_k。

应注意在计算软输出值的同时，也在对所考虑的时间步中的转变执行ACS操作。为此，通过数据链路DL12，连续向最小值确定单元MIN3-5提供旧的度量值和转变度量值的总和。多路分配器DMUX1-3用来决定由六个临时存储器REG5到REG10中的哪些来存储最小值确定单元MIN3-5的输出值。如果b2＝1，则存入REG5，如b2＝0，则存入REG6，如果b1＝1，则存入REG7，如b1＝0，则存入REG8，如果b0＝1，则存入REG9，以及如b0＝0，则存入REG10。接着，所储存的总和被返回给相关的最小值确定单元MIN3-5，以进行下一次比较(其基于两相邻时间步间的64次转变)，多路调制器MUX3-5根据相关组分b2、b1或b0的值选择相应寄存器(REG5或REG6；REG7或REG8；REG9或REG10)。在每个时间步均采用一个最大比较值(例如0x7FFF)，用于最初的最小值生成。

因为对于每个位组分均发生32次转变，所以基于上述方程式执行最小化过程，在所有情况下均发生超过32次的状态转变。在处理完某一时间步的所有状态转变后，利用由上述递归方法确定并保存在临时存储器REG5-10中以供调用的(度量值+转变度量值)总和，通过减法器SUB计算此时间步的软输出值。为此，多路调制器MUXu和MUXd均采用时分多路传输模式。通过数据链路DL2.2将软位值s0、s1和s2的二进制补码值提供给数据存储器RAM2。

图7显示了用于计算硬输出值的数据路径DP6的结构。数据路径DP6主要包括一个最小值确定单元MIN6，一个多路调制器MUX6以及一个临时存储器REG11，它们互相连接形成回路。和在其他数据路径中使用的方法一样，回路能够确定通过数据链路DL7接收到的新的状态度量值的最小值(这些度量值由数据路径DP1中的最小化过程确定)。因为期望为每个时间步确定一个硬输出值，所以对于所有八个新确定的状态度量值均执行最小化过程。

时间步k中具有最小状态度量值的状态向量的地址通过地址链路AL2被送至数据存储器RAMW2使用的地址译码器中，如上所述，作为通过数据链路DL13调用正确的状态向量的结果，状态向量由相应先前状态的转变数据符号组成。

为了提高硬输出值的置信度，将执行追溯操作，即选择在过去的p时间步确定的转变数据符号，例如可选择p等于6。

应注意p＞v是可能的，也就是说追溯操作所返回到的时间可能长于信道存储器用于计算转变度量值的时间。此时，必须使用拥有相应较多(至少p个)PSK(相移键控)数据符号的较长状态向量。如图8所示，接着具有相应的较长状态向量的状态被再次计算。“较长”状态向量的使用对转变度量值的计算没有影响，因为在此时仅考虑后v个数据符号和当前转变数据符号。

对上述数据路径的操作连接的很紧密，不需要DSP(数字信号处理器)进行任何中间计算。DSP(数字信号处理器)仅主要用于执行信道估算，计算乘积-h_i*8PSK_j(或通常包括一个或多个类似乘积的转变度量值的部分被加数)以及硬件运算单元RW1和RW2的编程和配置。但是，实际的计算过程不需要DSP(数字信号处理器)的介入，从而只需中等性能就可以满足(＜100MIPS)。

先前介绍的运算单元RW1的操作方法使用了基于8PSK(相移键控)数据符号的EDGE(GSM拓展增强型数据)平衡。但是，所有的数据路径DP1到DP6也可用于GSM(全球数字移动电话系统)平衡。为此，仅需适当配置这些数据路径。

例如，GSM(全球数字移动电话系统)平衡基于长度v＝5的信道存储器，也就是说在信道估算过程中，DSP(数字信号处理器)确定了信道系数h₀，h₁，h₂，h₃，h₄，h₅。

使用下列公式计算转变度量值I_k(m→m’)： ${|x_k-\underset{i=\mathrm{0,1}\·\·\·,4}{\mathrm{\Σ}}{h}_i*(1-2*a_1)-h_5*(1-2*a_5)|}^{2}i=\mathrm{0,1,2},\·\·,5----\left(4\right)$

其中a_i表示二进制位，即对于所有的i＝0，1，…5，a_i＝0，1。

考虑以a₁、a₂、a₃、a₄表示状态的简化格子图。a₀表示转变位，a₅表示关于所考虑状态的附加信息，其仅在计算转变度量值时需要。和图1中所示的标记一样，状态向量可以以a₅， a ₄， a ₃， a ₂，a₁的形式表示。

为了满足先决条件，关于每个时间步的格子图都具有2⁴＝16个状态。因为每个(目标)状态均可通过两次转变到达，所以对于每个时间步来说具有32次可能的转变。

计算转变度量值的数据路径DP2不需任何改变就可用于GSM(全球数字移动电话系统)，因为计算法则均相同。

重新配置用于计算ACS操作的数据路径DP，使得临时存储器REG3和最小化回路包含了最小值确定单元MIN2，省略了临时存储器REG4和多路调制器MUX2。从而，指针信息Z2不存在。指针信息Z＝Z1仅为二进制形式，并且可以跨过存储器P0。

只需激活数据路径DP3的三个分支中的一个来计算软输出值，因此可以停用或跨接多路调制器MUXu和MUXd。这样的重新配置使数据路径DP3可用于GSM(全球数字移动电话系统)平衡。

图7和8所示的数据路径也可用于GSM(全球数字移动电话系统)平衡。即使必须考虑改变后的状态向量，在数据路径DP6中(见图7)，最小化回路将被通过16次，并且移位和插入寄存器SHIN仍可用于图8所示的数据路径DP4中。以上同样适用于图7所示的数据路径DP6中的追溯操作。

Claims (13)

1.一种用于平衡在受干扰信道中传输的符号序列的维特比均衡器，

其具有数字信号处理器(DSP)，其包括：

一个第一辅助硬件数据路径(DP1)，其用于执行ACS操作并计算格子图中目标状态的状态度量值，以及

一个第二辅助硬件数据路径(DP2)，其基于信道特性，使用接收符号序列计算格子图中从先前状态到目标状态的转变度量值。

2.一种用于平衡在受干扰信道中传输的数据信号的维特比均衡器，

其具有数字信号处理器(DSP)，其包括：

一个第一辅助硬件数据路径(DP1)，其用于执行ACS操作并计算格子图中目标状态的状态度量值，以及

一个第三辅助硬件数据路径(DP3)，其负责计算软输出值，用于从通向目标状态的状态转变中估算出的符号序列。

3.如权利要求1或2所述的维特比均衡器，其特征在于两个硬件数据路径(D1、D2；D3、D4)直接相互连接，也就是说数字信号处理器没有对在上游的硬件数据路径(DP2；DP1)中计算的数据进行任何中间处理。

4.如上述权利要求中任一所述的维特比均衡器，其特征在于两个硬件数据路径(D1、D2；D3、D4)不仅能基于EDGE(GSM拓展增强型数据)移动无线电标准进行平衡处理，还能基于GSM(全球数字移动电话系统)移动无线电标准进行平衡处理。

5.如上述权利要求中任一所述的维特比均衡器，其特征在于具有计算目标状态向量的第四硬件数据路径(DP4)。

6.如权利要求5所述的维特比均衡器，其特征在于具有第五硬件数据路径(DP5)，其使用从第四硬件数据路径(DP4)获得的目标状态的状态向量计算转变度量值部分总和的地址，转变度量值关于从此目标状态到下一时间步中状态的转变。

7.如上述权利要求中任一所述的维特比均衡器，其特征在于还具有计算确定数据符号的硬件数据路径(DP6)。

8.如上述权利要求中任一所述的维特比均衡器，其特征在于为了执行ACS操作，第一硬件数据路径(DP1)包括

一个第一最小值级(MIN1)，其特别确定来自两次状态转变的度量值和转变度量值的总和的最小值，以及

一个第二最小值级(MIN2、REG4、MUX2)，其连接在第一最小值级(MIN1)的下游，并通过顺序处理，确定由第一最小值级(MIN1)输出的总和的最小值。

9.如权利要求5和8所述的维特比均衡器，其特征在于由两个最小值级(MIN1、MIN2)发出的指针信息(Z12、Z2)将用于第四硬件数据路径(DP4)中，以确定目标状态的状态向量。

10.如权利要求1所述的维特比均衡器，其特征在于第二硬件数据路径(DP2)包括一个计算回路(ADD1、ACCU1、REG1)，用于乘积的求和或转变度量值部分总和的计算。

11.如权利要求10所述的维特比均衡器，其特征在于计算回路(ADD1、ACCU1、REG1)包括临时存储器(REG1)，用于部分总和的存储，这些部分总和可用于计算从特定先前状态产生的所有转变度量值。

12.如权利要求10或11所述的维特比均衡器，其特征在于

第二硬件数据路径(DP2)包括至少一个连接在计算回路下游的平方级(rQUAD)，以及至少一个附加加法级(ADD2)。

13.如权利要求2所述的维特比均衡器，其特征在于

第三硬件数据路径(DP3)包含至少一个计算回路，其中包括最小值确定单元(MIN3-5)，多路分配器(DMUX1-3)，安置在多路分配器(DMUX1-3)输出端的存储器对(REG5-10)，以及多路调制器(MUX3-5)，其中存储器对(REG5-10)的输出通过多路调制器(MUX3-5)被送至最小值确定单元(MIN3-5)的一个输入端。

Images