JP2008182332A - Mアルゴリズム処理方法及びmアルゴリズム処理装置 - Google Patents
Mアルゴリズム処理方法及びmアルゴリズム処理装置 Download PDFInfo
- Publication number
- JP2008182332A JP2008182332A JP2007012692A JP2007012692A JP2008182332A JP 2008182332 A JP2008182332 A JP 2008182332A JP 2007012692 A JP2007012692 A JP 2007012692A JP 2007012692 A JP2007012692 A JP 2007012692A JP 2008182332 A JP2008182332 A JP 2008182332A
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- algorithm
- processing
- transmission
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Radio Transmission System (AREA)
Abstract
【課題】MLDよりも低演算量で、ASESSよりも回路規模が小さく、並列処理による高速処理が容易なMアルゴリズム処理方法とその構成を提供すること。
【解決手段】Mアルゴリズム処理において、v値シンボルレプリカの中から尤度を高めるp個を象限テーブル202にて絞込み選択してから尤度計算、生残りレプリカ選択を行うようにした。これにより、所要演算量を従来のMアルゴリズムのp/v倍に低減でき、かつ全シンボルの順位付けを行わずに近傍のpシンボルのみ選択すればよいので、象限判定テーブル202の所要分解能が低く抑えられ、ASESSより回路規模を低減できる。
【選択図】図1
【解決手段】Mアルゴリズム処理において、v値シンボルレプリカの中から尤度を高めるp個を象限テーブル202にて絞込み選択してから尤度計算、生残りレプリカ選択を行うようにした。これにより、所要演算量を従来のMアルゴリズムのp/v倍に低減でき、かつ全シンボルの順位付けを行わずに近傍のpシンボルのみ選択すればよいので、象限判定テーブル202の所要分解能が低く抑えられ、ASESSより回路規模を低減できる。
【選択図】図1
Description
本発明は、MIMO(Multiple-Input Multiple-Output)伝送方式を用いた無線LAN(Local Area Network)やセルラなどの無線システムに用いられる、Mアルゴリズム処理方法及びMアルゴリズム処理装置に関する。
近年、移動無線伝送では、ユーザ数を増加させても伝送帯域幅が増加しないチャネル多重方式として、MIMO伝送による空間多重方式(SDMA方式)が盛んに研究されている。この方式は、複数の送受信アンテナ間での電波の伝搬経路の違いに基づいてユーザ信号分離を行うというもので、送信アンテナを増やすことにより、伝送帯域を増加させずに収容ユーザ数を増加できる。
図12に、一般的なOFDM−MIMO伝送システムの構成を示す。同図において送信機10は、先ず、シンボルマッピング部11_0〜11_M−1によってM個のビットストリームを並列に対してQPSK,16QAMなどのシンボルマッピングを行う。次に、送信機10は、各々にチャネル推定のための既知シンボルを挿入した後、OFDM送信部12_0〜12_M−1によってこの信号に対してIFFT等のOFDM送信処理を施し、OFDM送信処理後の信号を各送信アンテナTxANT_0〜TxANT_M−1から送出する。なお、ここでのMは後述のMアルゴリズムにおける生残りレプリカ選択数のMの意味ではなく送信アンテナ数の意味である。
ここで既知シンボルは、フレーム先頭(既知シンボル送信期間)に、かつ互いに干渉しないように時分割で配置されて送信される。データシンボルは、伝送路で混合されてN本の受信アンテナRxANT_0〜RxANT_N−1に到達する。各送受信アンテナ間にはM×N個の伝送路があり、各々は伝搬遅延の異なる複数の伝送路となっている。ここでで、各伝送路の伝搬遅延範囲がOFDMのCP(Cyclic Prefix)時間長以内であり、かつ送受信機の相対的な移動による瞬時変動もフレーム時間内では一定と見なせるものと仮定すると、OFDMの各サブキャリア内では狭帯域のために時間的マルチパスが見えなくなる。従って、サブキャリア毎に送受信複素シンボル間で、次式の関係が成立つ(但し、M=N=4の場合)。
受信機20は、まずOFDM受信部21_0〜21_N−1によって受信信号r0〜rN−1に対してFFT等のOFDM受信処理を行い、OFDM受信処理後の信号をサブキャリアスイッチ(サブキャリアSW)22に送出する。サブキャリアスイッチ22は、後段の回路でサブキャリア毎に並列に処理を行うように、OFDM受信処理後の信号を振り分ける。
チャネル推定部23は、時分割多重された既知受信シンボルを用いてチャネル推定を行う。つまり、式(1)から容易に理解できるように、チャネル推定部23は、既知シンボルs0のみが送信された時刻の受信シンボルr0,r1,r2,r3からはチャネル推定値h00,h10,h20,h30を計算し、以下、既知シンボルs1のみが送信された時刻………というように処理を行うことで、チャネル推定値からなる伝送路行列の全要素を求める。
次に、受信機20は、信号分離部24_0〜24_N−1によってこのチャネル推定値を用いてサブキャリア毎に信号を分離し、ストリームスイッチ(ストリームSW)25によって分離信号毎にサブキャリア信号をまとめ、シンボル判定部26_0〜26_M−1によってシンボル判定を行うことで、各送信ブランチから送信されたデータに相当するビットストリームを得る。
ここで一般にMIMO信号の分離アルゴリズムには、大きく分けて、以下の3つがある(非特許文献1参照)。
(1)空間フィルタバンク(SF:Space Filtering)
(2)干渉キャンセラ(IC:Interference Cancellar)
(3)最尤判定(MLD:Maximun Likelyhood Decision)
(1)空間フィルタバンク(SF:Space Filtering)
(2)干渉キャンセラ(IC:Interference Cancellar)
(3)最尤判定(MLD:Maximun Likelyhood Decision)
図13に空間フィルタバンク処理を用いた信号分離処理の概念、図14に干渉キャンセラ処理を用いた信号分離処理の概念、図15に最尤判定処理を用いた信号分離処理の概念を示す。
図13に示すように、空間フィルタバンク処理を用いた分離処理を行う受信機30は、チャネル推定部31でチャネル推定値を計算し、等化部32によって空間フィルタバンク処理を用いた等化処理を行う。すなわち、等化部32は、受信シンボルにチャネル推定値の逆行列を掛けて等化処理を行ことで分離処理を行い、分離後の信号をシンボル判定部33に送出する。
図14に示すように、干渉キャンセラ処理を用いた分離処理を行う受信機40は、内部に空間フィルタバンク処理を行う等化部42を有している。受信機40は、チャネル推定部41でチャネル推定値を計算し、等化部42によって空間フィルタバンク処理を用いた等化処理、すなわち受信シンボルにチャネル推定値の逆行列を掛けるといった等化処理を行うことで、空間多重された信号を分離し、シンボル判定部43で等化出力をシンボル判定し、この判定結果を伝送路変動付与部44に送出する。伝送路変動付与部44は、判定結果にチャネル変動を掛けることでレプリカを生成する。ここでレプリカとして、各受信アンテナにおける干渉成分のみを発生させるのがポイントで(つまり干渉レプリカ)、受信機40は、この干渉レプリカを減算器45で受信シンボルから差引くことでSIRを改善し(干渉キャンセルし)、干渉キャンセル後の信号をシンボル判定部46に送出する。干渉キャンセラ処理を用いた分離処理においては、干渉レプリカ生成の際に非線形処理であるシンボル判定を行うことで、雑音や干渉成分の抑圧を行うので、単なる空間フィルタバンク処理を用いた分離処理よりも良い特性が得られるが、逆にこのシンボル判定を誤る(レプリカ判定誤り)と、特性が大きく劣化する。
図15に示すように、最尤判定(MLD)処理を用いた分離処理を行う受信機50は、受信機内部の擬似MIMO伝送路を用いて、全送信シンボルベクトル候補に対するレプリカを生成し、実際の受信シンボルベクトルとのユークリッド距離が最小になる送信シンボルベクトル候補を選択するというものである。具体的には、受信機50は、チャネル推定部51によってチャネル推定値を計算し、伝送路変動付与部52によって送信シンボル候補発生部53で発生した送信シンボルベクトル候補sqにチャネル変動を掛けることにより、全送信シンボルベクトル候補に対するレプリカを生成する。そして、減算器54によって実際の受信シンボルベクトルからレプリカを減算し、減算結果を送信シンボル候補選択部55に送出する。送信シンボル候補選択部55では、送信シンボル候補と減算結果とに基づいて、実際の受信シンボルベクトルとのユークリッド距離が最小になる送信シンボルベクトル候補を選択し、選択した送信シンボルベクトル候補をシンボル判定部56に送出する。
図16は、MLD処理を用いた分離処理を行う受信機50の構成を改めて詳細に表したものである。MIMO送信機から送信される送信シンボルsiはM次元複素ベクトルであり、MIMO伝送路はN×M複素行列で表される。このため送信シンボルベクトルsiの各要素は互いに干渉しあって受信され、各受信コンスタレーションはかなり複雑な形状になる。一方、MIMO受信機50内部では、チャネル推定値(N×M複素行列)を用いた擬似MIMO伝送路(伝送路変動付与部52)に全送信シンボルベクトル候補を入力してレプリカを計算し、実際の受信シンボルベクトルとユークリッド距離が最小になるレプリカを生成する元となった送信シンボルベクトル候補を判定結果として選択する。最尤判定は、最適信号検出理論に従った最も優れた伝送特性が得られる方式である。しかし、特にMIMOでは送信シンボルベクトル候補sqもM次元ベクトルになるので、非常に多く(例えばM=4,16QAMの場合、164=65536個)のレプリカを発生させ、各レプリカについて演算を行う必要がある。このため所要演算量が膨大になり、実現には簡易アルゴリズムが必須とされる。
この簡易MLDアルゴリズムの一つとして、QRM−MLD(非特許文献1参照)がある。QRM−MLDは、以下のような処理を適用した簡易MLDアルゴリズムである。
<1>チャネル推定行列のQR分解を利用した階層型推定
<2>Mアルゴリズムによる探索領域制限
ここで、<1>については、まずチャネル推定値を、次式のようにQR分解する。
<1>チャネル推定行列のQR分解を利用した階層型推定
<2>Mアルゴリズムによる探索領域制限
ここで、<1>については、まずチャネル推定値を、次式のようにQR分解する。
式(2)は、グラム=シュミットの正規直交化を用いて実行でき、任意の大きさの行列に適用可能である(非正則行列の場合はrank外の要素が0になる)。なお式(2)はN≧Mの場合を示しているが、以下では説明を簡単化するためにM=Nとする。
図17は、図16のMLD処理ブロック図に式(2)を適用した場合の構成を示す図である。ユニタリ行列とは、逆行列が複素転置で得られる、Q−1=QHなる複素行列のことなので、チャネル推定誤差や受信機雑音を無視して考えると、QH≒QH・(チャネル推定行列)=QH・QR=Rの関係が成り立ち、MIMO伝送路とQHを合わせた伝送路行列はRになる。つまり上三角行列Rを擬似伝送路行列として用いたMLD受信機になる。すると同図におけるレプリカxqiは、次式のように計算できる。
実際上、MLD受信機60は、チャネル推定部61と、QR分解部62と、QH演算部63と、上三角行列(R)算出部64と、QH演算部63により得られた受信シンボルベクトルxiから上三角行列算出部64により得られたレプリカベクトルxqiを減算する減算部65と、シンボル判定処理部66とを有する。
ところで、式(3)を下から上に眺めると、1行進む毎に送信シンボル候補がsqN−1,sN−2,・・・,sq0の順に1個ずつ増えることがわかる。これは受信時系列xqN−1,xqN−2,・・・,xq0に対して送信シンボル候補sqN−1,sqN−2,・・・,sq0を用いながらレプリカxqN−1,xqN−2,・・・,xq0を順次発生させ、ユークリッド距離最小のシンボルを順次選択してゆけることを意味する。これが階層型推定である。
そこで、シンボル選択をシリアル処理で行うことを想定し、図17のQH演算部63の後段にP/S(パラレル/シリアル)変換部を追加して等価変換を行うと、結果的に図18に示すような構成が得られる。なお、図18の構成において、QH演算部63とP/S変換部72とをまとめて行列QHの行ベクトルを用いた時変複素フィルタ71と呼ぶことができ、上三角行列算出部64は行列Rの行ベクトルを用いた時変複素フィルタと呼ぶことができる。また、図18の構成において、上三角行列算出部64と、減算部65と、シンボル判定処理部66は、Mアルゴリズム処理部80を構成している。
Mアルゴリズムは、図18において、受信シンボルベクトル要素とシンボルレプリカのユークリッド距離‖εqi‖2が小さいものから順にM個ずつ選択しながら、最終的に尤も確からしいシンボルベクトルを判定するというものである。以下にMアルゴリズムの処理ブロック図を導くためにその詳細を述べる。なお、以下では送受信アンテナ数は共にNで、MはMアルゴリズムにおける生残りレプリカ選択数を表すことにする。
Mアルゴリズムをビタビアルゴリズムに対応させて説明するため、まずパスメトリックを定義する。図18のMアルゴリズム処理部80には長さNの受信シンボル列{xN−i,i=1,2,・・・,N}が順次入力してくるので、時刻LにおけるパスメトリックPMLは時刻i=1,2,・・・,Lにおける受信シンボルとレプリカの2乗誤差の和であり、式(3)のレプリカ生成式を用いると次式になる。
ここでベクトルzqL−1は、時刻L−1までに選択したシンボル列で、Mアルゴリズム処理部80の状態を表す。zqL−1の各要素シンボルzqN−jは、sqN−jが取り得るv値の中からM個が選択されたM値シンボルということになる(但し値は不均等)。こうして選ばれるベクトルzqL−1は、次元を拡大しながらも常にM個存在するので、これをzqL−1 (k),k=1,2,・・・,Mと表すことにする。すると定義式から状態zqL−1 (k)に対応してPML−1とTML−1,Lが共にM個存在しなければならないので、PML−1 (k),TML−1,L (k) ,k=1,2,・・・,Mと表す。なおBML−1,Lは、TML−1,LとsqN−Lの組合せのMv個が計算されるので、BML−1,L (l) ,l=1,2,・・・,Mvと表す。但し、PML−1 (k)とTML−1,L (k)が1対1で対応しているため、結局PML (k)=PML−1+BML−1,L (l)はMv個の組合せの和からM個選択することになる。
図19は、式(8)のMアルゴリズムを導入したQRM−MLD受信機のMアルゴリズム処理部80の処理ブロック図であり、図20はその第Lステップ目の処理ブロック図である。
図20に示した第Lステップ処理部81は、TML−1,L (k)演算部82と、加算部83、84、85と、可変利得増幅部86と、二乗誤差算出部87と、生残りレプリカ選択部(M_Min)88と、セレクタ(SEL)89、90、91と、候補追加部92とを有する。なお、これら各要素は、式(8)を実行するためのものであり、各々の機能は図から明らかなので、その詳細な説明は省略する。
QRM−MLD処理では、QR分解によって図20のようなシンボル単位での順序処理を適用すると共に、Mアルゴリズムによってシンボルレプリカの選択範囲を狭めることで、大幅に所要演算量を削減している。
ところで、図20のQRM−MLD処理(第Lステップ処理)では、全ての組合せの加算を計算する箇所が、加算部84、85の2箇所ある。そこでは、複素数値の2乗ノルム計算が実行される。このことは非常に多くの2乗ノルム計算を実行しなければならないことを意味し、所要演算量を増加させている。
ところで、生残りレプリカ選択を行っているM_Min関数の実行位置を、図21のように[1]及び[2]の位置に移動できたとすると、上述の2箇所の加算器84、85への入力数を低減できるので、それに伴って2乗ノルムの演算回数が大幅に低減され、所要演算量が激減する。
このように生残りレプリカを先行して選択するようにしたのが、ASESS(Adaptive Selection of Surviving Symbol replica candidate)アルゴリズムである。従って、具体的なASESSアルゴリズムの導出は、選択処理を如何にして図21に示す[1]及び[2]の位置に移動するかによって示される。
図21の[1]への処理移動は、ブランチメトリック値が大きくなるシンボル候補を簡単な方法で判定して計算から除外することによって行う。このためには上述の加算部(実際は減算部)84への入力であるxN−L−TML−1,L (k)とrN−LN−L・sqL (h)を評価できればよい。ここで、QR分解で得られる三角行列Rの対角要素rN−LN−Lは必ず正実数であるから、全送信シンボル候補sqL (h),h=0,1,・・・,v−1についてrN−LN−L・sqL (h)をプロットしたものはコンスタレーションと相似形なので、図22のようなI−Q平面上のユークリッド距離として評価できる(但し図22は16QAMの場合で1/rN−LN−L倍して正規化して表している)。
ASESSアルゴリズムでは、図23のように、各生残り状態zqL−1 (k),k=0,1,・・・,M−1毎にxN−L−TML−1,L (k)を計算して象限テーブルのアドレスとし、そこからユークリッド距離の小さいものから順にv個のシンボル番号を読み出すことによって順位付けを行い、その結果を長さvのシフタM個に記憶する。なおここでは順位付けまでを行って2乗ノルム計算まで行わないのがポイントである。
図21における[2]への処理移動は、前段の生残りパスメトリック値PML−1 (k),k=0,1,・・・,M−1を並替える(ソート処理)ことから始める。この時、上記[1]の順位付けと上記ソート処理の結果は、図24のように表わされる。図24(a)に示すように、各PML−1 (k)は、各々v個の送信シンボル候補によるブランチメトリックを加算し得るようにしているので、各々v個ずつコピーして同数にしている。これらのMv組の加算候補の中で、加算結果が最小になるのは、PML−1 (0)と、それに対応する送信シンボル候補の中で最小と順位付けられた候補(図24(b)の例では“1”)とを加算した場合であると考えられる。
そこで、この組に関して式(8)を実行してPML (0)とする。すると、PML−1 (0)との組からはPML (0)未満の結果は得られないので、PML (0)とPML−1 (k),k=1,・・・,M−1に関してソート処理を行い、上述と同様に最小の結果が得られると思われる組について式(8)を実行する。このような処理を合計M回行うと生残りパスメトリック値PML (k),k=0,1,・・,M−1と対応する生残り状態zqL−1 (k),k=0,1,・・・,M−1が得られることになる。なお上述の加算の組合せで“結果が最小になると考えられる組”と述べたのは、[1]の結果がシンボルの順位付けまでしか行っていないため、実際にブランチメトリックを計算して加算したら必ずしも最小でない可能性があることを意味している(あくまで状況証拠的に組合せを選択している)。
図25は、上述の[1]及び[2]への移動処理を組み合わせたASESSの処理ブロック図である。図25の第Lステップ処理部101は、TML−1,L (k)演算部102と、加算部103、104、105と、可変利得増幅部106、107と、1/x乗算部108と、二乗誤差算出部109と、送信シンボル候補番号テーブル110と、シフタ111と、選択・シフタ制御部112と、I/Qマッピング部113と、UM値によってソートを行うソート機能付RAMでなるソートメモリ114と、シフタ選択部115と、セレクタ(SEL)116と、候補追加部117とを有する。
同図において、第Lステップ処理部101は、まず、ソートメモリ114を用いて、生残りパスメトリック値PML−1 (k),k=0,1,・・・,M−1のソートと、各生残り状態zqL−1 (k),k=0,1,・・・,M−1に対する全シンボル候補の順位付けを行う。なお実際のソートはPML−1 (k)をUM(k)にコピーしてUM(k)値に関して行う。ここでUM(k)は加算結果によって逐次更新されるレジスタであり、ソートメモリ114は各UM(k)に対してPML−1 (k),各PML−1 (k)の使用回数(v回以下でなくてはならない)を管理するカウンタCNT(k)及び生残り状態番号kが一緒にソートされる構造になっている。
この状態ではソートメモリ114の最小生残りパスメトリック値はPML−1 (0)なので、ソートメモリ114はCNT(0)を+1して生残り状態番号k=0を出力する。すると、シフタ111から、k=0により順位付け結果が格納されている0番目のシフタ出力が選択されて式(8)の演算が実行される。その後シフタ111の中の0番目のシフタは1つ上シフトする。なおこの時セレクタ116によって選択されたシンボル候補は、候補追加部117によって状態zqL−1 (0)に追加されて状態zqL (0)として出力される。一方、上述の式(8)の演算結果PML (0)は生き残りパスメトリック値として出力されるが、同時にUM(0)値を上書きする。
以後、ソートメモリ114を用いて、UM(k)値に関してソートを行う。同様の処理をM回実行すれば第Lステップ処理は完了する。但しソート後の状態番号kでは、カウンタ値がv以上の場合は出力せず次候補を出力する必要がある。
以上のようにASESSアルゴリズムでは、生残りレプリカを準最適に先行選択することにより、2乗ノルムの計算回数をM回にまで減らすことができるので、通常のQRM−MLDに対して大幅に乗算回数を削減することができる。
特開平6−252939号公報
大鐘:「MIMOシステムの起訴と要素技術」,電子情報通信学会,アンテナ・伝搬における設計・解析ワークショップ(第29/30回),2004/11
しかしながら、上記従来のASESSアルゴリズムにおいては、以下のような問題があった。
(1)象限テーブルの高分解能化による規模の増大
(2)大量のメモリ使用による規模の増大
(3)並列処理が適用できないことによる高速伝送への対応困難
(1)象限テーブルの高分解能化による規模の増大
(2)大量のメモリ使用による規模の増大
(3)並列処理が適用できないことによる高速伝送への対応困難
上記(1)は、ASESSアルゴリズムが全シンボル候補の順位付けを行うことに起因する問題である。例えば図22及び図23の象限判定において“(xN−L−TML−1,L (k))/rN−LN−Lに近いシンボル候補を4個選択する”のならI−Q平面の分解能はかなり粗くてもよいが、“12番と13番のシンボルのどちらが近いか”を正しく判定するにはかなり高分解能にしないとできないことは容易にわかる。この問題はシンボルの多値数vが大きくなるほど顕著になる。
上記(2)は、ASESSアルゴリズムが乗算回数を削減するために、各ステップ処理で、最初にソートやシンボルの順位付けを全て行ってメモリに格納した後に、レプリカを先行選択しながらノルム計算を行うようにしているためである。汎用的なプロセッサと異なって演算内容や手順があらかじめ決まっている組込み機器では、乗算器は加算器とシフトで構成することで小規模化し、並列処理を行うとコストパフォーマンスが良くなる。その場合、乗算器の回路規模は高々レジスタ数程度であるから、回路規模は使用メモリ量で決定されると言える。この問題もシンボルの多値数vが大きくなるほど顕著になる。
上記(3)は、ASESSがその名の通り信頼度情報に基づいて適応的に生残りレプリカを選択することに起因する。つまりソート処理、レプリカの先行選択、尤度計算を含むフィードバックループを構成し、本質的にシリアル処理を行う演算構造になっているため、並列処理が適用できず、より高速な伝送に適用する場合実現が困難になる。また最近の進んだLSIプロセスではゲート遅延よりも配線遅延がネックになってきており、このような複雑な処理を高速動作させることは困難になってきている。
本発明は、かかる点に鑑みてなされたものであり、MLDよりも低演算量で、ASESSよりも回路規模が小さく、並列処理による高速処理が容易なMアルゴリズム処理方法とその構成を提供することを目的とする。
かかる課題を解決するため本発明のMアルゴリズム処理方法及びMアルゴリズム処理装置は、ASESSのような多値数vの全送信シンボル候補v個の順位付けを行う象限判定ではなく、上位p(<v)個のシンボルを選択出力するシンボル候補選択数制限付象限判定を導入するようにした。
これにより、以下のような改善が得られる。
(1)シンボル選択数制限により、所要演算量を従来のMアルゴリズムのp/v倍に低減できる。
(2)全シンボルの順位付けを行わず近傍のpシンボルのみ選択すればよいので、象限判定テーブルの所要分解能が低く抑えられ、ASESSより回路規模を低減できる。
(3)生残り判定を先行処理するためのレジスタが不要で、ASESSより回路規模を低減できる。
(4)生残り判定を先行処理しないのでフィードバック不要で、並列高速処理が可能である。
(5)シンボル選択数pは変調方式に依存しないパラメータなので、適応変調に対して同じ回路が適用でき、一定の演算量で実行可能である。
(1)シンボル選択数制限により、所要演算量を従来のMアルゴリズムのp/v倍に低減できる。
(2)全シンボルの順位付けを行わず近傍のpシンボルのみ選択すればよいので、象限判定テーブルの所要分解能が低く抑えられ、ASESSより回路規模を低減できる。
(3)生残り判定を先行処理するためのレジスタが不要で、ASESSより回路規模を低減できる。
(4)生残り判定を先行処理しないのでフィードバック不要で、並列高速処理が可能である。
(5)シンボル選択数pは変調方式に依存しないパラメータなので、適応変調に対して同じ回路が適用でき、一定の演算量で実行可能である。
なお、上記改善点については、以下のことが言える。
(1)について : 乗算回数で所要演算量を表した場合には、本発明の方式よりもASESSの方が演算量は少ない。
(2),(5)について : 2つのシンボル候補のどちらに近いかを正しく判定するには受信点が両者の垂直2等分線で分割された平面のどちらに属するかの判定が必要で、本質的に無限の分解能が必要である。しかも変調方式が変わると判定に用いる垂直2等分線の数も増大するので、テーブルの共用化は困難である。ところが、受信点近傍のp個の選択は低分解能テーブルで実行できる(極端な例はp=1の時で、普通の硬判定になるが格子状のしきい値でよい)。しかも、多値数のみ異なるQAMでは受信点近傍のコンスタレーション構造は等しいので、レベルのみ調整すれば同じテーブルを使用することができる。
(3)について :本発明はASESSよりも乗算回数が多いが、乗算器の回路規模は大規模なレジスタよりも少なくて済む。例えば加算とシフトで乗算を行えば、乗算器はレジスタ3個程度の規模(和と桁上げを保存するレジスタが2ワードと加減算器を1ワード分と考えた場合)で済み、アレイ型乗算器でも高々語長分(16bit乗算器なら16ワード相当)で済む。
(1)について : 乗算回数で所要演算量を表した場合には、本発明の方式よりもASESSの方が演算量は少ない。
(2),(5)について : 2つのシンボル候補のどちらに近いかを正しく判定するには受信点が両者の垂直2等分線で分割された平面のどちらに属するかの判定が必要で、本質的に無限の分解能が必要である。しかも変調方式が変わると判定に用いる垂直2等分線の数も増大するので、テーブルの共用化は困難である。ところが、受信点近傍のp個の選択は低分解能テーブルで実行できる(極端な例はp=1の時で、普通の硬判定になるが格子状のしきい値でよい)。しかも、多値数のみ異なるQAMでは受信点近傍のコンスタレーション構造は等しいので、レベルのみ調整すれば同じテーブルを使用することができる。
(3)について :本発明はASESSよりも乗算回数が多いが、乗算器の回路規模は大規模なレジスタよりも少なくて済む。例えば加算とシフトで乗算を行えば、乗算器はレジスタ3個程度の規模(和と桁上げを保存するレジスタが2ワードと加減算器を1ワード分と考えた場合)で済み、アレイ型乗算器でも高々語長分(16bit乗算器なら16ワード相当)で済む。
上述したように本発明によれば、MLDよりも低演算量で、ASESSよりも回路規模が小さく、並列処理による高速処理が容易なMアルゴリズム処理方法及びMアルゴリズム処理装置を実現できる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
(実施の形態1)
本実施の形態の特徴は、シンボル候補選択数制限付象眼判定を適用することにより、図20に示した従来のMアルゴリズムの所要演算量を削減し、かつ図25に示した従来のASESSアルゴリズムよりも回路規模を低減した点にある。
本実施の形態の特徴は、シンボル候補選択数制限付象眼判定を適用することにより、図20に示した従来のMアルゴリズムの所要演算量を削減し、かつ図25に示した従来のASESSアルゴリズムよりも回路規模を低減した点にある。
以下、本実施の形態について、図1〜図4を用いて説明する。
図1に、本実施の形態によるシンボル候補選択数制限付象眼判定処理を適用したMアルゴリズム処理ブロックを示す。実際上、図1は、図19に示したQRM−MLD受信機のMアルゴリズム処理部の中の、第Lステップ目の処理ブロック図を示したものである。なお、図1では、図20との対応部分には図20と同一符号を付した。
図1の第Lステップ処理部201は、図20の第Lステップ処理部81の構成に加えて、送信シンボル候補番号テーブル202(以下、これを象限テーブル202と呼ぶこともある)と、I/Qマッピング部203と、1/x乗算部204と、可変利得増幅部205とを有する。第Lステップ処理部201は、各要素は、式(8)を実行するためのものであり、各々の機能は図から明らかなので、その詳細な説明は省略する。但し、本実施の形態の第Lステップ処理部201は、象限テーブル202によって、新たに選択するv個の送信シンボル候補をp(>v)個に削減するので、式(8)におけるvは、v=0,1,………,pとなる。
つまり、本実施の形態の第Lステップ処理部201は、新たに選択するv個の送信シンボル候補を象限テーブル202にてp個選択することで送信シンボル候補数を減らし、以降は図20の従来のMアルゴリズムと同様の処理を行う。これにより、所要演算量はp/v倍に低減される。
象限テーブル202は、図22及び図23で述べたASESSで用いるものとほぼ同様のものであるが、テーブル出力はv個のシンボル全ての順位ではなく、受信点に近いp個のシンボル番号である。従って、この時点でテーブルのメモリ容量はASESSのp/v倍に削減されているが、加えて、本実施の形態の場合、選択したp個の順位は問題にしないので、テーブル分解能をさらに低減してもよくなる。
シンボル候補選択数pについては、図2のように考えることができる。本来Mアルゴリズムで行いたいのは、N次元受信複素ベクトルとユークリッド距離が最小のレプリカを生成する、各要素がv値の複素N次元ベクトルを判定して選択することであるから、最終的に選択されるベクトルの各要素は受信複素ベクトルの各要素近傍のものと考えられる。仮に受信複素ベクトルの要素に隣接する候補が選ばれるとすると、図2の16QAMの例から考えると受信点から近い5個程度を選択すればよく、実用的にはp=4程度でもよいと思われる。
図3は、図24のASESS動作説明図に対応させた、本実施の形態でのMアルゴリズム処理の動作説明図である。ASESSと大きく異なっている点は、図3(b)に示すように、送信シンボル候補がASSESSではシンボル番号であったが、本実施の形態では象限テーブル202で選択されたp個のシンボル番号についてノルム計算まで実行してしまうので、ブランチメトリック値になっている点である。また、それに伴い、図3(a)に示すように、生残りパスメトリック値のコピー数もv個でなくp個になっている点である。ASESSでは、図24(a)と図24(b)の対応する部分の和が最小になると思われる組を逐次選択しながら実行していったが、本実施の形態では、図3(a)と図3(b)の全Mp組(因みに通常のMアルゴリズムではMv組)の計算を実行してからM個の生残り選択を行う。
このことは、ASESSは全Mv組の中からよさそうなM個を選択しながら実行しているが、本実施の形態は全Mv組からではなく、M個のグループから均等にp個ずつ候補を絞込んでから選択していることを意味する。つまり極端な場合、ASESSでは全ての生残り選択結果がPML−1 (0)について計算されたM個になり得るのに対して、本実施の形態ではそのような選択結果は生じ得ない。従って、本実施の形態によって得られる伝送特性は選択の自由度が小さい分ASESSより劣化するが、シンボル候補選択数pを大きくすることによってその差は小さくなってゆく。
図4は、本実施の形態のMアルゴリズム処理を行った場合の計算機シミュレーションによる伝送特性例である。この図から、本実施の形態のMアルゴリズム処理ではp=8程度で、従来のASESSアルゴリズムとの性能差は殆ど無くなることがわかる。なお、この性能差は、各生き残りパスメトリック値PML−1 (k),k=0,1,・・・,M−1の値のバラツキが大きいほど現れやすいと考えられるので、各伝送路利得を分散1の独立な複素ガウス変数でモデル化した正規化MIMO伝送路でも、シミュレーションでは劣化が強調されていると考えられる。
以上説明したように、本実施の形態によれば、Mアルゴリズム処理において、v値シンボルレプリカの中から尤度を高めるp個を象限テーブル202にて絞込み選択してから尤度計算、生残りレプリカ選択を行うようにしたことにより、MLDよりも低演算量で、ASESSよりも回路規模が小さい簡易QRM−MLDアルゴリズム処理方法を実現できる。
(実施の形態2)
本実施の形態では、実施の形態1で提示した簡易QRM−MLDアルゴリズム処理を実行する回路構成について説明する。本実施の形態で提示する回路構成は、実施の形態1における簡易Mアルゴリズム処理を2次元シフタを用いて並列処理すると共に、伝送状況に応じてMアルゴリズム処理/簡易Mアルゴリズム処理を選択切換え可能にしたものである。
本実施の形態では、実施の形態1で提示した簡易QRM−MLDアルゴリズム処理を実行する回路構成について説明する。本実施の形態で提示する回路構成は、実施の形態1における簡易Mアルゴリズム処理を2次元シフタを用いて並列処理すると共に、伝送状況に応じてMアルゴリズム処理/簡易Mアルゴリズム処理を選択切換え可能にしたものである。
なお、以下の説明では、改めて送信アンテナ数及び受信アンテナ数をともにMで表し、これまでMで表してきた生残りパスメトリック選択数を、ステップ毎に設定されるSLで表すことにする。
図5Aに、本実施の形態によるMアルゴリズム処理部の全体構成を示し、図5Bに、単位回路の構成を示す。図5Aに示すように、Mアルゴリズム処理部300は、並列に設けられた複数のMアルゴリズム単位回路300−1〜300−*を有する。Mアルゴリズム単位回路300−1〜300−*は処理遅延に応じた数だけ設けられており、Mアルゴリズム処理部300は単位回路300−1〜300−*をスイッチさせながらMアルゴリズム処理を並列実行する。
図5Bは、各Mアルゴリズム単位回路300−1(300−2〜300−*)の構成例を示すものである。図5Bの単位回路は、M本の受信アンテナからのシンボルベクトルに対して実施の形態1で説明したMステップ処理を行うもので、1ステップ処理毎に生き残りパスメトリックと生き残り状態をフィードバックさせながら同じ回路を用いて処理してゆく。なお各ステップ処理を単位回路のパイプライン処理で実現することも可能であるが、本実施の形態ではこれを並列処理で実現している。
図6に、単位回路300−1(300−2〜300−*)の詳細構成を示す。ここでは生残りパスメトリック選択数(生残りレプリカの選択数)SLの最大値を16とし、16個のパスメトリック演算回路を並列動作させる。以下では簡単のためにSL=16一定として説明するが、SL値に対応して動作させるパスメトリック演算回路の数を切替えるようにすれば、低消費電力化を図ることもできる。また送信シンボル候補選択数(シンボルレプリカ選択数)はp=4とする。
単位回路300−1(300−2〜300−*)は、パスメトリック演算回路401、パス選択回路402、フィードバック制御回路403、シフタI/O制御回路404を有する。
図7に第k番目の生残り状態に対するパスメトリック演算回路401の詳細構成、図8にパス選択回路402の詳細構成、図9にフィードバック制御回路403の詳細構成、図10にシフタI/O制御回路404の詳細構成を示す。
パスメトリック演算回路401は、各生残りパスメトリック値に対し式(4)を実行して更新し、パス選択回路402はその中から小さいものから順に16(=SL)個を次ステップの生残りパスメトリック値として選択する。ここで各パスメトリック演算回路は、更新に用いた追加送信候補シンボルと、どのパスメトリック演算回路で計算された更新値であるかを示すPM番号(一定入力値)とをパスメトリック更新値の付加情報として一緒に出力する。フィードバック制御回路403は、この付加情報を基に、生残り状態を示すシンボル列を更新し、生残りパスメトリック値をシフタI/O制御回路404に転送する。
なお各パスメトリック演算回路は、4(=P)本の巡回シフタで接続されており、この巡回シフタを用いて、後述するようにブランチメトリックの並列計算や各パスメトリック演算回路に異なる値を転送する。シフタI/O制御回路404は、これらの動作や転送データを制御するものである。
また各パスメトリック演算回路への共通入力である受信シンボル、行列Rの行ベクトル及び変調方式によらず共通の象限判定テーブルを使用するためのレベル調整係数Coeffは、時分割でパラレル入力する。
図11は、図6の単位回路における第Lステップ処理の基本タイミングチャートであり、1シンボルクロック時間で複素乗算が1回、または16シフト転送が可能であることを仮定して作成したものである。図6の動作説明は、図11を用いて以下のように行える。
[1]先頭のシンボルクロック時間(以降、第0シンボルクロック時間と呼ぶ) : 入力
(1)共通バス関連
・受信シンボルxM−L−1を全パスメトリック演算回路401のReg0/1(図7)に格納する。
・象限判定テーブル用レベル調整係数Coeffを変調方式に応じシフタI/O制御回路404(図10)からテーブル読出しし、全パスメトリック演算回路401のReg2(図7)に格納する。
・受信シンボルxM−L−1を全パスメトリック演算回路401のReg0/1(図7)に格納する。
・象限判定テーブル用レベル調整係数Coeffを変調方式に応じシフタI/O制御回路404(図10)からテーブル読出しし、全パスメトリック演算回路401のReg2(図7)に格納する。
(2)巡回シフタ関連
・前段の各生残りパスメトリック値PML−1 (k),k=0,1,・・・,M−1をフィードバック制御回路403(図9)で分離してシフタI/O制御回路404(図10)経由で取込みながら、SL回シフトアップして最右列で各パスメトリック演算回路401のReg3(図7)に格納する。
・前段の各生残り状態ベクタの第0要素zq0 (k),k=0,1,・・・,M−1をフィードバック制御回路403(図9)からシフタI/O制御回路404(図10)経由で取込みながら、SL回シフトアップして右から2列目のシフタに格納する。その際シフタI/O制御回路404(図10)のフィードバックON/OFF制御はONとする。
・前段の各生残りパスメトリック値PML−1 (k),k=0,1,・・・,M−1をフィードバック制御回路403(図9)で分離してシフタI/O制御回路404(図10)経由で取込みながら、SL回シフトアップして最右列で各パスメトリック演算回路401のReg3(図7)に格納する。
・前段の各生残り状態ベクタの第0要素zq0 (k),k=0,1,・・・,M−1をフィードバック制御回路403(図9)からシフタI/O制御回路404(図10)経由で取込みながら、SL回シフトアップして右から2列目のシフタに格納する。その際シフタI/O制御回路404(図10)のフィードバックON/OFF制御はONとする。
[2]第i(i=1〜L)シンボルクロック時間 : 巡回積分によるTML,L−1の計算
(1)共通バス関連
・行列Rの第M−L−1行ベクトルの要素を順次取込み、全パスメトリック演算回路401のlatch(図7)に格納する。
・行列Rの第M−L−1行ベクトルの要素を順次取込み、全パスメトリック演算回路401のlatch(図7)に格納する。
(2)巡回シフタ関連
・右から2列目のシフタ内容を最右列にシフトし、次の第i要素zqi (k),k=0,1,・・・,M−1をSL回シフトアップして空いた右から2列目のシフタに格納する。
・右から2列目のシフタ内容を最右列にシフトし、次の第i要素zqi (k),k=0,1,・・・,M−1をSL回シフトアップして空いた右から2列目のシフタに格納する。
[3]第L+1 シンボルクロック時間 : 象限判定テーブルアドレス情報の計算
(1)パスメトリック演算回路関連
・各パスメトリック演算回路(図7)のアドレス計算制御入力でスイッチを反転させ、乗算Coeff×Reg0/1を行い、積を最右列シフタに格納する。この積は象限判定テーブルアドレス情報である(但し丸め前の値なのでアドレスそのものではない)。なお、通常のQRM−MLD動作の場合はこの処理は行わない。
・各パスメトリック演算回路(図7)のアドレス計算制御入力でスイッチを反転させ、乗算Coeff×Reg0/1を行い、積を最右列シフタに格納する。この積は象限判定テーブルアドレス情報である(但し丸め前の値なのでアドレスそのものではない)。なお、通常のQRM−MLD動作の場合はこの処理は行わない。
[4]第L+2シンボルクロック時間 : 追加する送信シンボル候補の設定
(1)巡回シフタ関連
・最右列シフタの上位から象限判定テーブルアドレス情報をシフタI/O制御回路404(図10)のCSO_0端子に入力しながら、シフタI/O制御回路404で得られた送信シンボル候補(p=4個)をCSI_0〜CSI_3にてパラレル入力する。
・最右列シフタの上位から象限判定テーブルアドレス情報をシフタI/O制御回路404(図10)のCSO_0端子に入力しながら、シフタI/O制御回路404で得られた送信シンボル候補(p=4個)をCSI_0〜CSI_3にてパラレル入力する。
(2)シフタI/O制御回路関連
・フィードバックON/OFF制御はOFFにする。
・CSO_0入力である象限判定テーブルアドレス情報を実部、虚部で丸めてアドレスとし、TBL0〜TBL3で並列に候補を読出し、I/QマッピングしてCSI_0〜CSI_3に出力する。
・フィードバックON/OFF制御はOFFにする。
・CSO_0入力である象限判定テーブルアドレス情報を実部、虚部で丸めてアドレスとし、TBL0〜TBL3で並列に候補を読出し、I/QマッピングしてCSI_0〜CSI_3に出力する。
通常のQRM−MLD動作の場合は、初期シンボル番号テーブルから変調方式に応じた全シンボル番号を出力する。なお、このモードでは後述するように巡回シフタを1本に連結して動作させるので、多値数がシフタ長よりも小さい場合は連結時に番号が周期的に並んで不連続にならないように発生させる。
[5]第i(i=L+3〜L+v+5)シンボルクロック時間 : パスメトリック値の更新
(1)巡回シフタ関連
・右シフトp回により、象限判定で選択した送信シンボル候補(最大4個)を順次各パスメトリック演算回路(図7)に入力する。
・右シフトp回により、象限判定で選択した送信シンボル候補(最大4個)を順次各パスメトリック演算回路(図7)に入力する。
通常のQRM−MLD動作の場合は、シフタI/O制御回路404(図10)の設定/シフト制御入力をシフトにして巡回シフタを1本に連結し、v回巡回シフトする。p<vなので、図11は処理遅延の大きくなる通常のQRM−MLD時の場合を表しているが、このシフタ動作の違い以外、以下の演算内容に変化はない。
(2)パスメトリック演算回路関連
・各パスメトリック演算回路(図7)で以下の演算を並列実行し、1シンボルクロック毎に更新パスメトリック値を1個ずつ並列に計算して出力する。
Tmp ← Reg0/1 − latch×最右シフタ :(xM−L−TML−1,L (k)−rM−L−1 M−L−1ν(k)
Tmp ← TmpH×Tmp :ブランチメトリック BML−1,L (k,ν)
Tmp ← Reg3 + Tmp :更新値 PML−1 (k)+BML−1,L (k,ν)
なお、Tmpは説明の便宜上導入した実際には存在しないレジスタである。
・上記パスメトリック更新値に、付加情報として更新に用いた送信シンボル候補ν(k)とパスメトリック演算回路番号を付加する。
・出力シフタはシフトにより全内容を出力転送すると、上記パスメトリック更新値を格納する。
・各パスメトリック演算回路(図7)で以下の演算を並列実行し、1シンボルクロック毎に更新パスメトリック値を1個ずつ並列に計算して出力する。
Tmp ← Reg0/1 − latch×最右シフタ :(xM−L−TML−1,L (k)−rM−L−1 M−L−1ν(k)
Tmp ← TmpH×Tmp :ブランチメトリック BML−1,L (k,ν)
Tmp ← Reg3 + Tmp :更新値 PML−1 (k)+BML−1,L (k,ν)
なお、Tmpは説明の便宜上導入した実際には存在しないレジスタである。
・上記パスメトリック更新値に、付加情報として更新に用いた送信シンボル候補ν(k)とパスメトリック演算回路番号を付加する。
・出力シフタはシフトにより全内容を出力転送すると、上記パスメトリック更新値を格納する。
(3)パス選択回路関連
・パス選択回路402(図8)には、上記パスメトリック更新値が付加情報と共にシリアル入力してくるが、更新値の小さいものを保存し大きいものを順次右方向に転送することにより更新値の小さいものから順に左から右へ抽出する。生残り選択数がSLの場合は左からSL個のレジスタ内容を選択するだけでよい。
・パス選択回路402(図8)には、上記パスメトリック更新値が付加情報と共にシリアル入力してくるが、更新値の小さいものを保存し大きいものを順次右方向に転送することにより更新値の小さいものから順に左から右へ抽出する。生残り選択数がSLの場合は左からSL個のレジスタ内容を選択するだけでよい。
なお、フィードバック制御回路403(図9)には、生残り状態がシフトレジスタに蓄積されていて、フィードバック入力内容に応じてクロスバースイッチで接続切替を行いながら選択シンボル候補を追加して状態更新する。
パス選択回路402(図8)で上記生残り選択されたパスメトリック値はそのまま出力シフタに転送されて、PML端子からシリアル出力される。一方、内部記憶されている各状態zqL−1 (k)は右シフトしながらPM番号に応じて生残りパスメトリック値に対応して並替えられ、最後に選択されたシンボル候補が追加される。なおこの状態更新過程においてzqL端子から逐次各生残り状態ベクタの要素が出力される。
上記動作は説明上省いてきたが、時間的には上記[1][2]に平行して行われる。
以上のように2次元巡回シフタを適用することにより、以下のような特長を有する簡易Mアルゴリズム回路構成が得られる。
(1)2次元巡回シフタの接続切替により、QRM−MLD/簡易Mアルゴリズム処理を容易に切替可能なので、伝送路状況等に応じて切替制御を行って、消費電力を低減することができる。
(2)2次元巡回シフタを各パスメトリックへのデータ転送方法として併用することにより、バスラインなどの配線面積及び複雑さを低減し、LSI実現を容易にできる。
(3)受信シンボルベクタ単位で同じ単位回路を共用するので、以下のようなパラメータを容易に変更可能で、性能改善及び消費電力の削減を図ることができる。
(i)変調方式(送信アンテナ毎に伝送路状況に応じて動的に可変)
(ii)生残り状態選択数 SL (送信アンテナ毎に可変)
(iii)選択送信シンボル候補数 p(送信アンテナ毎に可変)
但し、“送信アンテナ毎に”とは“ステップ処理毎に”と同じ意味である。
(ii)生残り状態選択数 SL (送信アンテナ毎に可変)
(iii)選択送信シンボル候補数 p(送信アンテナ毎に可変)
但し、“送信アンテナ毎に”とは“ステップ処理毎に”と同じ意味である。
本発明は、QRM−MLD処理を行うMIMO受信機に適用して好適である。
201 第Lステップ処理部
202 送信シンボル候補番号テーブル(象限テーブル)
300 Mアルゴリズム処理部
401 パスメトリック演算回路
402 パス選択回路
403 フィードバック制御回路
404 シフタI/O制御回路
202 送信シンボル候補番号テーブル(象限テーブル)
300 Mアルゴリズム処理部
401 パスメトリック演算回路
402 パス選択回路
403 フィードバック制御回路
404 シフタI/O制御回路
Claims (3)
- QRM−MLD処理におけるMアルゴリズム処理方法であって、
v値のシンボルレプリカの中から、尤度を高めるp(<v)個を象限テーブルを用いて絞込み選択し、
絞込み選択したp個のシンボルレプリカを用いて、尤度の計算及び生残りレプリカの選択を行う
Mアルゴリズム処理方法。 - QRM−MLD処理に用いられるMアルゴリズム処理装置であって、
v値のシンボルレプリカの中から、尤度を高めるp(<v)個を絞込み選択する象限テーブルと、
前記絞込み選択されたp個のシンボルレプリカと、受信シンボルベクトル要素とのユークリッド距離に基づき尤度計算を行って、生残りレプリカを選択する生残りレプリカ選択部と、
を具備するMアルゴリズム処理装置。 - 前記生残りレプリカ選択部は、
前記生残りレプリカの選択数Mと前記シンボルレプリカ選択数pに対し、M×p構成の2次元シフトレジスタを有し、当該2次元シフトレジスタを用いてM並列処理を行うことで前記生残りレプリカを選択する
請求項2に記載のMアルゴリズム処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007012692A JP2008182332A (ja) | 2007-01-23 | 2007-01-23 | Mアルゴリズム処理方法及びmアルゴリズム処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007012692A JP2008182332A (ja) | 2007-01-23 | 2007-01-23 | Mアルゴリズム処理方法及びmアルゴリズム処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008182332A true JP2008182332A (ja) | 2008-08-07 |
Family
ID=39725918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007012692A Pending JP2008182332A (ja) | 2007-01-23 | 2007-01-23 | Mアルゴリズム処理方法及びmアルゴリズム処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008182332A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011223332A (ja) * | 2010-04-09 | 2011-11-04 | Ntt Docomo Inc | 無線受信装置及び無線受信方法 |
JP2012114503A (ja) * | 2010-11-19 | 2012-06-14 | Fujitsu Ltd | 信号処理方法及び受信機 |
JP2013197751A (ja) * | 2012-03-16 | 2013-09-30 | Fujitsu Ltd | 無線装置、無線装置制御方法、無線装置制御プログラム |
JP2014042097A (ja) * | 2012-08-21 | 2014-03-06 | Fujitsu Ltd | 無線通信装置、及び信号処理方法 |
WO2015156058A1 (ja) * | 2014-04-08 | 2015-10-15 | 株式会社日立国際電気 | 受信装置 |
JP2015233327A (ja) * | 2015-08-07 | 2015-12-24 | 富士通株式会社 | 無線装置および無線装置制御方法 |
-
2007
- 2007-01-23 JP JP2007012692A patent/JP2008182332A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011223332A (ja) * | 2010-04-09 | 2011-11-04 | Ntt Docomo Inc | 無線受信装置及び無線受信方法 |
JP2012114503A (ja) * | 2010-11-19 | 2012-06-14 | Fujitsu Ltd | 信号処理方法及び受信機 |
US8891693B2 (en) | 2010-11-19 | 2014-11-18 | Fujitsu Limited | Signal processing method and receiver for wireless communication system |
JP2013197751A (ja) * | 2012-03-16 | 2013-09-30 | Fujitsu Ltd | 無線装置、無線装置制御方法、無線装置制御プログラム |
US9178579B2 (en) | 2012-03-16 | 2015-11-03 | Fujitsu Limited | Wireless device and wireless communication method |
JP2014042097A (ja) * | 2012-08-21 | 2014-03-06 | Fujitsu Ltd | 無線通信装置、及び信号処理方法 |
WO2015156058A1 (ja) * | 2014-04-08 | 2015-10-15 | 株式会社日立国際電気 | 受信装置 |
JPWO2015156058A1 (ja) * | 2014-04-08 | 2017-04-13 | 株式会社日立国際電気 | 受信装置 |
US10110253B2 (en) | 2014-04-08 | 2018-10-23 | Hitachi Kokusai Electric Inc. | Receiver |
JP2015233327A (ja) * | 2015-08-07 | 2015-12-24 | 富士通株式会社 | 無線装置および無線装置制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4776692B2 (ja) | 信号分離装置及び信号分離方法 | |
CN102150377B (zh) | Mimo解码的天线选择和软解映射 | |
JP2009100478A (ja) | 無線通信装置 | |
EP2154851A2 (en) | Symbol detector and sphere decoding method | |
WO2016128027A1 (en) | Method and apparatus for detecting data in wireless communication networks via a reduced complexity tree search | |
JP2008182332A (ja) | Mアルゴリズム処理方法及びmアルゴリズム処理装置 | |
JP2009135906A (ja) | 無線通信装置 | |
JP2012085325A (ja) | 尤度決定方法および尤度決定装置 | |
CN108141259A (zh) | 可缩放的大规模mimo接收机 | |
Liao et al. | A 3.1 Gb/s 8$\,\times\, $8 Sorting Reduced K-Best Detector With Lattice Reduction and QR Decomposition | |
JP2007300512A (ja) | 無線伝送システムおよび無線伝送方法 | |
Mirfarshbafan et al. | Algorithm and VLSI design for 1-bit data detection in massive MIMO-OFDM | |
KR101114270B1 (ko) | 하나 이상의 추가 수신 경로들을 갖는 mimo 수신기들 | |
EP3251312B1 (en) | Method for decoding block of data received over communication channel and receiver | |
JP2007013455A (ja) | チャンネル行列演算装置,チャンネル行列演算方法,およびコンピュータプログラム | |
Shahabuddin et al. | Programmable ASIPs for multimode MIMO transceiver | |
KR100932260B1 (ko) | 다중입력 다중출력 시스템을 위한 복호화 장치 및 그 방법 | |
WO2018225708A1 (ja) | 等化器、受信装置及び受信方法 | |
WO2023237182A1 (en) | Radio receiver with multi-stage equalization | |
WO2014175430A1 (ja) | 受信装置、受信方法および受信プログラム | |
Hänninen et al. | MIMO detector for LTE/LTE-A uplink receiver | |
Faraji et al. | Fixed-point implementation of interpolation-based MMSE MIMO detector in joint transmission scenario for LTE-A wireless standard | |
Hanninen et al. | MIMO detector implementations using high-level synthesis tools from different generations | |
Sun et al. | MIMO blind equalization algorithm based on successive interference cancellation | |
Shahabuddin et al. | An adaptive detector implementation for MIMO-OFDM downlink |