KR100605359B1 - 광디스크용 고배속 비터비 검출기 - Google Patents

광디스크용 고배속 비터비 검출기 Download PDF

Info

Publication number
KR100605359B1
KR100605359B1 KR1020000064521A KR20000064521A KR100605359B1 KR 100605359 B1 KR100605359 B1 KR 100605359B1 KR 1020000064521 A KR1020000064521 A KR 1020000064521A KR 20000064521 A KR20000064521 A KR 20000064521A KR 100605359 B1 KR100605359 B1 KR 100605359B1
Authority
KR
South Korea
Prior art keywords
parallel
data
serial
selection signal
clock period
Prior art date
Application number
KR1020000064521A
Other languages
English (en)
Other versions
KR20020034334A (ko
Inventor
공준진
최성한
이재욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000064521A priority Critical patent/KR100605359B1/ko
Priority to JP2001324168A priority patent/JP3709159B2/ja
Priority to CNB011375701A priority patent/CN1194339C/zh
Priority to US09/985,122 priority patent/US6799296B2/en
Publication of KR20020034334A publication Critical patent/KR20020034334A/ko
Application granted granted Critical
Publication of KR100605359B1 publication Critical patent/KR100605359B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

본 발명은 광디스크용 고배속 비터비 검출기에 관한 것으로서, 그 장치는 주클럭의 주파수를 1/3로 낮춘 보조클럭을 발생시키기 위한 분주기; 상기 주클럭주기로 입력데이터를 이용하여 모델링된 소정의 전달함수에서 각각의 브랜치 매트릭값들을 계산하기 위한 브랜치매트릭계산부; 상기 주클럭주기로 상기 브랜치매트릭 계산부에서 계산된 각각의 브랜치 매트릭 값들을 3개 스테이트 단위로 출력시키기 위한 직렬/병렬 데이터 변환부; 상기 보조클럭주기로 상기 직렬/병렬 데이터변환부로부터 입력되는 브랜치 매트릭값들과 저장되어 있는 3개 스테이트 이전의 스테이트 매트릭 값을 가산하고, 가산결과가 가장 작은 값을 새로운 스테이트 매트릭 값으로 결정하여 출력하고, 이에 대한 패스선택신호를 출력시키기 위한 가산비교선택부; 상기 보조클럭주기로 패스선택신호를 저장하고, 상기 패스선택신호에 대응되는 데이터를 병렬로 출력시키기 위한 패스메모리부; 및 상기 보조클럭주기로 상기 패스메모리의 병렬출력데이터를 직렬데이터로 변환시키기 위한 병렬/직렬 데이터변환부를 포함한다.
본 발명에 의하면, 연산과정이 복잡한 가산비교선택부와 패스메모리의 동작채널을 채널클록보다 느리게 하여 고속동작이 가능하게 된다.

Description

광디스크용 고배속 비터비 검출기{Viterbi detector for optical disk}
도 1은 기존의 광디스크 시스템용 radix-2 비터비 검출기의 트렐리스 다이어그램이다.
도 2는 기존의 광디스크 시스템용 radix-2 비터비 검출기의 구조도이다.
도 3a는 radix 2 비터비를 3개 결합한 경우의 트렐리스 다이어그램이다.
도 3b는 본 발명에 의한 광디스크 시스템용 radix-8 비터비 검출기의 트렐리스 다이어그램이다.
도 3c는 radix 2 비터비를 3개 결합한 경우의 입력신호에 따른 상태변화와 출력값을 나타낸 표이다.
도 4는 본 발명에 의한 광디스크 시스템용 radix-8 비터비 검출기의 구조도이다.
도 5는 본 발명에 의한 광디스크 시스템용 radix-8 비터비 검출기의 브랜치 매트릭 계산부의 구조도이다.
도 6은 본 발명에 의한 광디스크 시스템용 radix-8 비터비 검출기의 가산비교선택부의 구조도이다.
도 7은 본 발명에 의한 광디스크 시스템용 radix-8 비터비 검출기의 패스메모리의 구조도이다.
도 8a는 radix 2 비터비를 4개 결합한 경우의 트렐리스 다이어그램이다.
도 8b는 본 발명에 의한 광디스크 시스템용 radix-16 비터비 검출기의 트렐리스 다이어그램이다.
도 8c는 radix 2 비터비를 4개 결합한 경우의 입력신호에 따른 상태변화와 출력값을 나타낸 표이다.
도 9는 본 발명에 의한 광디스크 시스템용 radix-16 비터비 검출기의 구조도이다.
도 10은 본 발명에 의한 광디스크 시스템용 radix-16 비터비 검출기의 가산비교선택부의 구조도이다.
도 11은 본 발명에 의한 광디스크 시스템용 radix-16 비터비 검출기의 패스메모리의 구조도이다.
본 발명은 광디스크 신호복원장치에 관한 것으로서, 더욱 상세하게는 복수의 클럭주기로 복수의 스테이트에 대한 하나의 새로운 스테이트 매트릭 연산을 한번에 실행시켜 광디스크에서 재생되는 신호를 고속으로 복원시키기 위한 radix-8과 radix-16의 고배속 비터비 검출기에 관한 것이다.
광채널은 간단한 부분응답(Partial Response:PR)특성으로 모델링이 가능하며 이를 이용하여 비터비검출기를 사용할 수 있다. 부분응답의 의미는 인접한 여러 개 의 데이터 심볼로부터 정보를 추출하여 하나의 심볼을 복원한다는 것이다. 다시 말하면, 하나의 데이터 심볼이 채널을 통과하면서 인접한 여러 개의 데이터 심볼에 영향을 준다는 것이며, 이러한 특성을 데이터 심볼복원에 활용할 수 있다.
광채널의 특성은 데이터심볼의 밀도, 트랙간의 간격, 광픽업의 특성, 사용되는 변조방식의 특성에 의해 결정된다. 따라서 채널의 특성에 가장 유사하면서도 간결한 전달함수를 찾아내고, 고배속 광매체 재생을 위한 부분응답 최대우호시스템(partial response maximum likelihood (PRML) system)에 사용되는 비터비 검출방법 및 장치가 개발되어 있다.
광채널의 특성을 간단한 콘볼루션 부호기의 형태로 모델링할 수 있는데, 일예로 모델링된 전달함수의 구속길이(constraint length)가 4라면 스테이트수는 2k-1인 8개를 가질 수 있다. 그러나, EFM방식으로 코딩된 데이터는 신호전환간격이 3T이상으로 제한된다.
도 1은 기존의 광디스크 시스템에서 데이터 복원을 위해 사용되었던 광디스크용 radix-2 비터비 검출기의 트렐리스(trellis) 다이어그램이다.
이때, 광디스크 시스템의 RLL(2, 10) 코드의 특성에 따라 1T, 2T(T는 신호의 주기)의 신호가 존재하지 않으므로, '+1-1+1', '-1+1-1'의 상태는 제거되어 6개의 상태로 구성되어 있고, 트렐리스 경로도 1T, 2T의 신호가 발생하지 않도록 간단하게 구성되어 있다.
도 2는 기존의 광디스크 시스템용 radix-2 비터비 검출기의 구조도로서, 도 면 1에 나타낸 트렐리스를 비터비 검출기로 구현한 것이다.
도 2에 나타낸 것같이, 기존의 비터비 검출기는 브랜치 매트릭 계산부(BMC :2), 가산비교선택부(4), 패스메모리(8)를 구비한다.
기존의 비터비 검출기는 하나의 클럭마다 하나의 데이터 심볼이 입력된다. 이에 따라서 브랜치 매트릭 계산부(BMC :2)는 입력 데이터 심볼마다 입력신호와 5개의 기준레벨과의 차의 절대값인 +MAX, +MID, ZERO, -MID, -MAX의 5가지 브랜치 매트릭을 구한다.
가산비교선택부(4)는 브랜치 매트릭 계산부 (2)에서 생성한 5가지 브랜치 매트릭과 이전에 저장하고 있던 스테이트 매트릭(state metric)을 더하여 새로운 스테이트 매트릭을 구하고, 가장 크기가 작은 스테이트 매트릭을 선택하여 서바이벌 패스(survival path)를 결정한다. 이때, 스테이트 매트릭 값들의 오버플로우가 발생하지 않도록 모든 스테이트 매트릭을 감시하다가 모두 일정한 값이상의 값을 가지면 모든 스테이트 매트릭에서 특정한 값을 빼주는 오버플로우 컨트롤 동작을 수행한다.
패스메모리(8)는 가산비교선택부(4)에서 선택한 서바이벌 패스에 해당하는 순차적인 출력신호를 저장하였다가 출력한다.
기존의 광디스크 시스템용 비터비 검출기를 구성하고 있는 브랜치 매트릭 계산부 (2), 가산비교선택부(4), 패스메모리(8)는 모두 입력신호가 들어오는 속도인 채널 클럭과 같은 속도로 동작한다.
그래서, 간단한 뺄셈연산과 절대값 연산만을 수행하는 브랜치 매트릭 계산부(2)나 제어신호에 따라 데이터의 교환만을 수행하는 패스메모리(8)는 비터비 검출기의 동작속도를 높이는데 큰 어려움이 없다.
그러나, 가산비교선택부(4)는 브랜치 메트릭과 스테이트 메트릭을 트렐리스 구조에 따라 더해서 새로운 스테이트 매트릭을 구하는 단계, 서바이벌 패스를 구하기 위해서 스테이트 매트릭값들을 비교해서 최소값을 갖는 스테이트 매트릭을 결정하는 단계 및 각각의 스테이트 매트릭들에서 오버플로우가 발생하는 것을 방지하기 위한 연산을 수행한 뒤에 다음 클럭에서 사용될 최종 스테이트 매트릭을 구하는 단계의 복잡한 연산을 하나의 클럭에 수행한다.
따라서, 가산비교선택부(4)의 복잡한 연산단계는 배속경쟁이 심화되고 있는 광디스크 시장에서 고속의 비터비 검출기를 구현하는데 큰 장애가 되고 있다.
본 발명의 목적은 상술한 문제점을 해결하기 위하여 트렐리스 구조를 radix-8로 바꿈으로서 가산비교선택부가 채널 클럭보다 1/3의 속도로 동작할 수 있도록 한 고배속 비터비 검출기를 제공하는데 있다.
본 발명의 다른 목적은 트렐리스 구조를 radix-16으로 바꿈으로서 가산비교선택부가 채널 클럭보다 1/4의 속도로 동작할 수 있도록 한 고배속 비터비 검출기를 제공하는데 있다.
상기 목적을 달성하기 위하여,
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하기로 한다.
본 발명의 제 1실시예에서는 radix-8 구조를 갖는 비터비검출기에 대하여 설명한다. radix-8 구조는 기존의 radix-2를 3단 연결한 것이다.
도 3a는 radix 2 비터비를 3개 결합한 경우의 트렐리스 다이어그램으로서,입력신호는 광디스크의 채널특성이 PR[a, b, b, a](즉, a + bz-1 + bz-2 + az-3 )라고 가정하였다.
도 3a의 첫 번째 입력신호인 +1 +1 +1을 예로 들어 설명하면, 입력신호인 +1 +1 +1에 +1을 더하면 +MAX가 된다(+MAX/+1). 여기에 +1을 더하면 +MAX가 되고(+MAX/+1), 또 +1을 더하면 +MAX가 된다(+MAX/+1).
즉, 입력신호(+1 +1 +1)가 3개의 동작클럭을 사용하여 각 클럭마다 (+1), (+1), (+1)의 radix 2형태의 트렐리스를 3단을 통과하면, 최종 출력신호가 (+1+1+1)이 된다.
그런데, 이와 같이 입력신호가 radix 2를 3번 통과한 것을 입력신호가 하나의 radix-8을 통과한 것으로 표현할 수 있다.
도 3b는 본 발명에 의한 광디스크 시스템용 radix-8 비터비 검출기의 트렐리스 다이어그램이고, 도 3c는 radix 2 비터비를 3개 결합한 경우의 입력신호에 따른 상태변화와 출력값을 나타낸 표이다.
일반적으로 radix 크기를 올리면 연산회로의 복잡도가 같이 증가하기 때문에 많은 이득을 얻기 힘들지만 광디스크 시스템에 맞게 적용된 트렐리스의 구조에서는 radix를 올려도 복잡도가 그다지 많이 증가하지 않는 것을 알 수 있다.
트렐리스의 입력은 5개의 레벨과 입력신호와의 차의 절대값을 나타내는 브랜치 메트릭의 조합이 되며 출력은 각 브랜치에 해당하는 출력값이 된다.
도면 4는 도면 3에서 표현된 radix 8 트렐리스를 이용한 광디스크 시스템용 비터비 검출기를 나타낸 것이다. 본 발명에 따른 광디스크 시스템용 radix 8 비터비 검출기는 브랜치 매트릭 계산부(10), 직렬/병렬변환부(20), 가산비교선택부(30), 패스메모리(40), 병렬/직렬변환부(50) 및 클럭분주회로(60)를 구비한다.
도면 5는 브랜치 매트릭을 구해주는 브랜치 매트릭 계산부(10)에 관한 것이다. 브랜치 매트릭 계산부(10)는 기준값변환기(210)와 절대치계산부들(212, 214, 216, 218, 220)를 구비하고, 주클럭주기로 입력되는 데이터를 이용하여 각각의 브랜치에 해당하는 매트릭 값을 계산한다.
기준값 변환기(210)는 광디스크의 채널특성PR[a, b, b, a](즉, a + bz-1 + bz-2 + az-3)에서 a, b의 값을 어떻게 정하는가에 따라 달라지는 기준 MAX값과 기준 MID값을 결정해 주는 회로로 그 값은 마이컴 레지스터(70)에 의해 변경된다.
절대치계산부들(212, 214, 216, 218, 220)은 입력데이터와 각각의 상태기준값의 유클리디언 거리(Euclidean distance)를 계산하여 +MAX 매트릭, +MID 매트릭, ZERO 매트릭, -MID 매트릭, -MAX 매트릭의 5가지 브랜치 매트릭을 구한다.
브랜치 매트릭 계산부(10)는 비터비 검출기의 radix와 무관하게 공통적으로 사용되며 채널클럭을 분주하지 않고 채널클럭과 동일한 클럭을 사용하여 동작된다.
직렬/병렬변환부(20)에서는 주클럭을 이용하여 브랜치 매트릭 계산부(10)에서 3개 클럭주기동안에 계산된 3개의 트렐리스 다이어그램에 대한 각각의 브랜치매트릭값들을 병렬로 변환시켜 가산비교선택부(301 ∼ 306)에 출력한다.
클럭분주회로(60)는 주클럭을 분주하여 주파수를 1/3로 낮춘 보조클럭을 발생시켜서 가산비교선택부(30), 패스메모리(40)에 제공한다.
도면 6은 radix-8 비터비 검출기에 사용된 가산비교선택부의 구조를 나타내는 도면이다.
가산비교선택부(30)는 도 3b에 나타낸 트렐리스의 구조에 의거하여 구성된 것으로, 가산비교선택부(301 ∼ 306)에는 보조클럭주기로 직렬/병렬 데이터변환부(20)에서 출력되는 3개의 브랜치 매트릭값들이 입력된다.
그리고, 가산비교선택부(301 ∼ 306)는 브랜치 매트릭 계산부(10)에서 생성한 5가지 브랜치 매트릭과 이전에 저장하고 있던 스테이트 매트릭(state metric)을 더하여 새로운 스테이트 매트릭을 구한다. 그래서, 가장 크기가 작은 스테이트 매트릭을 선택하여 서바이벌 패스(survival path)를 결정하고, 선택된 가장 작은 새로운 스테이트 매트릭값과 결정된 경로선택결과(ps : path selection)를 출력한다.
오버플로우 제어부(311 ∼ 316)는 선택된 스테이트 매트릭 값들의 오버플로우가 발생하지 않도록 모든 스테이트 매트릭을 감시하다가 모두 일정한 값이상의 값을 가지면 모든 스테이트 매트릭에서 특정한 값을 빼주어 최종 스테이트 매트릭값(nsm : new state metric)을 출력한다.
비터비 검출기는 무한의 입력데이터에 대해 연속적으로 처리를 해야 한다. 이에 따라서 스테이트 매트릭 값은 이전 스테이트 매트릭 값과 선택된 브랜치 매트릭 값을 계속해서 누적시키기 때문에 지속적으로 증가하게 된다. 그러나, 스테이트 매트릭 값들중에서 가장 큰 값과 가장 작은 값의 차이는 무한정 커지지는 않고 어떤 값에 수렴하게 된다. 이것은 하나의 스테이트로 천이되는 두 개의 스테이트 매트릭 값으로부터 항상 작은 값을 선택하기 때문이다.
도면 7은 radix-8 비터비 검출기에 사용되는 패스메모리의 구조를 나타내는 도면이다.
멀티플렉서(401 ∼ 406)는 가산비교선택부(301 ∼ 306)에서 생성된 경로선택결과(ps)를 이용하여 실제로 후보가 되는 경로중에서 서바이벌 패스에 해당하는 레지스터 값을 선택한다. 이때 상태 레지스터(411 ∼ 416)의 최하위 3비트에는 트렐리스의 출력값을 저장하면서 기존 값들은 최상위 방향으로 3비트 시프트되며 기존에 저장되었던 최상위 3비트 값들은 패스메모리부(40)의 출력이 된다.
그리고, 패스메모리부(40)의 3비트 출력은 병렬/직렬변환부(50)를 통해서 채널 클럭속도로 1비트씩 출력하여 최종 비터비 검출기의 출력을 생성한다.
다음은 본 발명의 제 2실시예에 대하여 설명한다.
본 발명의 제 2실시예에서는 radix-16 구조를 갖는 비터비검출기에 대하여 설명하기로 한다. radix-16 구조는 기존의 radix-2를 4단 연결한 것이다.
도 8a는 radix 2 비터비를 4개 결합한 경우의 트렐리스 다이어그램으로서, 입력신호는 광디스크의 채널특성이 PR[a, b, b, a](즉, a + bz-1 + bz-2 + az-3 )라고 가정하였다.
따라서, 채널을 통과한 3T ∼ 11T의 데이터 파형이 +MAX, +MID, ZERO, -MID, -MAX의 5가지 레벨을 가질수 있다.
그런데, 이와 같이 입력신호가 radix 2형태의 트렐리스를 4단 통과한 것을 입력신호가 하나의 radix-16을 통과한 것으로 표현할 수 있다.
도 8b는 본 발명에 의한 광디스크 시스템용 radix-16 비터비 검출기의 트렐리스 다이어그램이고, 도 8c는 radix 2 비터비를 4개 결합한 경우의 입력신호에 따른 상태변화와 출력값을 나타낸 표이다.
도 8b에서, radix 16을 사용하면 1개의 동작클럭을 사용하여 4개의 데이터를 동시에 얻는다.
도면 9는 도면 8에서 표현된 radix 16 트렐리스를 이용한 광디스크 시스템용 비터비 검출기를 나타낸 것이다. 본 발명에 따른 광디스크 시스템용 radix 16 비터비 검출기는 브랜치 매트릭 계산부(161), 직렬/병렬변환부(162), 가산비교선택부(163), 패스메모리(164), 병렬/직렬변환부(165) 및 클럭분주회로(166)를 구비한다.
브랜치 매트릭 계산부(161)는 비터비 검출기의 radix와 무관하게 공통적으로 사용되며 채널클럭을 분주하지 않고 채널클럭과 동일한 클럭을 사용하여 동작된다.
직렬/병렬변환부(162)에서는 주클럭을 이용하여 브랜치 매트릭 계산부(161) 에서 4개 클럭주기동안에 계산된 4개의 트렐리스 다이어그램에 대한 각각의 브랜치매트릭값들을 병렬로 변환시켜 가산비교선택부(501 ∼ 506)에 출력한다.
클럭분주회로(166)는 주클럭을 분주하여 주파수를 1/4로 낮춘 보조클럭을 발생시켜서 가산비교선택부(163), 패스메모리(164)에 제공한다.
도면 10은 radix-16 비터비 검출기에 사용된 가산비교선택부의 구조를 나타내는 도면이다.
가산비교선택부(163)는 도 8b에 나타낸 트렐리스의 구조에 의거하여 구성된 것으로, 가산비교선택부(501 ∼ 506)에는 보조클럭주기로 직렬/병렬 데이터변환부(162)에서 출력되는 4개의 브랜치 매트릭값들이 입력된다.
그리고, 가산비교선택부(501 ∼ 506)는 브랜치 매트릭 계산부(161)에서 생성한 5가지 브랜치 매트릭과 이전에 저장하고 있던 스테이트 매트릭(state metric)을 더하여 새로운 스테이트 매트릭을 구한다. 그래서, 가장 크기가 작은 스테이트 매트릭을 선택하여 서바이벌 패스(survival path)를 결정하고, 선택된 가장 작은 새로운 스테이트 매트릭값과 결정된 경로선택결과(ps : path selection)를 출력한다.
오버플로우 제어부(511 ∼ 516)는 선택된 스테이트 매트릭 값들의 오버플로우가 발생하지 않도록 모든 스테이트 매트릭을 감시하다가 모두 일정한 값이상의 값을 가지면 모든 스테이트 매트릭에서 특정한 값을 빼주어 최종 스테이트 매트릭값(nsm : new state metric)을 출력한다.
도면 11은 radix-16 비터비 검출기에 사용되는 패스메모리의 구조를 나타내는 도면이다.
멀티플렉서(601 ∼ 606)는 가산비교선택부(501 ∼ 506)에서 생성된 경로선택결과(ps)를 이용하여 실제로 후보가 되는 경로중에서 서바이벌 패스에 해당하는 레지스터 값을 선택한다. 이때 상태 레지스터(611 ∼ 616)의 최하위 4비트에는 트렐리스의 출력값을 저장하면서 기존 값들은 최상위 방향으로 4비트 시프트되며 기존에 저장되었던 최상위 4비트 값들은 패스메모리부(164)의 출력이 된다.
그리고, 패스메모리부(164)의 4비트 출력은 병렬/직렬변환부(165)를 통해서 채널 클럭속도로 1비트씩 출력하여 최종 비터비 검출기의 출력을 생성한다.
따라서, 본 발명에서 제안한 radix-8 비터비 검출기는 radix-2의 3단에 해당하는 트렐리스를 1단으로 재구성한 것으로 채널클럭의 1/3에 해당하는 클럭으로 가산비교선택부 및 경로메모리를 동작시킬수 있다.
또한, 본 발명에서 제안한 radix-16 비터비 검출기는 radix-2의 4단에 해당하는 트렐리스를 1단으로 재구성한 것으로 채널클럭의 1/4에 해당하는 클럭으로 가산비교선택부 및 경로메모리를 동작시킬수 있다.
본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 사상을 해치지 않는 범위 내에서 당업자에 의한 변형이 가능함은 물론이다.
따라서, 본 발명에서 권리를 청구하는 범위는 상세한 설명의 범위내로 정해지는 것이 아니라 후술하는 청구범위로 한정될 것이다.
본 발명에 의하면, 기존의 비터비 검출장치와 동일한 동작을 수행하면서도 동작속도를 향상시켜 고배속에 대응할 수 있도록 한 광디스크용 radix-8 또는 radix-16의 비터비 검출장치가 제공되므로, 연산과정이 복잡한 가산비교선택부와 패스메모리의 동작채널을 채널클록보다 느리게 하여 고속동작이 가능하도록 한다.
또한, radix 8 또는 radix 16 비터비 구조를 활용하여 3클럭 또는 4클럭당 한번의 연산에 의하여 3개 또는 4개 스테이트에서 하나의 새로운 스테이트 매트릭값을 계산할 수 있다.

Claims (10)

  1. 고배속 광디스크의 신호복원장치에 적용되는 비터비 검출장치에 있어서,
    주클럭의 주파수를 1/3로 낮춘 보조클럭을 발생시키기 위한 분주기;
    상기 주클럭주기로 입력데이터를 이용하여 모델링된 소정의 전달함수에서 각각의 브랜치 매트릭값들을 계산하기 위한 브랜치매트릭계산부;
    상기 주클럭주기로 상기 브랜치매트릭 계산부에서 계산된 각각의 브랜치 매트릭 값들을 3개 스테이트 단위로 출력시키기 위한 직렬/병렬 데이터 변환부;
    상기 보조클럭주기로 상기 직렬/병렬 데이터변환부로부터 입력되는 브랜치 매트릭값들과 저장되어 있는 3개 스테이트 이전의 스테이트 매트릭 값을 가산하고, 가산결과가 가장 작은 값을 새로운 스테이트 매트릭 값으로 결정하여 출력하고, 이에 대한 패스선택신호를 출력시키기 위한 가산비교선택부;
    상기 보조클럭주기로 패스선택신호를 저장하고, 상기 패스선택신호에 대응되는 데이터를 병렬로 출력시키기 위한 패스메모리부; 및
    상기 보조클럭주기로 상기 패스메모리의 병렬출력데이터를 직렬데이터로 변 환시키기 위한 병렬/직렬 데이터변환부를 포함함을 특징으로 하는 광디스크용 래딕스 8 비터비검출기.
  2. 제 1항에 있어서,
    상기 가산비교선택부는 가산시 오버플로우를 방지시키기 위한 오버플로우 제어부를 더 포함하는 것을 특징으로 하는 광디스크용 래딕스 8 비터비검출기.
  3. 제 1항에 있어서, 상기 패스메모리부는
    상기 패스선택신호에 의거하여 경로를 선택해주는 멀티플렉서;
    선택된 경로의 데이터값을 저장하는 플립플롭;을 더 포함하는 것을 특징으로 하는 광디스크용 래딕스 8 비터비검출기.
  4. 고배속 광디스크의 신호복원장치에 적용되는 비터비 검출장치에 있어서,
    주클럭의 주파수를 1/4로 낮춘 보조클럭을 발생시키기 위한 분주기;
    상기 주클럭주기로 입력데이터를 이용하여 모델링된 소정의 전달함수에서 각각의 브랜치 매트릭값들을 계산하기 위한 브랜치매트릭계산부;
    상기 주클럭주기로 상기 브랜치매트릭 계산부에서 계산된 각각의 브랜치 매트릭 값들을 4개 스테이트 단위로 출력시키기 위한 직렬/병렬 데이터 변환부;
    상기 보조클럭주기로 상기 직렬/병렬 데이터변환부로부터 입력되는 브랜치 매트릭값들과 저장되어 있는 4개 스테이트 이전의 스테이트 매트릭 값을 가산하고, 가산결과가 가장 작은 값을 새로운 스테이트 매트릭 값으로 결정하여 출력하고, 이에 대한 패스선택신호를 출력시키기 위한 가산비교선택부;
    상기 보조클럭주기로 패스선택신호를 저장하고, 상기 패스선택신호에 대응되는 데이터를 병렬로 출력시키기 위한 패스메모리부; 및
    상기 보조클럭주기로 상기 패스메모리의 병렬출력데이터를 직렬데이터로 변환시키기 위한 병렬/직렬 데이터변환부를 포함함을 특징으로 하는 광디스크용 래딕스 16 비터비검출기.
  5. 제 4항에 있어서,
    상기 가산비교선택부는 가산시 오버플로우를 방지시키기 위한 오버플로우 제어부를 더 포함하는 것을 특징으로 하는 광디스크용 래딕스 16 비터비검출기.
  6. 제 4항에 있어서, 상기 패스메모리부는
    상기 패스선택신호에 의거하여 경로를 선택해주는 멀티플렉서;
    선택된 경로의 데이터값을 저장하는 플립플롭;을 더 포함하는 것을 특징으로 하는 광디스크용 래딕스 16 비터비검출기.
  7. 고배속 광디스크의 신호복원장치에 적용되는 비터비 검출장치에 있어서,
    주클럭의 주파수를 1/N로 낮춘 보조클럭을 발생시키기 위한 분주기;
    상기 주클럭주기로 입력데이터를 이용하여 모델링된 소정의 전달함수에서 각 각의 브랜치 매트릭값들을 계산하기 위한 브랜치매트릭계산부;
    상기 주클럭주기로 상기 브랜치매트릭 계산부에서 계산된 각각의 브랜치 매트릭 값들을 N개 스테이트 단위로 출력시키기 위한 직렬/병렬 데이터 변환부;
    상기 보조클럭주기로 상기 직렬/병렬 데이터변환부로부터 입력되는 브랜치 매트릭값들과 저장되어 있는 N개 스테이트 이전의 스테이트 매트릭 값을 가산하고, 가산결과가 가장 작은 값을 새로운 스테이트 매트릭 값으로 결정하여 출력하고, 이에 대한 패스선택신호를 출력시키기 위한 가산비교선택부;
    상기 보조클럭주기로 패스선택신호를 저장하고, 상기 패스선택신호에 대응되는 데이터를 병렬로 출력시키기 위한 패스메모리부; 및
    상기 보조클럭주기로 상기 패스메모리의 병렬출력데이터를 직렬데이터로 변환시키기 위한 병렬/직렬 데이터변환부를 포함함을 특징으로 하는 광디스크용 고배속 비터비 검출기.
  8. 제 7항에 있어서,
    상기 N은 2이상인 것을 특징으로 하는 광디스크용 고배속 비터비 검출기.
  9. 제 7항에 있어서,
    가산비교선택부는 가산시 오버플로우를 방지시키기 위한 오버플로우 제어부를 더 포함하는 것을 특징으로 하는 광디스크용 고배속 비터비 검출기.
  10. 제 7항에 있어서, 상기 패스메모리부는
    상기 패스선택신호에 의거하여 경로를 선택해주는 멀티플렉서;
    선택된 경로의 데이터값을 저장하는 플립플롭;을 더 포함하는 것을 특징으로 하는 광디스크용 고배속 비터비 검출기.
KR1020000064521A 2000-11-01 2000-11-01 광디스크용 고배속 비터비 검출기 KR100605359B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020000064521A KR100605359B1 (ko) 2000-11-01 2000-11-01 광디스크용 고배속 비터비 검출기
JP2001324168A JP3709159B2 (ja) 2000-11-01 2001-10-22 光ディスク用高倍速ビタビ検出器
CNB011375701A CN1194339C (zh) 2000-11-01 2001-10-30 用于光盘系统的维特比检测器
US09/985,122 US6799296B2 (en) 2000-11-01 2001-11-01 Viterbi detector for optical disk system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000064521A KR100605359B1 (ko) 2000-11-01 2000-11-01 광디스크용 고배속 비터비 검출기

Publications (2)

Publication Number Publication Date
KR20020034334A KR20020034334A (ko) 2002-05-09
KR100605359B1 true KR100605359B1 (ko) 2006-07-28

Family

ID=19696580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000064521A KR100605359B1 (ko) 2000-11-01 2000-11-01 광디스크용 고배속 비터비 검출기

Country Status (4)

Country Link
US (1) US6799296B2 (ko)
JP (1) JP3709159B2 (ko)
KR (1) KR100605359B1 (ko)
CN (1) CN1194339C (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7127667B2 (en) * 2002-04-15 2006-10-24 Mediatek Inc. ACS circuit and viterbi decoder with the circuit
EP1509910B1 (en) * 2002-05-30 2007-10-10 LG Electronics Inc. High density optical disc and method for reproducing and recording data thereof
US7107509B2 (en) * 2002-08-30 2006-09-12 Lucent Technologies Inc. Higher radix Log MAP processor
DE10255426B3 (de) * 2002-11-28 2004-03-18 Infineon Technologies Ag Viterbi-Decoder
JP5046477B2 (ja) * 2003-08-28 2012-10-10 ソニー株式会社 復号装置および方法、記録再生装置および方法、プログラム記録媒体、並びにプログラム
KR100945488B1 (ko) * 2003-09-20 2010-03-09 삼성전자주식회사 비터비 검출 장치 및 방법
DE102004038754A1 (de) * 2004-08-09 2006-02-23 Micronas Gmbh Decoder und Verfahren zum Durchführen eines Viterbi-Algorithmus
US7607072B2 (en) * 2005-01-28 2009-10-20 Agere Systems Inc. Method and apparatus for-soft-output viterbi detection using a multiple-step trellis
JP2009512962A (ja) * 2005-10-19 2009-03-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ パーシャルレスポンス最尤復号化
JP4806642B2 (ja) * 2007-02-27 2011-11-02 ルネサスエレクトロニクス株式会社 ビタビ復号システムおよびビタビ復号方法
US8009773B1 (en) * 2008-04-04 2011-08-30 Hellosoft India Pvt. Ltd. Low complexity implementation of a Viterbi decoder with near optimal performance
JP4585581B2 (ja) * 2008-06-24 2010-11-24 株式会社東芝 最尤復号器および復号方法
JP2010206570A (ja) * 2009-03-04 2010-09-16 Sony Corp 復号装置、復号方法
WO2011048997A1 (ja) * 2009-10-22 2011-04-28 日本電気株式会社 軟出力復号器
JP5753753B2 (ja) * 2011-09-30 2015-07-22 日立コンシューマエレクトロニクス株式会社 情報再生装置および情報再生方法
US20180091340A1 (en) * 2016-09-23 2018-03-29 Apple Inc. Most likely estimation systems and methods for coded gmsk

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530707A (en) * 1994-03-09 1996-06-25 At&T Corp. Area-efficient decoders for rate-k/n convolutional codes and other high rate trellis codes
JPH0837467A (ja) * 1994-07-26 1996-02-06 Sony Corp ビタビ復号器およびビタビ復号方法
KR19980079114A (ko) * 1997-04-30 1998-11-25 배순훈 트렐리스 코드 데이터의 디코딩방법 및 장치
US6668351B1 (en) * 1999-12-14 2003-12-23 Sony Corporation Decoder and decoding method

Also Published As

Publication number Publication date
KR20020034334A (ko) 2002-05-09
JP3709159B2 (ja) 2005-10-19
CN1351333A (zh) 2002-05-29
CN1194339C (zh) 2005-03-23
JP2002208219A (ja) 2002-07-26
US6799296B2 (en) 2004-09-28
US20020053061A1 (en) 2002-05-02

Similar Documents

Publication Publication Date Title
KR100605359B1 (ko) 광디스크용 고배속 비터비 검출기
JP2693256B2 (ja) 記録装置用ビタビ等化器及び記録装置
US5600664A (en) Information reproducing apparatus
US5619539A (en) Data detection methods and apparatus for a direct access storage device
US5430744A (en) Method and means for detecting partial response waveforms using a modified dynamic programming heuristic
US7581160B2 (en) ACS circuit and Viterbi decoder with the circuit
US5594742A (en) Bidirectional trellis coding
US7426681B2 (en) Viterbi detector
JP3634842B2 (ja) デジタル信号復号装置及びデジタル信号復号方法
US6532337B1 (en) Digital-signal playback apparatus
JP2001053622A (ja) シーケンス検出用簡素化ビタビ検出方法及びビタビ検出器
KR100945488B1 (ko) 비터비 검출 장치 및 방법
JPH09139678A (ja) 最尤復号化器および情報再生装置
JP3304631B2 (ja) ビタビ復号方法及びビタビ復号装置
JP3300246B2 (ja) ビタビ復号器およびそれを用いた信号再生装置
US6288657B1 (en) Encoding apparatus and method, decoding apparatus and method, and distribution media
KR20000024731A (ko) 고배속 비터비 검출기
KR100238322B1 (ko) 비터비 검출방법 및 장치
JP3856704B2 (ja) 最尤パスのメトリックマージン抽出装置
JPH08167248A (ja) 情報再生装置
JPH0510850B2 (ko)
JPWO2004102565A1 (ja) デジタル変調装置およびデジタル変調方法
JPH06349207A (ja) 情報再生装置
JPH10190483A (ja) ビタビデコーダおよび情報再生装置
JPH1031866A (ja) データ検出回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee