CN103035272A - 信息再现装置和信息再现方法 - Google Patents

信息再现装置和信息再现方法 Download PDF

Info

Publication number
CN103035272A
CN103035272A CN201210254040XA CN201210254040A CN103035272A CN 103035272 A CN103035272 A CN 103035272A CN 201210254040X A CN201210254040X A CN 201210254040XA CN 201210254040 A CN201210254040 A CN 201210254040A CN 103035272 A CN103035272 A CN 103035272A
Authority
CN
China
Prior art keywords
clock
path
action
fractional
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210254040XA
Other languages
English (en)
Inventor
石原一
中村悠介
永井裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Consumer Electronics Co Ltd
Original Assignee
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Consumer Electronics Co Ltd
Publication of CN103035272A publication Critical patent/CN103035272A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本发明提供一种信息再现装置和信息再现方法。包括：时钟生成单元，生成与输入数据同步的信道时钟；模拟/数字转换单元，对输入数据按N分频时钟进行模拟/数字转换；和进行维特比解码的维特比解码单元，其包括：分支度量运算单元，根据来自模拟/数字转换单元的输出与基准值的差来计算分支度量；ACS运算单元，对于基于N分频时钟的一个时刻份的数据的输入，按照状态以N比特单位进行转移的状态转移，将N分频时钟一个时刻份的分支度量与旧路径度量相加，比较相加结果的大小，选择小的结果，输出新路径度量和路径选择信号；最大似然路径判定单元，基于路径选择信号确定最大似然路径；和解码单元，根据最大似然路径进行解码并输出解码结果。

Description

信息再现装置和信息再现方法
技术领域
本发明涉及根据输入数据再现信息的装置和方法。
背景技术
专利文献1公开了一种信息再现装置，如段落[0007]所述，在使用维特比解码方法的信息再现装置中具有维特比解码器，该维特比解码器包括：状态数据生成单元，基于按信道时钟（channel clock）采样的再现信号值，以连续的2个再现信号值作为单位进行并行处理，生成表现最大似然的状态转移其自身的每半时钟的状态数据；和解码数据输出单元，基于状态数据输出解码数据。
专利文献1：日本特开平10-269648号公报
发明内容
专利文献1中，基于按信道时钟采样的再现信号值，以连续的2个再现信号值作为单位，所以对于按基于半时钟的时序进行采样的再现信号不能正确地进行维特比解码。
本发明解决了上述课题，提供一种信息再现装置和信息再现方法，使用与按振荡频率低于信道时钟的频率的时钟采样而得的再现信号对应的维特比解码处理，能够降低电路的耗电。
为了解决上述课题，以下简单说明本发明公开的发明中代表性的方案的概要。
（1）一种对信息进行再现的信息再现装置，其特征在于，包括：时钟生成单元，生成与输入数据同步的信道时钟；模拟/数字转换单元，对上述输入数据按以上述信道时钟的N（N为正实数）分之1的频率振荡的N分频时钟进行模拟/数字转换；和进行维特比解码的维特比解码单元，其中，上述维特比解码单元包括：分支度量运算单元，根据来自上述模拟/数字转换单元的输出与基准值的差来计算分支度量；ACS运算单元，对于基于上述N分频时钟的一个时刻的量的数据的输入，按照状态以N比特单位进行转移的状态转移，将上述N分频时钟1个时刻的量的上述分支度量与旧路径度量相加，比较其相加结果的大小，选择小的相加结果，输出新路径度量和路径选择信号；最大似然路径判定单元，基于上述路径选择信号确定最大似然路径；和解码单元，根据上述最大似然路径进行解码并输出解码结果。
（2）一种对信息进行再现的信息再现装置，其特征在于，包括：时钟生成单元，生成与输入数据同步的信道时钟和以上述信道时钟的N（N为正实数）分之1的频率振荡的N分频时钟中的至少一个；模拟/数字转换单元，对上述输入数据按来自上述时钟输出单元的输出进行模拟/数字转换；和进行维特比解码的维特比解码单元，其中，上述维特比解码单元包括：分支度量运算单元，根据来自上述模拟/数字转换单元的输出与基准值的差来计算分支度量；第一ACS运算单元，对于基于上述N分频时钟的1个时刻的量的数据的输入，按照状态以N比特单位进行转移的状态转移，将上述N分频时钟1个时刻的量的上述分支度量与第一旧路径度量相加，比较其相加结果的大小，选择小的相加结果，输出第一新路径度量和第一路径选择信号；第二ACS运算单元，对于基于上述信道时钟的1个时刻的量的数据的输入，按照状态以1比特单位进行转移的状态转移，将上述信道时钟1个时刻的量的上述分支度量与第二旧路径度量相加，比较其相加结果的大小，选择小的相加结果，输出第二新路径度量和第二路径选择信号；第一最大似然路径判定单元，基于上述第一路径选择信号确定第一最大似然路径；第二最大似然路径判定单元，基于上述第二路径选择信号确定第二最大似然路径；第一解码单元，根据上述第一最大似然路径进行解码并输出第一解码结果；第二解码单元，根据上述第二最大似然路径进行解码并输出第二解码结果；数据切换单元，切换输出上述第一解码结果和上述第二解码结果；和控制单元，对上述时钟生成单元和上述数据切换单元进行控制。
（3）一种对信息进行再现的信息再现装置，其特征在于，包括：时钟生成单元，生成与输入数据同步的信道时钟和以上述信道时钟的N（N为正实数）分之1的频率振荡的N分频时钟中的至少一个；模拟/数字转换单元，对上述输入数据按来自上述时钟输出单元的输出进行模拟/数字转换；和进行维特比解码的维特比解码单元，其中，上述维特比解码单元包括：第一分支度量运算单元，根据来自上述模拟/数字转换单元的输出与基准值的差来计算第一分支度量；第二分支度量运算单元，根据来自上述模拟/数字转换单元的输出与基准值的差来计算第二分支度量；分支度量相加单元，将上述第一分支度量与上述第二分支度量相加；ACS运算单元，对于基于上述信道时钟的N个时刻的量的连续数据的输入，按照状态以N比特单位进行转移的状态转移，将来自上述分支度量相加单元的输出与旧路径度量相加，比较其相加结果的大小，选择小的相加结果，输出新路径度量和路径选择信号；最大似然路径判定单元，基于上述路径选择信号确定最大似然路径；和解码单元，根据上述最大似然路径进行解码并输出解码结果。
（4）一种对信息进行再现的信息再现方法，其特征在于，包括以下步骤：生成与输入数据同步的信道时钟；对上述输入数据按以上述信道时钟的N（N为正实数）分之1的频率振荡的N分频时钟进行模拟/数字转换；和进行维特比解码，其中，上述维特比解码包括以下步骤：根据上述模拟/数字转换后的结果与基准值的差来计算分支度量；对于基于上述N分频时钟的1个时刻的量的数据的输入，按照状态以N比特单位进行转移的状态转移，将上述N分频时钟1个时刻的量的上述分支度量与旧路径度量相加，比较其相加结果的大小，选择小的相加结果，计算新路径度量和路径选择信号；基于上述路径选择信号确定最大似然路径；和根据上述最大似然路径进行解码而计算解码结果。
（5）一种对信息进行再现的信息再现方法，其特征在于，包括以下步骤：作为时钟，生成与输入数据同步的信道时钟和以上述信道时钟的N（N为正实数）分之1的频率振荡的N分频时钟中的至少一个；对上述输入数据按上述时钟进行模拟/数字转换；和进行维特比解码，其中，上述维特比解码包括以下步骤：根据上述模拟/数字转换结果与基准值的差来计算分支度量；对于基于上述N分频时钟的1个时刻的量的数据的输入，按照状态以N比特单位进行转移的状态转移，将上述N分频时钟1个时刻的量的上述分支度量与第一旧路径度量相加，比较其相加结果的大小，选择小的相加结果，输出第一新路径度量和第一路径选择信号；对于基于上述信道时钟的1个时刻的量的数据的输入，按照状态以1比特单位进行转移的状态转移，将上述信道时钟1个时刻的量的上述分支度量与第二旧路径度量相加，比较其相加结果的大小，选择小的相加结果，计算第二新路径度量和第二路径选择信号；基于上述第一路径选择信号确定第一最大似然路径；基于上述第二路径选择信号确定第二最大似然路径；根据上述第一最大似然路径进行解码而计算第一解码结果；根据上述第二最大似然路径进行解码而计算第二解码结果；切换计算上述第一解码结果和上述第二解码结果；和对上述信道时钟的生成与上述N分频时钟的生成的切换和上述第一解码结果与上述第二解码结果的切换进行控制。
（6）一种对信息进行再现的信息再现方法，其特征在于，包括以下步骤：作为时钟，生成与输入数据同步的信道时钟和以上述信道时钟的N（N为正实数）分之1的频率振荡的N分频时钟中的至少一个；对上述输入数据按上述时钟进行模拟/数字转换；和进行维特比解码，其中，上述维特比解码包括以下步骤：根据上述模拟/数字转换结果与基准值的差来计算第一分支度量；根据上述模拟/数字转换结果与基准值的差来计算第二分支度量；将上述第一分支度量与上述第二分支度量相加；对于基于上述信道时钟的N个时刻的量的连续数据的输入，按照状态以N比特单位进行转移的状态转移，将上述第一分支度量与上述第二分支度量的相加结果与旧路径度量相加，比较其相加结果的大小，选择小的相加结果，计算新路径度量和路径选择信号；基于上述路径选择信号确定最大似然路径；和根据上述最大似然路径进行解码而计算解码结果。
根据本发明，能够提供一种信息再现装置和信息再现方法，其能够进行与按振荡频率为信道时钟的N（N为正实数）分之1的N分频时钟采样的再现信号对应的维特比解码，能够降低耗电。
附图说明
图1是表示作为本发明的第一实施例的信息再现装置的结构的框图。
图2是表示图1的PLL的结构的框图。
图3是信道时钟采样和信道时钟动作中的PR（a，b，c，d，e）的状态转移图，虚线表示再现CD/DVD时的排除路径及其状态。
图4是信道时钟采样和信道时钟动作中的PR（a，b，c，d，e）的篱笆图（trellis diagram，格状图），虚线表示再现CD/DVD时的排除路径及其状态。
图5是半时钟采样和半时钟动作中的PR（a，b，c，d，e）的篱笆图，虚线表示再现CD/DVD时的排除路径及其状态。
图6是半时钟采样和半时钟动作中的PR（a，b，c，d，e）的状态转移图，虚线表示再现CD/DVD时的排除路径及其状态。
图7是表示图1的BMC的结构的框图。
图8是表示图1的ACS的结构的框图。
图9是表示图8的A型ACS的结构的框图。
图10是表示图8的B型ACS的结构的框图。
图11是表示图1的路径存储器的结构的框图。
图12是表示图11的多数表决电路的第一结构例及其动作的图。
图13是表示图11的多数表决电路的第二结构例及其动作的图。
图14是表示作为本发明的第二实施例的信息再现装置的结构的框图。
图15是表示图14的PR编码器的结构的框图。
图16是表示作为本发明的第三实施例的信息再现装置的结构的框图。
图17是表示图16的PLL结构的框图。
图18是表示图16的第二ACS的结构的框图。
图19是表示图16的第二路径存储器的结构的框图。
图20是表示作为本发明的第四实施例的信息再现装置的结构的框图。
图21是信道时钟采样和半时钟动作中的PR（a，b，c，d，e）的篱笆图，虚线表示再现CD/DVD时的排除路径及其状态。
图22是信道时钟采样和半时钟动作中的PR（a，b，c，d，e）的状态迁移图，虚线表示再现CD/DVD时的排除路径及其状态，图中右表表示的是输入编码序列/PR基准值（（n-1）T，nT）。
图23是表示图20的PLL的结构的框图。
图24是表示图20的ACS的结构的框图。
图25是表示图20的路径存储器的结构的框图。
图26是表示作为本发明的第五实施例的信息再现装置的结构的框图。
图27是表示图26的插值电路的结构的框图。
图28是表示图1的解码器的结构的框图。
图29是表示本发明的第三实施例中切换半时钟动作和信道时钟动作的步骤的流程图。
附图标记说明
101……光盘，
102……光拾取器，
103……主轴电机，
104……AFE，
105……ADC，
106……PLL，
107……均衡电路，
108……维特比解码电路，
109……BMC，
110……ACS，
111……PM存储器，
112……路径存储器，
113……解码器，
114……主机，
201……PD，
202……LPF，
203……VCO，
204……1/2分频器，
701……PR基准值存储器，
702……平方误差运算器，
801……A型ACS，
802……A型ACS，
803……B型ACS，
804……B型ACS，
805……A型ACS，
806……A型ACS，
901……加法器，
902……加法器，
903……加法器，
904……比较器，
905……选择器，
1001……加法器，
1002……加法器，
1003……比较器，
1004……选择器，
11011～11061……选择器，
11012～11062……选择器，
1101k～1106k……选择器，
11071～11121……延迟电路，
11072～11122……延迟电路，
1107k～1112k……延迟电路，
1113……多数表决电路，
11131……多数表决电路，
11132……多数表决电路，
1201……加法器，
1202……2比特解码判定电路，
1301……加法器，
1302……加法器，
1303……1比特解码判定电路，
1304……1比特解码判定电路，
1401……自适应均衡电路，
1402……PR编码器，
1501……延迟电路，
1502……延迟电路，
1503……延迟电路，
1504……延迟电路，
1505……e倍乘法器，
1506……d倍乘法器，
1507……c倍乘法器，
1508……b倍乘法器，
1509……a倍乘法器，
1510……加法器，
1601……PLL，
1602……维特比解码电路，
1603……开关，
1604……第一ACS，
1605……第一PM存储器，
1606……第一路径存储器，
1607……第二ACS，
1608……第二PM存储器，
1609……第二路径存储器，
1610……开关，
1611……控制部，
1701……选择器，
1801……B型ACS，
1802……B型ACS，
1803……B型ACS，
1804……加法器，
1805……加法器，
1806……加法器，
1807……加法器，
1808……B型ACS，
1809……B型ACS，
1810……B型ACS，
19011～19061……选择器，
19012～19062……选择器，
1901k～1906k……选择器，
19071～19161……延迟电路，
19072～19162……延迟电路，
1907k～1916k……延迟电路，
1917……多数表决电路，
2001……PLL，
2002……维特比编码电路，
2003……开关，
2004……BM加法电路，
2005……ACS，
2006……PM存储器，
2007……路径存储器，
2008……控制部，
2009……BMC，
2010……BMC，
2301……选择器，
2401……A型ACS，
2402……A型ACS，
2403……A型ACS，
2404……B型ACS，
2405……B型ACS，
2406……B型ACS，
2407……B型ACS，
2408……A型ACS，
2409……A型ACS，
2410……A型ACS，
25011～25101……选择器，
25012～25102……选择器，
2501k～2510k……选择器，
25111～25201……延迟电路，
25112～25202……延迟电路，
2511k～2520k……延迟电路，
2521……多数表决电路，
2601……插值电路，
2602……控制部，
2701……延迟电路，
2702……0.5倍乘法器
2703……0.5倍乘法器
2704……加法器，
2801……解调电路，
2802……纠错电路，
2803……解扰电路。
具体实施方式
以下，参照附图说明本发明的实施例。以N=2的情况为例进行以下说明。
＜第一实施例＞
图1表示作为本发明的第一实施例的信息再现装置的结构图。
本实施例是在使用PRML（Partial Response Maximum Likelihood，局部响应最大似然）方式的信息再现装置中，能够实现与按振荡频率为信道时钟的2分之1的半时钟采样而得的再现信号对应的维特比解码的实施例。
对本实施例的信息再现装置中的再现动作的概要进行说明。
如图1所示，光拾取器102对通过主轴电机103而旋转的光盘101照射激光，将接收来自光盘101的反射光而读取到的再现信号，在模拟前端（Analog Front End：以下称为AFE）104中进行模拟处理，输入AD转换器（以下称为ADC）105中。在ADC105中数字化之后的再现信号被输入Phase Locked Loop（锁相环，以下称为PLL）106和均衡电路107。PLL106生成以数字化之后的再现信号的信道时钟的2分之1的频率振荡的半时钟，输入到ADC105、均衡电路107、维特比解码电路108以及解码器113中。经均衡电路107而波形均衡后的再现信号，在维特比解码电路108中进行解码处理，作为解码数据输入解码器113。在解码器113中，如图28所示，对于输入的解码数据，由解调电路2801进行解调处理，接着由纠错电路2802进行纠错运算处理，然后通过解扰电路进行解扰处理，输出到主机114。
图2表示图1的PLL106的结构的一例。
经ADC105数字化之后的再现信号，被输入到根据再现信号波形的边缘处的数据偏移来检测相位误差数据的Phase Detect（相位检测器，以下称为PD）201中。经环路滤波器（以下称为LPF）202除去高频成分后的相位误差数据，被输入到Voltage Controlled Oscillator（压控振荡器，以下称为VCO）203中。VCO203对ADC105的采样时钟的周期、相位进行调整，以根据获得的误差数据相应地补偿相位差，始终输出与再现信号同步的信道时钟。1/2分频器204对于从VCO203输入的信道时钟进行2分之1分频，生成并输出半时钟。本实施例中在PLL106的内部设置1/2分频器204，生成按基于半时钟的时序（timing）进行采样而数字化的再现信号，但也可以使用其它的方法，例如在按基于信道时钟的时序进行采样之后再进行下采样等。
此处详细说明本实施例中与按半时钟进行采样的再现信号对应的维特比解码的概要。
首先，在以往的与按信道时钟进行采样的再现信号对应的维特比解码中，光盘记录面的最短标记长度为2T（T：基于信道时钟的时序的1个周期的量的时刻）的情况下，约束长度（constraint length）为5的PR（a，b，c，d，e）的状态转移图和PR基准图如图3所示。图3中的虚线标识部分表示在光盘记录面的最短标记长度为3T的介质——例如CD或者DVD的再现处理时不发生转移的路径和状态。图4表示将图3的状态转移图变形为篱笆图的图。图4中表示了从基于信道时钟的时序的时刻（n-2）T（n：自然数）到时刻nT的跨越3个时刻的状态转移的情况。此外与图3同样地，虚线标识部分表示CD或者DVD的再现处理时不发生转移的路径和状态。S0000～1111表示各转移状态，BM00000（n）～BM11111（n）表示分支度量（Branch Metric）。分支度量按照以下算式计算。
（式1-1）BM00000（n）=（再现信号（n）-REF00000）2
（式1-2）BM00001（n）=（再现信号（n）-REF00001）2
（式1-3）BM00011（n）=（再现信号（n）-REF00011）2
（式1-4）BM00110（n）=（再现信号（n）-REF00110）2
（式1-5）BM00111（n）=（再现信号（n）-REF00111）2
（式1-6）BM01100（n）=（再现信号（n）-REF01100）2
（式1-7）BM01110（n）=（再现信号（n）-REF01110）2
（式1-8）BM01111（n）=（再现信号（n）-REF01111）2
（式1-9）BM10000（n）=（再现信号（n）-REF10000）2
（式1-10）BM10001（n）=（再现信号（n）-REF10001）2
（式1-11）BM10011（n）=（再现信号（n）-REF10011）2
（式1-12）BM11000（n）=（再现信号（n）-REF11000）2
（式1-13）BM11001（n）=（再现信号（n）-REF11001）2
（式1-14）BM11100（n）=（再现信号（n）-REF11100）2
（式1-15）BM11110（n）=（再现信号（n）-REF11110）2
（式1-16）BM11111（n）=（再现信号（n）-REF11111）2
上式的（n）表示时刻nT的值。维特比解码的最大似然判定，是通过在2个路径汇聚（汇合）的状态下，比较各自的似然度并选择似然度高的路径而实现的。最大似然判定中使用被称作路径度量（PathMetric）的似然度和上述分支度量。路径度量是与到达当前时刻前所转移的路径对应的分支度量的总和。路径度量PM0000（n）～1111（n）按照以下算式计算。其中，以下的min{*，*，……，*}是表示从花括号内所示的值中选择最小值的函数。
（式1-17）PM0000（n）=min{PM0000（n-1）+BM00000（n），PM1000（n-1）+BM10000（n）}
（式1-18）PM0001（n）=min{PM0000（n-1）+BM00001（n），PM1000（n-1）+BM10001（n）}
（式1-19）PM0011（n）=min{PM0001（n-1）+BM00011（n），PM1001（n-1）+BM10011（n）}
（式1-20）PM0110（n）=PM0011（n-1）+BM00110（n）
（式1-21）PM0111（n）=PM0011（n-1）+BM00111（n）
（式1-22）PM1000（n）=PM1100（n-1）+BM11000（n）
（式1-23）PM1001（n）=PM1100（n-1）+BM11001（n）
（式1-24）PM1100（n）=min{PM0110（n-1）+BM01100（n），PM1110（n-1）+BM11100（n）}
（式1-25）PM1110（n）=min{PM0111（n-1）+BM01110（n），PM1111（n-1）+BM11110（n）}
（式1-26）PM1111（n）=min{PM0111（n-1）+BM01111（n），PM1111（n-1）+BM11111（n）}
上式的（n）表示时刻nT的值，同样地，（n-1）表示时刻（n-1）T的值。（式1-17）～（式1-26）表示的内容，是将1个时刻前的旧路径度量与当前时刻的分支度量相加的结果更新为新路径度量。此外在2个路径汇聚的状态下，比较2个相加结果，将值较小的一方选作似然度高的路径。通过反复在每次输入再现信号时进行基于这些路径度量的最大似然判定而选择似然度高的路径，沿着最终存活的路径的结果成为解码结果。
在本实施例的与按半时钟进行采样的再现信号对应的维特比解码中，光盘记录面的最短标记长度为2T的情况下，约束长度为5的PR（a，b，c，d，e）的篱笆图如图5所示。图5中的虚线标识部分与图4同样地，表示在光盘记录面的最短标记长度为3T的介质——例如CD或者DVD的再现处理时不发生转移的路径。图5中，由于输入的是按半时钟采样的再现信号，当采用基于信道时钟的时刻来标识时，时刻（n-1）被剔除，成为从时刻（n-2）到时刻nT的跨越2个时刻的状态转移。图5中，S000～S111表示各转移状态，可知与图4相比状态转移数有所减少。这是因为，通过按半时钟进行采样能够使图4中不同的转移状态退化（Degenerate）。例如，着眼于图4中按S0000→S0001→S0011转移的路径（以下称为路径Ach），和按S1000→S0001→S0011转移的路径（以下称为路径Bch）。在按半时钟进行采样的情况下，由于没有时刻（n-1）T的状态转移，路径Ach成为从S0000直接转移到S0011的路径（以下称为路径Ahalf），路径Bch成为从S1000直接转移到S0011的路径（以下称为路径Bhalf）。此时，路径Ahalf的转移中参照的PR基准值为REF00011，而路径Bhalf的转移中参照的PR基准值也成为REF00011。因此上述2个路径的分支度量均为BM00011，变得相等。由此，表示状态的S****中最左侧1比特不影响状态转移，所以能够将其省略，路径Ahalf和路径Bhalf能够新合并表示为按S000→S011转移的路径。通过在各状态下进行上述操作，变形为图5所示的篱笆图。将图5的篱笆图表现为状态转移图，如图6所示。图6中的虚线标识部分与图3同样地，表示在光盘记录面的最短标记长度为3T的介质——例如CD或者DVD的再现处理时不发生转移的路径。如图6所示，在与按照半时钟采样的再现信号对应的维特比解码中，每1次状态转移进行2比特的解码。分支度量BM00000（n）～BM11111（n）通过（式1-1）～（式1-16）计算，路径度量按照以下的算式计算。
（式1-27）PM000（n）=min{PM000（n-2）+BM00000（n），PM100（n-2）+BM10000（n），PM110（n-2）+BM11000（n）}
（式1-28）PM001（n）=min{PM000（n-2）+BM00001（n），PM100（n-2）+BM10001（n），PM110（n-2）+BM11001（n）}
（式1-29）PM011（n）=min{PM000（n-2）+BM00011（n），PM100（n-2）+BM10011（n）}
（式1-30）PM100（n）=min{PM011（n-2）+BM01100（n），PM111（n-2）+BM11100（n）}
（式1-31）PM110（n）=min{PM001（n-2）+BM00110（n），PM011（n-2）+BM01110（n），PM111（n-2）+BM11110（n）}
（式1-32）PM111（n）=min{PM001（n-2）+BM00111（n），PM011（n-2）+BM01111（n），PM111（n-2）+BM11111（n）}
上式的（n）表示时刻nT的值，同样地，（n-2）表示时刻（n-2）T的值。（式1-27）～（式1-32）表示的内容，是将2个时刻前的旧路径度量与当前时刻的分支度量相加的结果更新为新路径度量。此外在多个路径汇聚的状态下，比较各相加结果，将值最小的选作似然度高的路径。通过反复在每次输入再现信号时进行基于这些路径度量的最大似然判定而选择似然度高的路径，沿着最终存活的路径的结果成为解码结果。
此处详细叙述本实施例的信息再现装置中维特比解码电路108的动作内容。如图1所示，维特比解码电路108由Branch Metric Calculator（分支度量计算器，以下称为BMC）109、Add Compare Select（加比选单元，以下称为ACS）110、Path Metric存储器（路径度量存储器，以下称为PM存储器）111和路径存储器112构成。基于经均衡电路107而波形均衡后的再现信号，在BMC109中计算分支度量BM00000（n）～BM11111（n），输入到ACS110中。ACS110根据从BMC109输入的分支度量BM00000（n）～BM11111（n）和从PM存储器111输入的2个时刻前的路径度量PM000（n-2）～PM111（n-2），计算当前时刻的路径选择信号SEL000（n）～SEL111（n）和当前时刻的路径度量PM000（n）～111（n）。计算出的路径选择信号SEL100（n）～SEL111（n）被输入路径存储器112，当前时刻的路径度量PM000（n）～111（n）被覆盖（overwrite）到PM存储器111中。路径存储器112按照输入的路径选择信号SEL000（n）～SEL111（n）对保持在内部的路径的转移状态信息进行更新，基于路径的转移状态信息生成解码数据并将其输入到解码器113。
图7表示图1的BMC109的详细结构。
在BMC109中，使用经均衡电路107而波形均衡后的再现信号和记录在PR基准值存储器701中的PR基准值REF00000～REF11111，由平方误差运算器702计算并输出（式1-1）～（式1-16）所示的分支度量BM00000（n）～BM11111（n）。
图8表示图1的ACS110的详细结构。
ACS110中，使用由BMC109计算出的当前时刻的分支度量BM00000（n）～11111（n）和记录在PM存储器111中的2个时刻前的路径度量PM000（n-2）～111（n-2），由A型ACS801、802、805、806以及B型ACS803、804计算当前时刻的路径选择信号SEL000（n）～111（n）和（式1-27）～（式1-32）所示的当前时刻的路径度量PM000（n）～PM111（n）。当前时刻的路径度量PM000（n）～PM111（n）被覆盖到PM存储器111中，路径选择信号SEL000（n）～SEL111（n）被输出到后级的路径存储器112中。
图9表示图8的A型ACS801的详细结构。
A型ACS801是进行（式1-27）所示的路径度量PM000（n）的计算的电路，从3个汇聚路径中选择1个作为最大似然路径。加法器901计算按图5中S000→S000转移的路径的度量。同样地，加法器902计算按S100→S000转移的路径的度量，加法器903计算按S110→S000转移的路径的度量。利用比较器904比较从加法器901、902、903输入的3个度量，生成用于选择度量值最小的路径的路径选择信号SEL000（n），输入到选择器905中。选择器905基于路径选择信号SEL000（n）从3个度量中选择1个。选中的路径的度量值作为路径度量PM000（n）被覆盖到PM存储器111中，路径选择信号SEL000（n）被输出到后级的路径存储器112中。
与A型ACS801同样地，A型ACS802、805、806分别进行（式1-28）、（式1-31）、（式1-32）的计算，生成分别对应的路径度量PM001（n）、PM110（n）、PM111（n）和路径选择信号SEL001（n）、SEL110（n）、SEL111（n）。路径度量被覆盖到PM存储器111中，路径选择信号被输出到后级的路径存储器112中。
图10表示图8的B型ACS803的详细结构。
B型ACS803是进行（式1-29）所示的路径度量PM011（n）的计算的电路，从2个汇聚路径中选择1个作为最大似然路径。加法器1001计算按图5中S000→S011转移的路径的度量。同样地，加法器1002计算按S100→S011转移的路径的度量。由比较器1003比较从加法器1001、1002输入的2个度量，生成用于选择度量值小的路径的路径选择信号SEL011（n），输入到选择器1004中。选择器1004基于路径选择信号SEL011（n）从2个路径中选择1个。选中的路径的度量值作为路径度量PM011（n）被覆盖到PM存储器111中，路径选择信号SEL011（n）被输出到后级的路径存储器112中。
与B型ACS803同样地，B型ACS804进行（式1-30）的计算，生成路径度量PM100（n）和路径选择信号SEL100（n）。路径度量被覆盖到PM存储器111中，路径选择信号被输出到后级的路径存储器112中。
图11表示图1的路径存储器112的详细结构。
选择器11011～11061、11012～11062、1101k～1106k基于从ACS110输入的路径选择信号SEL000（n）～SEL111（n）从多个输入中选择1个，分别保存到延迟电路11071～11121、11072～11122、1107k～1112k中。图11中k表示路径存储器内记录的转移状态信息的转移级数，虽然可以任意地设定，但是k的值越大解码精度越高，延迟越长，电路规模越大。在维特比解码处理中，当从当前时刻倒退2（k-1）T的时刻的幸存路径确定为1个时，延迟电路1107k～1112k的值完全一致，该值直接成为解码数据，而在存在多个幸存路径的情况下，延迟电路1107k～1112k的值不一致，需要根据这些值判定解码数据。判定方法例如使用基于多数表决的判定处理。多数表决电路1113使用从延迟电路1107k～1112k输入的路径存储器最末级数据进行基于多数表决的判定处理，输出解码数据。其中，本实施例中使用基于多数表决的判定处理作为解码数据的判定方法，但也可以使用基于回溯（trace back）的判定处理等其他方法。
图12表示图11的多数表决电路1113的第一结构例。
图12（a）中，输入到多数表决电路11131中的2比特的路径存储器最末级数据，由加法器1201相加并输入到2比特解码判定电路1202中。2比特解码判定电路1202根据输入的相加结果而判定解码结果，输出2比特的解码数据。图12（b）表示2比特解码判定电路1202的判定方法的一例，在相加结果不到3时将解码数据判定为‘00’，3以上不到9时将解码数据判定为‘01’，9以上不到15时将解码数据判定为‘10’，15以上时将解码数据判定为‘11’。另外，该判定中使用的阈值可以任意设定。作为阈值的设定方法的其他例子，可以列举这样的方法，即预先求出‘00’、‘01’、‘10’、‘11’的各自的存在频度，以使频度高的编码序列的判定范围较广的方式设定阈值。
图13表示图11的多数表决电路1113的第二结构例。
图13（a）中，对输入到多数表决电路11132中的2比特的路径存储器最末级数据进行比特分割，将其分割为作为高位比特的路径存储器最末级数据A和作为低位比特的路径存储器最末级数据B，分别输入到加法器1301、1302中。加法器1301、1302得出的相加结果分别被输入到1比特解码判定电路1303、1304中。1比特解码判定电路1303和1304根据输入的相加结果判定解码结果，分别输出高位比特的解码数据A和低位比特的解码数据B。此处解码数据A相对于解码数据B表示1个时刻前的1比特解码数据。对解码数据A和解码数据B进行比特结合，作为2比特的解码数据输出。图13（b）表示1比特解码判定电路1303、1304的判定方法的一例，对于解码数据A或者解码数据B，在相加结果不到3时判定为‘0’，相加结果为3以上时判定为‘1’。另外，该判定中使用的阈值可以任意设定。
当使用以上说明的与半时钟采样对应的维特比解码时，对于按半时钟采样的再现信号，能够以半时钟的时序（timing）使维特比解码电路动作，能够降低维特比解码电路的耗电。此外，能够使维特比解码电路前级的电路，例如波形均衡电路等也以半时钟的时序动作，能够降低包括维特比解码电路的整个PRML信号处理电路的耗电。
此外，上述说明中，部分响应如PR（a，b，c，d，e）所示用变量记载，但其既可以是自适应地变化的值，也可以是固定值，此外PRML的约束长度也不限于上述记载中的长度。此外，以上叙述中作为实施例，使动作时钟为以信道时钟的2分之1的频率振荡的半时钟，但也可以使用对信道时钟以任意的值分频后的频率。这些都不限于第一实施例的信息再现装置，在之后的实施例中能够同样适用。
＜第二实施例＞
本实施例是在与半时钟采样对应的维特比解码中，能够改善解码精度的降低的实施例。
图14表示作为本发明的第二实施例的信息再现装置的结构图。与作为第一实施例的信息再现装置的图1的不同之处在于自适应均衡电路1401、PR编码器1402。同一符号的部分是与图1同样的，其结构与第一实施例相同，因此省略说明。
如图14所示，经自适应均衡电路1401而波形均衡后的信号在维特比解码电路108中进行解码处理，将解码数据输入到解码器113和PR编码器1402中。由PR编码器1402进行PR编码后的解码数据被反馈回自适应均衡电路1401中，成为进行自适应均衡处理时的均衡目标值。自适应均衡处理中使用的算法例如为LMS（Least Mean Square，最小均方）算法或MSE（Mean Square Error，均方误差）算法等。
图15表示图14的PR编码器1402的详细结构。
对从维特比解码电路108输入的2比特的解码数据进行比特分割，将其分割为高位比特的解码数据A和低位比特的解码数据B，分别输入到延迟电路1501、1502中。此处解码数据A相对于解码数据B表示1个时刻前的1比特解码数据。来自延迟电路1501、1502的输出分别被输入到延迟电路1503、1504中。来自维特比解码电路108和延迟电路1501、1502、1503、1504的输出如图15所示被输入e倍乘法器1505、d倍乘法器1506、c倍乘法器1507、b倍乘法器1508、a倍乘法器1509，之后输入到加法器1510中，输出相加结果。此处a、b、c、d、e是与上述的PR（a，b，c，d，e）所示的值对应的变量。本实施例中自适应均衡电路1401和PR编码器1402的结构对应于按半时钟的时序进行的动作，但也可以对应于按信道时钟的时序进行的动作，并使用对自适应均衡电路1401的输出进行下采样的方法。
以半时钟的时序进行采样的情况下，作为侯选最大似然路径的汇聚路径从以往的2个路径增加至3个路径，对于选择处理，要求再现信号的振幅方向的精度，因此解码错误容易增加，解码精度降低。但是，如果使用以上说明的导入了自适应均衡处理的与半时钟采样对应的维特比解码，则能够自适应地对再现信号振幅进行波形均衡，以使其接近维特比解码的PR基准值的特性，改善解码精度。
其中，使用了以上所述的自适应均衡方式的电路结构不限于本实施例，在其他实施例中也能够适当应用。
＜第三实施例＞
本实施例是能够在与半时钟采样对应的维特比解码和以往的与信道时钟采样对应的维特比解码之间进行切换的实施例。
图16表示作为本发明的第三实施例的信息再现装置的结构图。与作为第一实施例的信息再现装置的图1的不同之处在于PLL1601、维特比解码电路1602、开关1603、第一ACS1604、第一PM存储器1605、第一路径存储器1606、第二ACS1607、第二PM存储器1608、第二路径存储器1609、开关1610和控制部1611。同一符号的部分是与图1同样的，其结构与第一实施例相同，因此省略说明。此外，第一ACS1604、第一PM存储器1605、第一路径存储器1606分别与图1中的ACS110、PM存储器111、路径存储器112为相同结构，因此省略说明。
如图16所示，PLL1601生成与数字化后的再现信号同步的信道时钟，和以照信道时钟的2分之1的频率振荡的半时钟，基于来自控制部1611的控制来选择信道时钟或者半时钟，输入到ADC105、均衡电路107、维特比解码电路1602以及解码器113中。图16中标出的“时钟”在信道时钟采样时表示信道时钟，在半时钟采样时表示半时钟。开关1603基于来自控制部1611的控制，将从BMC109输入的分支度量BM00000（n）（n：自然数）～BM11111（n），在进行半时钟采样时输入到第一ACS1604中，在信道时钟采样时输入到第二ACS1607中。其中，BM00000（n）～BM11111（n）根据（式1-1）～（式1-16）所示的算式计算。第二ACS1607根据输入的分支度量BM00000（n）～BM11111（n）和从第二PM存储器1608输入的1个时刻前的路径度量PM0000（n-1）～PM1111（n-1），计算当前时刻的路径选择信号SEL0000（n）～SEL1111（n）和（式1-17）～（式1-26）所示的当前时刻的路径度量PM0000（n）～1111（n）。计算出的路径选择信号SEL0000（n）～SEL1111（n）被输入到第二路径存储器1609中，当前时刻的路径度量PM0000（n）～PM1111（n）被覆盖到第二PM存储器1608中。第二路径存储器1609基于输入的路径选择信号SEL0000（n）～SEL1111（n），对保持在内部的路径的转移状态信息进行更新，基于路径的转移状态信息生成解码数据，输入到开关1610。开关1610基于来自控制部1611的控制，在半时钟采样时选择第一路径存储器1606的输出，在信道时钟采样时选择第二路径存储器1609的输出，输入到解码器113中。
控制部1611进行信道时钟采样和半时钟采样的切换处理的控制。以下说明本实施例中的切换处理的一例。图29表示重试动作时的切换处理的步骤，首先进行基于半时钟采样的再现动作（2901）。通常情况下维持该动作，但在纠错电路2802中检测到不能纠正的错误的情况下实施之后的处理（2902）。在移动到检测出不能纠正的错误的扇区的开头之后，转移到再次实施再现的重试动作（2903）。从半时钟采样切换到信道时钟采样，实施重试动作中的再现（2904）。如果通过该重试动作不再发生不能纠正的错误（2905），则再次切换到半时钟采样并实施通常再现直到再现结束（2906）。此外还可以采用其它方法，例如伴随倍速动作进行切换的判定，或基于判别出的光盘的种类进行切换的判定。此外，信道时钟采样或者半时钟采样的动作也可以由用户预先选择并设定。
图17表示图16的PLL1601的结构的一例。与作为第一实施例的PLL106的结构之一例的图2的不同之处在于控制部1611和选择器1701。同一符号的部分与图1相同，所以省略说明。由VCO203生成的信道时钟和由1/2分频器204生成的半时钟被输入选择器，选择器1701基于来自控制部1611的控制从半时钟和信道时钟中选择1个输出。
图18表示图16的第二ACS1607的详细结构。
第二ACS1607中，使用由BMC109计算出的当前时刻的分支度量BM00000（n）～11111（n）和记录在第二PM存储器1608中的1个时刻前的路径度量PM0000（n-1）～1111（n-1），由B型ACS1801、1802、1803、1808、1809、1810和加法器1804、1805、1806、1807计算当前时刻的路径选择信号SEL0000（n）～1111（n）和（式1-17）～（式1-26）表示的当前时刻的路径度量PM0000（n）～PM1111（n）。当前时刻的路径度量PM0000（n）～PM1111（n）被覆盖到第二PM存储器1608中，路径选择信号SEL0000（n）～SEL1111（n）被输出到后级的第二路径存储器1609中。
图19表示图16的第二路径存储器1609的详细结构。
选择器19011～19061、19012～19062、1901k～1906k基于从第二ACS1607输入的路径选择信号SEL0000（n）～SEL1111（n）从多个输入中选择1个，分别保存到延迟电路19071～19091、19141～19161和延迟电路19072～19092、19142～19162以及延迟电路1907k～1909k、1914k～1916k中。此处图19中k表示记录在路径存储器内的转移状态信息的转移级数。多数表决电路1917使用从延迟电路1907k～1916k输入的路径存储器最末级数据，对1比特数据进行基于多数表决的判定处理，输出解码数据。
当使用以上说明的对应半时钟采样和信道时钟采样双方的维特比解码时，能够根据再现信号的品质相应地切换到合适的维特比解码，即在来自光盘的再现信号中包含的畸变和噪声较少的情况下（例如再现高品质光盘时等），通过应用与半时钟采样对应的维特比解码降低耗电，在再现信号中包含的畸变和噪声较多的情况下（例如再现劣质光盘时等），通过变更到与信道时钟采样对应的维特比解码来保障解码精度。此外，本实施例中，与信道时钟采样对应的维特比解码的运算部采用以信道时钟动作的结构，但也可以采用将2个以半时钟动作的运算部并联的结构。
此外，以上所述的信道时钟采样与半时钟采样的切换判定方法和设定方法不限于本实施例，在以下说明的实施例中也能够应用。
此外，上述的维特比解码中的部分响应可以是自适应地变化的值，也可以是固定值，此外PRML的约束长度也不限于记载的长度。以上叙述中作为实施例，使动作时钟为以信道时钟的2分之1的频率振荡的半时钟，但也可以使用对信道时钟以任意的值分频后的频率。
＜第四实施例＞
本实施例是能够在与半时钟采样对应的维特比解码和对于按信道时钟采样的再现信号以半时钟的时序进行解码处理的维特比解码之间进行切换的实施例。
图20表示作为本发明的第四实施例的信息再现装置的结构图。与作为第一实施例的信息再现装置的图1的不同之处在于PLL2001、维特比解码电路2002、开关2003、Branch Metric加法电路（分支度量加法电路，以下称为BM加法电路）2004、ACS2005、PM存储器2006、路径存储器2007、控制部2008和BMC2009与2010。同一符号的部分是与图1同样的，其结构与第一实施例相同，因此省略说明。此外BM2009、2010与图1中的BMC109为相同结构，所以省略说明。
此处，详细说明对于按与再现信号同步的信道时钟进行采样而得的再现波形以半时钟的时序进行解码处理的维特比解码的概要。
该情况下，图4的篱笆图所示的从基于信道时钟的时序的时刻（n-2）（n：自然数）T到时刻nT的跨越3个时刻的状态转移，成为时刻（n-2）T到时刻（n-1）T的状态转移和时刻（n-1）到时刻nT的状态转移在时间方向上结合的状态转移，由图21所示的篱笆图表示。此处T表示基于信道时钟的时序的1个周期的量的时刻。图21和图22的虚线标识部分表示在光盘记录面的最短标记长度为3T的介质——例如CD或者DVD的再现处理时不发生转移的路径和状态。图21中分支度量BM000000（n）～BM111111（n）按照以下的算式计算。
（式4-1）BM000000（n）=BM00000（n-1）+BM00000（n）
（式4-2）BM000001（n）=BM00000（n-1）+BM00001（n）
（式4-3）BM000011（n）=BM00001（n-1）+BM00011（n）
（式4-4）BM000110（n）=BM00011（n-1）+BM00110（n）
（式4-5）BM000111（n）=BM00011（n-1）+BM00111（n）
（式4-6）BM001100（n）=BM00110（n-1）+BM01100（n）
（式4-7）BM001110（n）=BM00111（n-1）+BM01110（n）
（式4-8）BM001111（n）=BM00111（n-1）+BM01111（n）
（式4-9）BM011000（n）=BM01100（n-1）+BM11000（n）
（式4-10）BM011001（n）=BM01100（n-1）+BM11001（n）
（式4-11）BM011100（n）=BM01110（n-1）+BM11100（n）
（式4-12）BM011110（n）=BM01111（n-1）+BM11110（n）
（式4-13）BM011111（n）=BM01111（n-1）+BM11111（n）
（式4-14）BM100000（n）=BM10000（n-1）+BM00000（n）
（式4-15）BM100001（n）=BM10000（n-1）+BM00001（n）
（式4-16）BM100011（n）=BM10001（n-1）+BM00011（n）
（式4-17）BM100110（n）=BM10011（n-1）+BM00110（n）
（式4-18）BM100111（n）=BM10011（n-1）+BM00111（n）
（式4-19）BM110000（n）=BM11000（n-1）+BM10000（n）
（式4-20）BM110001（n）=BM11000（n-1）+BM10001（n）
（式4-21）BM110011（n）=BM11001（n-1）+BM10011（n）
（式4-22）BM111000（n）=BM11100（n-1）+BM11000（n）
（式4-23）BM111001（n）=BM11100（n-1）+BM11001（n）
（式4-24）BM111100（n）=BM11110（n-1）+BM11100（n）
（式4-25）BM111110（n）=BM11111（n-1）+BM11110（n）
（式4-26）BM111111（n）=BM11111（n-1）+BM11111（n）
上式的（n）表示时刻nT的值，同样地（n-1）表示时刻（n-1）T的值。此外BM00000（n-1）～BM11111（n-1）、BM00000（n）～BM11111（n）是根据（式1-1）～（式1-16）计算的值。进而路径度量PM0000（n）～PM1111（n）按照以下算式计算。其中，以下的min{*，*，……，*}是表示从花括号内所示的值中选择最小值的函数。
（式4-27）PM0000（n）=min{PM0000（n-2）+BM000000（n），PM1000（n-2）+BM100000（n），PM1100（n-2）+BM110000（n）}
（式4-28）PM0001（n）=min{PM0000（n-2）+BM000001（n），PM1000（n-2）+BM100001（n），PM1100（n-2）+BM110001（n）}
（式4-29）PM0011（n）=min{PM0000（n-2）+BM000011（n），PM1000（n-2）+BM100011（n），PM1100（n-2）+BM110011（n）}
（式4-30）PM0110（n）=min{PM0001（n-2）+BM000110（n），PM1001（n-2）+BM100110（n）}
（式4-31）PM0111（n）=min{PM0001（n-2）+BM000111（n），PM1001（n-2）+BM100111（n）}
（式4-32）PM1000（n）=min{PM0110（n-2）+BM011000（n），PM1110（n-2）+BM111000（n）}
（式4-33）PM1001（n）=min{PM0110（n-2）+BM011001（n），PM1110（n-2）+BM111001（n）}
（式4-34）PM1100（n）=min{PM0011（n-2）+BM001100（n），PM0111（n-2）+BM011100（n），PM1111（n-2）+BM111100（n）}
（式4-35）PM1110（n）=min{PM0011（n-2）+BM001110（n），PM0111（n-2）+BM011110（n），PM1111（n-2）+BM111110（n）}
（式4-36）PM1111（n）=min{PM0011（n-2）+BM001111（n），PM0111（n-2）+BM011111（n），PM1111（n-2）+BM111111（n）}
上式的（n）表示时刻nT的值，同样地，（n-2）表示时刻（n-2）T的值。（式4-27）～（式4-36）表示的内容是将2个时刻前的旧路径度量与（式4-1）～（式4-26）所示的分支度量相加的结果更新为新路径度量。此外在多个路径汇聚的状态下，比较各相加结果，选择值小的一方作为似然度高的路径。通过反复在每输入2个时刻的量的再现信号时进行基于这些路径度量的最大似然判定而选择似然度高的路径，沿着最终存活的路径结果的成为解码结果。
此外，当（式4-1）～（式4-26）中使各式的第一项为零时，获得半时钟采样时的分支度量BM000000（n）～BM111111（n）。该情况下，会出现像BM000000（n）和BM100000（n）这样计算结果变得相等的算式。省略其后缀中最高位的数字，对重复部分进行整理，则图21和图22所示的篱笆图和状态转移图分别变得与图5和图6相等。即，表示本实施例的信息再现装置能够对应半时钟采样动作。
此处说明本实施例的信息再现装置中的再现动作的概要。
如图20所示，PLL2001生成与数字化之后的再现信号同步的信道时钟，和以信道时钟的2分之1的频率振荡的半时钟，输入到维特比解码电路2002和解码器113中。此外基于来自控制部2008的控制而选择信道时钟或者半时钟，输入到ADC105、均衡电路107以及开关2003中。图20中标出的“时钟”在信道时钟采样时表示信道时钟，在半时钟采样时表示半时钟。开关2003为了在信道时钟采样时将按信道时钟采样的再现信号按每1个时刻交替地输入到BMC2009和BMC2010中，基于来自控制部2008的控制，进行来自均衡电路107的输入的切换。此外在半时钟采样时，为了将按半时钟采样的再现信号只持续输入到BMC2009中，基于来自控制部2008的控制进行来自均衡电路107的输入的切换。BM加法电路2004基于来自控制部2008的控制，在信道时钟采样时计算并输出（式4-1）～（式4-26）所示的分支度量BM000000（n）～BM111111（n）。另一方面，在半时钟采样时通过未图示的方法，生成并输出将（式4-1）～（式4-26）所示的算式各自的第一项替换为零的情况下的计算结果的分支度量BM000000（n）～BM111111（n）。ACS2005根据输入的分支度量BM000000（n）～BM111111（n）和从PM存储器2006输入的2个时刻前的路径度量PM0000（n-2）～PM1111（n-2），计算当前时刻的路径选择信号SEL0000（n）～SEL1111（n）和当前时刻的路径度量PM0000（n）～PM1111（n）。计算出的路径选择信号SEL0000（n）～SEL1111（n）被输入到路径存储器2007中，当前时刻的路径度量PM0000（n）～PM1111（n）被覆盖到PM存储器2006中。路径存储器2007基于输入的路径选择信号SEL0000（n）～SEL1111（n），对保持在内部的路径的转移状态信息进行更新，基于路径的转移状态信息生成解码数据并将其输入到解码器113中。
图23表示图20的PLL2001的结构的一例。与作为第一实施例的PLL106的结构之一例的图2的不同之处在于控制部2008和选择器2301。同一符号的部分与图1相同因此省略说明。VCO203始终生成与再现信号同步的信道时钟，输入到选择器2301中。由1/2分频器204生成的半时钟被作为PLL2001的输出而输入到后级的电路中，并且也输入到选择器2301中。选择器2301基于来自控制部2008的控制，从半时钟和信道时钟中选择1个输出。
图24表示图20的ACS2005的详细结构。
在ACS2005中，使用由BM加法电路2004计算出的分支度量BM000000（n）～BM111111（n）和记录在PM存储器2006中的2个时刻前的路径度量PM0000（n-2）～PM1111（n-2），由A型ACS2401、2402、2403、2408、2409、2410以及B型ACS2404、2405、2406、2407计算当前时刻的路径选择信号SEL0000（n）～SEL1111（n）和（式4-27）～（式4-36）所示的当前时刻的路径度量PM0000（n）～PM1111（n）。当前时刻的路径度量PM0000（n）～PM1111（n）被覆盖到PM存储器2006中，路径选择信号SEL0000（n）～SEL1111（n）被输出到后级的路径存储器2007中。
图25表示图20的路径存储器2007的详细结构。
选择器25011～25101、25012～25102、2501k～2510k基于从ACS2005输入的路径选择信号SEL0000（n）～SEL1111（n），从多个输入中选择1个，分别保存到延迟电路25111～25201、25112～25202、2511k～2520k。此处在图25中k表示路径存储器内记录的转移状态信息的转移级数。多数表决电路2521使用从延迟电路2511k～2520k输入的路径存储器最末级数据进行基于多数表决的判定处理，输出解码数据。在半时钟采样动作时，路径存储器最末级数据中，因转移状态的退化而成为相同值的对存在有4组。该情况下，为了不使重复的数据影响多数表决结果，使用仅将各对中单方的数据用于多数表决的方法。
当使用以上说明的对应半时钟采样和信道时钟采样双方的维特比解码时，能够根据再现信号的品质相应地切换到合适的维特比解码，即在来自光盘的再现信号中包含的畸变和噪声较少的情况下（例如再现高品质光盘时等），通过应用与半时钟采样对应的维特比解码降低耗电，在再现信号中包含的畸变和噪声较多的情况下（例如再现劣质光盘时等），通过变更到与信道时钟采样对应的维特比解码而改善解码精度。作为半时钟采样动作与信道时钟采样动作的切换判定方法，如上述实施例所述，可以使用在重试动作时进行切换的判定和伴随倍速动作进行切换的判定的方法，或基于判别出的光盘的种类进行切换的判定的方法。此外，信道时钟采样或者半时钟采样的动作也可以由用户预先选择并设定。
另外，由于信道时钟采样动作和半时钟采样动作能够使用同一个维特比解码电路实现，所以本实施例能够用较小的电路规模实现。本实施例中，在半时钟采样时为了防止因发生转移状态的退化而导致产生重复的运算结果的影响，使用了将重复的运算结果从多数表决处理的对象中排除的方法，但也可以采用使与发生退化的转移状态对应的运算器停止的方法。
此外，上述的维特比解码中的部分响应可以是自适应地变化的值，也可以是固定值，此外PRML的约束长度也不限于记载的长度。以上叙述中作为实施例，使动作时钟为以信道时钟的2分之1的频率振荡的半时钟，但也可以使用对信道时钟以任意的值分频后的频率。
＜第五实施例＞
本实施例是通过在与半时钟采样对应的维特比解码中使用模拟信道时钟采样而能够改善解码精度的降低的实施例。其中，模拟信道时钟采样中，利用插值处理生成与因半时钟采样而被剔除的再现信号相当的信号，模拟地进行信道时钟采样。
图26表示作为本发明的第五实施例的信息再现装置的结构图。与作为第四实施例的信息再现装置的图20的不同之处在于PLL106、插值电路2601和控制部2602。同一符号的部分与图20相同因此省略说明。此外对于以上叙述中已经出现的内容省略说明。
如图26所示，插值电路2601使用来自均衡电路107的波形均衡后的再现信号进行插值处理，生成相当于因半时钟采样而被剔除的再现信号的信号。然后将插值生成的信号输出到BMC2010，将从均衡电路107输入的波形均衡后的再现信号输出到BMC2009。
图27表示图26的插值电路2601的结构的一例。
来自均衡电路107的波形均衡后的再现信号被输入到延迟电路2701和0.5倍乘法器2702中，延迟电路2701中保存的信号被输出到0.5倍乘法器2703和后级的BMC2009中。加法器2704将通过0.5倍乘法器2702、2703乘以0.5倍后的信号相加，将相加结果输出到后级的BMC2010中。
当使用以上说明的对应半时钟采样和模拟信道时钟采样双方的维特比解码时，能够根据再现信号的品质相应地切换到合适的维特比解码，即在来自光盘的再现信号中包含的畸变和噪声较少的情况下（例如再现高品质光盘时等），通过应用与半时钟采样对应的维特比解码降低耗电，在再现信号中包含的畸变和噪声较多的情况下（例如再现劣质光盘时等），通过变更为与实施了插值处理的模拟的信道时钟采样对应的维特比解码而改善解码精度。作为半时钟采样动作和模拟信道时钟采样动作的切换判定方法，如上述实施例所述，可以使用在重试动作时进行切换的判定和伴随倍速动作进行切换的判定的方法，或基于判别出的光盘的种类进行切换的判定的方法。此外，信道时钟采样或者半时钟采样的动作也可以由用户预先选择并设定。
此外，本实施例中使用2点间的线性插值作为再现信号插值的方式，但不限于该方式。
此外，使用以上所述的再现信号插值方式的电路结构不限于本实施例，在之前所述的实施例中也能够应用。
此外，上述的维特比解码中的部分响应可以是自适应地变化的值，也可以是固定值，此外PRML的约束长度也不限于记载的长度。以上叙述中作为实施例，使动作时钟为以信道时钟的2分之1的频率振荡的半时钟，但也可以使用对信道时钟以任意的值分频后的频率。

Claims (30)

1.一种对信息进行再现的信息再现装置，其特征在于，包括：
时钟生成单元，生成与输入数据同步的信道时钟；
模拟/数字转换单元，对所述输入数据按以所述信道时钟的N（N为正实数）分之1的频率振荡的N分频时钟进行模拟/数字转换；和
进行维特比解码的维特比解码单元，
其中，所述维特比解码单元包括：
分支度量运算单元，根据来自所述模拟/数字转换单元的输出与基准值的差来计算分支度量；
ACS运算单元，对于基于所述N分频时钟的一个时刻的量的数据的输入，按照状态以N比特单位进行转移的状态转移，将所述N分频时钟1个时刻的量的所述分支度量与旧路径度量相加，比较其相加结果的大小，选择小的相加结果，输出新路径度量和路径选择信号；
最大似然路径判定单元，基于所述路径选择信号确定最大似然路径；和
解码单元，根据所述最大似然路径进行解码并输出解码结果。
2.如权利要求1所述的信息再现装置，其特征在于：
所述N分频时钟是2分频时钟。
3.如权利要求1所述的信息再现装置，其特征在于：
所述分支度量运算单元的输入，是将来自所述模拟/数字转换单元的输出均衡为期望的特性后而得的。
4.一种对信息进行再现的信息再现装置，其特征在于，包括：
时钟生成单元，生成与输入数据同步的信道时钟和以所述信道时钟的N（N为正实数）分之1的频率振荡的N分频时钟中的至少一个；
模拟/数字转换单元，对所述输入数据按来自所述时钟输出单元的输出进行模拟/数字转换；和
进行维特比解码的维特比解码单元，
其中，所述维特比解码单元包括：
分支度量运算单元，根据来自所述模拟/数字转换单元的输出与基准值的差来计算分支度量；
第一ACS运算单元，对于基于所述N分频时钟的1个时刻的量的数据的输入，按照状态以N比特单位进行转移的状态转移，将所述N分频时钟1个时刻的量的所述分支度量与第一旧路径度量相加，比较其相加结果的大小，选择小的相加结果，输出第一新路径度量和第一路径选择信号；
第二ACS运算单元，对于基于所述信道时钟的1个时刻的量的数据的输入，按照状态以1比特单位进行转移的状态转移，将所述信道时钟1个时刻的量的所述分支度量与第二旧路径度量相加，比较其相加结果的大小，选择小的相加结果，输出第二新路径度量和第二路径选择信号；
第一最大似然路径判定单元，基于所述第一路径选择信号确定第一最大似然路径；
第二最大似然路径判定单元，基于所述第二路径选择信号确定第二最大似然路径；
第一解码单元，根据所述第一最大似然路径进行解码并输出第一解码结果；
第二解码单元，根据所述第二最大似然路径进行解码并输出第二解码结果；
数据切换单元，切换输出所述第一解码结果和所述第二解码结果；和
控制单元，对所述时钟生成单元和所述数据切换单元进行控制。
5.如权利要求4所述的信息再现装置，其特征在于：
所述分支度量运算单元的输入，是使用基于所述N分频时钟的多个时刻的量的来自所述模拟/数字转换单元的输出进行数据插值，模拟地生成与按所述信道时钟进行模拟/数字转换的数据相当的数据而得的数据。
6.如权利要求4所述的信息再现装置，其特征在于：
所述控制单元对所述时钟生成单元和所述数据切换单元进行控制，以在实施基于所述N分频时钟的动作的期间中，在纠错处理中检测到不能纠正的错误的情况下，切换到基于所述信道时钟的动作实施重试处理。
7.如权利要求4所述的信息再现装置，其特征在于：
所述控制单元对所述时钟生成单元和所述数据切换单元进行控制，以伴随倍速动作的设定，在基于所述信道时钟的动作和基于所述N分频时钟的动作之间进行切换。
8.如权利要求4所述的信息再现装置，其特征在于：
所述控制单元对所述时钟生成单元和所述数据切换单元进行控制，以在从记录介质读出所述输入数据的情况下，基于判别出的所述记录介质的种类，在基于所述信道时钟的动作和基于所述N分频时钟的动作之间进行切换。
9.如权利要求4所述的信息再现装置，其特征在于：
所述控制单元对所述时钟生成单元和所述数据切换单元进行控制，以基于由用户设定的采样动作的内容，在基于所述信道时钟的动作和基于所述N分频时钟的动作之间进行切换。
10.一种对信息进行再现的信息再现装置，其特征在于，包括：
时钟生成单元，生成与输入数据同步的信道时钟和以所述信道时钟的N（N为正实数）分之1的频率振荡的N分频时钟中的至少一个；
模拟/数字转换单元，对所述输入数据按来自所述时钟输出单元的输出进行模拟/数字转换；和
进行维特比解码的维特比解码单元，
其中，所述维特比解码单元包括：
第一分支度量运算单元，根据来自所述模拟/数字转换单元的输出与基准值的差来计算第一分支度量；
第二分支度量运算单元，根据来自所述模拟/数字转换单元的输出与基准值的差来计算第二分支度量；
分支度量相加单元，将所述第一分支度量与所述第二分支度量相加；
ACS运算单元，对于基于所述信道时钟的N个时刻的量的连续数据的输入，按照状态以N比特单位进行转移的状态转移，将来自所述分支度量相加单元的输出与旧路径度量相加，比较其相加结果的大小，选择小的相加结果，输出新路径度量和路径选择信号；
最大似然路径判定单元，基于所述路径选择信号确定最大似然路径；和
解码单元，根据所述最大似然路径进行解码并输出解码结果。
11.如权利要求10所述的信息再现装置，其特征在于：
所述第一分支度量运算单元的输入和所述第二分支度量运算单元的输入，是使用基于所述N分频时钟的多个时刻的量的来自所述模拟/数字转换单元的输出进行数据插值，模拟地生成与按所述信道时钟进行模拟/数字转换的数据相当的数据而得的数据。
12.如权利要求10所述的信息再现装置，其特征在于：
所述控制单元对所述时钟生成单元和所述数据切换单元进行控制，以在实施基于所述N分频时钟的动作的期间中，在纠错处理中检测到不能纠正的错误的情况下，切换到基于所述信道时钟的动作实施重试处理。
13.如权利要求10所述的信息再现装置，其特征在于：
所述控制单元对所述时钟生成单元和所述数据切换单元进行控制，以伴随倍速动作的设定，在基于所述信道时钟的动作和基于所述N分频时钟的动作之间进行切换。
14.如权利要求10所述的信息再现装置，其特征在于：
所述控制单元对所述时钟生成单元和所述数据切换单元进行控制，以在从记录介质读出所述输入数据的情况下，基于判别出的所述记录介质的种类，在基于所述信道时钟的动作和基于所述N分频时钟的动作之间进行切换。
15.如权利要求10所述的信息再现装置，其特征在于：
所述控制单元对所述时钟生成单元和所述数据切换单元进行控制，以基于由用户设定的采样动作的内容，在基于所述信道时钟的动作和基于所述N分频时钟的动作之间进行切换。
16.一种对信息进行再现的信息再现方法，其特征在于，包括以下步骤：
生成与输入数据同步的信道时钟；
对所述输入数据按以所述信道时钟的N（N为正实数）分之1的频率振荡的N分频时钟进行模拟/数字转换；和
进行维特比解码，
其中，所述维特比解码包括以下步骤：
根据所述模拟/数字转换后的结果与基准值的差来计算分支度量；
对于基于所述N分频时钟的1个时刻的量的数据的输入，按照状态以N比特单位进行转移的状态转移，将所述N分频时钟1个时刻的量的所述分支度量与旧路径度量相加，比较其相加结果的大小，选择小的相加结果，计算新路径度量和路径选择信号；
基于所述路径选择信号确定最大似然路径；和
根据所述最大似然路径进行解码而计算解码结果。
17.如权利要求16所述的信息再现方法，其特征在于：
所述N分频时钟是2分频时钟。
18.如权利要求16所述的信息再现方法，其特征在于：
所述分支度量的计算中使用的数据，是将所述模拟/数字转换后的结果均衡为期望的特性后而得的。
19.一种对信息进行再现的信息再现方法，其特征在于，包括以下步骤：
作为时钟，生成与输入数据同步的信道时钟和以所述信道时钟的N（N为正实数）分之1的频率振荡的N分频时钟中的至少一个；
对所述输入数据按所述时钟进行模拟/数字转换；和
进行维特比解码，
其中，所述维特比解码包括以下步骤：
根据所述模拟/数字转换结果与基准值的差来计算分支度量；
对于基于所述N分频时钟的1个时刻的量的数据的输入，按照状态以N比特单位进行转移的状态转移，将所述N分频时钟1个时刻的量的所述分支度量与第一旧路径度量相加，比较其相加结果的大小，选择小的相加结果，输出第一新路径度量和第一路径选择信号；
对于基于所述信道时钟的1个时刻的量的数据的输入，按照状态以1比特单位进行转移的状态转移，将所述信道时钟1个时刻的量的所述分支度量与第二旧路径度量相加，比较其相加结果的大小，选择小的相加结果，计算第二新路径度量和第二路径选择信号；
基于所述第一路径选择信号确定第一最大似然路径；
基于所述第二路径选择信号确定第二最大似然路径；
根据所述第一最大似然路径进行解码而计算第一解码结果；
根据所述第二最大似然路径进行解码而计算第二解码结果；
切换计算所述第一解码结果和所述第二解码结果；和
对所述信道时钟的生成与所述N分频时钟的生成的切换和所述第一解码结果与所述第二解码结果的切换进行控制。
20.如权利要求19所述的信息再现方法，其特征在于：
所述分支度量的计算中使用的数据，是使用基于所述N分频时钟的多个时刻的量的所述模拟/数字转换结果进行数据插值，模拟地生成与按所述信道时钟进行模拟/数字转换后的数据相当的数据而得的。
21.如权利要求19所述的信息再现方法，其特征在于：
进行控制，以在实施基于所述N分频时钟的动作的期间中，在纠错处理中检测到不能纠正的错误的情况下，切换到基于所述信道时钟的动作实施重试处理。
22.如权利要求19所述的信息再现方法，其特征在于：
进行控制，以伴随倍速动作的设定，在基于所述信道时钟的动作和基于所述N分频时钟的动作之间进行切换。
23.如权利要求19所述的信息再现方法，其特征在于：
进行控制，以在从记录介质读出所述输入数据的情况下，基于判别出的所述记录介质的种类，在基于所述信道时钟的动作和基于所述N分频时钟的动作之间进行切换。
24.如权利要求19所述的信息再现方法，其特征在于：
进行控制，以基于由用户设定的采样动作的内容，在基于所述信道时钟的动作和基于所述N分频时钟的动作之间进行切换。
25.一种对信息进行再现的信息再现方法，其特征在于，包括以下步骤：
作为时钟，生成与输入数据同步的信道时钟和以所述信道时钟的N（N为正实数）分之1的频率振荡的N分频时钟中的至少一个；
对所述输入数据按所述时钟进行模拟/数字转换；和
进行维特比解码，
其中，所述维特比解码包括以下步骤：
根据所述模拟/数字转换结果与基准值的差来计算第一分支度量；
根据所述模拟/数字转换结果与基准值的差来计算第二分支度量；
将所述第一分支度量与所述第二分支度量相加；
对于基于所述信道时钟的N个时刻的量的连续数据的输入，按照状态以N比特单位进行转移的状态转移，将所述第一分支度量与所述第二分支度量的相加结果与旧路径度量相加，比较其相加结果的大小，选择小的相加结果，计算新路径度量和路径选择信号；
基于所述路径选择信号确定最大似然路径；和
根据所述最大似然路径进行解码而计算解码结果。
26.如权利要求25所述的信息再现方法，其特征在于：
所述第一分支度量和所述第二分支度量的计算中使用的数据，是使用基于所述N分频时钟的多个时刻的量的所述模拟/数字转换结果进行数据插值，模拟地生成与按所述信道时钟进行模拟/数字转换后的数据相当的数据而得的。
27.如权利要求25所述的信息再现方法，其特征在于：
进行控制，以在实施基于所述N分频时钟的动作的期间中，在纠错处理中检测到不能纠正的错误的情况下，切换到基于所述信道时钟的动作实施重试处理。
28.如权利要求25所述的信息再现方法，其特征在于：
进行控制，以伴随倍速动作的设定，在基于所述信道时钟的动作和基于所述N分频时钟的动作之间进行切换。
29.如权利要求25所述的信息再现方法，其特征在于：
进行控制，以在从记录介质读出所述输入数据的情况下，基于判别出的所述记录介质的种类，在基于所述信道时钟的动作和基于所述N分频时钟的动作之间进行切换。
30.如权利要求25所述的信息再现方法，其特征在于：
进行控制，以基于由用户设定的采样动作的内容，在基于所述信道时钟的动作和基于所述N分频时钟的动作之间进行切换。
CN201210254040XA 2011-09-30 2012-07-20 信息再现装置和信息再现方法 Pending CN103035272A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011216006A JP5753753B2 (ja) 2011-09-30 2011-09-30 情報再生装置および情報再生方法
JP2011-216006 2011-09-30

Publications (1)

Publication Number Publication Date
CN103035272A true CN103035272A (zh) 2013-04-10

Family

ID=47992585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210254040XA Pending CN103035272A (zh) 2011-09-30 2012-07-20 信息再现装置和信息再现方法

Country Status (3)

Country Link
US (1) US20130083873A1 (zh)
JP (1) JP5753753B2 (zh)
CN (1) CN103035272A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347091A (zh) * 2013-08-08 2015-02-11 日立民用电子株式会社 信道比特字处理器、prml解码器和光信息记录再现装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8462025B2 (en) * 2011-01-14 2013-06-11 Sct Technology, Ltd. Signal transmission between a controller and an optical pickup unit
US9747161B2 (en) * 2014-10-30 2017-08-29 Fujifilm Corporation Signal processing device, magnetic information playback device, and signal processing method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1351333A (zh) * 2000-11-01 2002-05-29 三星电子株式会社 用于光盘系统的维特比检测器
US20020162035A1 (en) * 2001-04-13 2002-10-31 Sanyo Electric Co., Ltd. Interface circuit and disk drive apparatus
CN1619683A (zh) * 2003-06-10 2005-05-25 松下电器产业株式会社 再生信号处理装置及具有该再生信号处理装置的光盘再生装置
CN101257314A (zh) * 2007-02-27 2008-09-03 恩益禧电子股份有限公司 维特比解码系统和维特比解码方法
JP2009170015A (ja) * 2008-01-15 2009-07-30 Hitachi Ltd データ補間回路、及びそれを利用した情報再生装置
CN101615916A (zh) * 2008-06-24 2009-12-30 株式会社东芝 最大似然解码器及其解码方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3861409B2 (ja) * 1997-10-24 2006-12-20 ソニー株式会社 ディジタル信号再生装置
TW476849B (en) * 2000-08-11 2002-02-21 Acer Labs Inc Viterbi detector for increasing the range of allowable DC drift amount
JP4109219B2 (ja) * 2003-06-10 2008-07-02 松下電器産業株式会社 再生信号処理装置、及びそれを備えた光ディスク再生装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1351333A (zh) * 2000-11-01 2002-05-29 三星电子株式会社 用于光盘系统的维特比检测器
US20020162035A1 (en) * 2001-04-13 2002-10-31 Sanyo Electric Co., Ltd. Interface circuit and disk drive apparatus
CN1619683A (zh) * 2003-06-10 2005-05-25 松下电器产业株式会社 再生信号处理装置及具有该再生信号处理装置的光盘再生装置
CN101257314A (zh) * 2007-02-27 2008-09-03 恩益禧电子股份有限公司 维特比解码系统和维特比解码方法
JP2009170015A (ja) * 2008-01-15 2009-07-30 Hitachi Ltd データ補間回路、及びそれを利用した情報再生装置
CN101615916A (zh) * 2008-06-24 2009-12-30 株式会社东芝 最大似然解码器及其解码方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347091A (zh) * 2013-08-08 2015-02-11 日立民用电子株式会社 信道比特字处理器、prml解码器和光信息记录再现装置

Also Published As

Publication number Publication date
JP2013077938A (ja) 2013-04-25
US20130083873A1 (en) 2013-04-04
JP5753753B2 (ja) 2015-07-22

Similar Documents

Publication Publication Date Title
US8751907B2 (en) Joint encoding and decoding methods for improving the error rate performance
EP0671817A1 (en) Soft symbol decoding for use in an MLSE-equaliser or convolutional decoder
CN102948097B (zh) 用于ber估计的方法和电路
CN103035272A (zh) 信息再现装置和信息再现方法
US8271863B2 (en) Forward decision aided nonlinear Viterbi detector
EP1056084B1 (en) Data decoding apparatus and data decoding method
US8566683B2 (en) Power-reduced preliminary decoded bits in viterbi decoders
US8149977B2 (en) Recovering data samples
WO2009096638A1 (en) Viterbi decoder and viterbi decoding method
US8009773B1 (en) Low complexity implementation of a Viterbi decoder with near optimal performance
KR101212856B1 (ko) 통신 시스템에서 데이터를 복호하는 방법 및 장치
CN103188040B (zh) Turbo均衡及其帧间、帧内相关预测的方法和装置
GB2523586A (en) Method and a device for decoding a bitstream encoded with an outer convolutional code and an inner block code
CN110710113B (zh) 序列检测器中的路径度量单元及路径度量的方法
Lee et al. New phase-locked loop design: Understanding the impact of a phase-tracking channel detector
CN102801661B (zh) 一种上行接收方法及装置
Bao et al. Iterative timing recovery with turbo decoding at very low SNRs
JP3674142B2 (ja) ディジタル情報再生装置および最尤復号装置
CN101361131A (zh) 具有提高的数据纠错能力的再现数据的方法和设备
CN101908357A (zh) 数据恢复的校正电路与方法
US9948435B2 (en) Seamless match point switching in MLSE-based modems
Arslan et al. Error event corrections using list-NPML decoding and error detection codes
JP3692644B2 (ja) 軟判定装置
Myburgh et al. A primer on equalization, decoding and non-iterative joint equalization and decoding
KR20100036271A (ko) 차별적으로 국부적으로 갱신하는 비터비 복호기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20160824

C20 Patent right or utility model deemed to be abandoned or is abandoned