CN101257314A - 维特比解码系统和维特比解码方法 - Google Patents

Abstract

本发明涉及一种维特比解码系统和维特比解码方法。解穿孔单元解穿孔该穿孔的卷积码序列，然后，将结果输出到解码执行单元。解码执行单元执行维特比解码，而且它包括具有可变基数的ACS处理单元。根据表示位于后级的报头分析单元获得的卷积码序列的穿孔度的穿孔率，基数控制单元以ACS处理单元的基数随着该穿孔率的升高而升高的方式控制ACS处理单元的基数。

Description

维特比解码系统和维特比解码方法

技术领域

本发明涉及一种用于卷积码序列的维特比解码技术，具体地说，本发明涉及一种用于穿孔(puncture)的卷积码序列的维特比解码技术。

背景技术

在数字通信领域，卷积码通常用作纠错码。图7示出一般卷积编码器300的例子。卷积编码器300产生约束长度为7，而码率为1/3的卷积码。卷积解码器300包括多个加法器310和多个延迟元件320(图7中的符号D所示的D触发器)。卷积编码器300将传输数据序列InputD编码为三个输出信号序列，Output A、Output B和Output C。尽管该卷积编码器300将Input D编码为三个输出信号序列，但是根据卷积编码器的结构，输出信号序列的数量可以不是3个。

图8示出传输数据序列Input D和输出信号Output A、Output B和Output C。对于1位输入(例如，d0)，卷积编码器300产生3位输出(例如，a0、b0和c0)。

在采用卷积码的通信系统中，发射端利用编码器将传输数据序列转换为卷积码，然后，调制获得的码序列并通过传输线发送调制波。接收端将通过传输线发送的调制波解调为码序列，例如，图8所示的Output A、Output B和Output C，然后，进一步执行解码。作为进行该解码的算法之一，维特比算法众所周知(“A 140-Mb/S，32-State，Radix-4Viterbi Decoder”，IEEE Journal of Solid-State Circuits，Vol 27，No.12，Dec.1992)。维特比算法将收到的码序列与发射端的编码器要产生的每个可能码序列(下面称为期望码序列)进行比较。因此，选择最接近收到的码序列的期望码序列，然后，解码选择的码序列，以再现原始信息序列。

维特比解码利用三个处理实现解码：计算收到的码序列与期望码序列(分支度量(branch metric))之间的差值、重复ACS(加-比较-选择)以及追溯到最终解码数据。通常，将利用汉明间距计算分支量度的判定类型称为硬判定，而将利用欧几里德间距计算分支量度的判定类型称为软判定。尽管硬判定类型比软判定类型所需的计算量少，这样可以节省能量，但是硬判定类型比软判定类型的纠错能力小。因此，对于较好性能的接收机，通常采用具有较高纠错能力的软判定类型接收机。

最近，在采用预期被广泛用作PAN(个人区域网)的MB-OFDM(多频带-正交频分复用)的UWB(超宽频带)通信系统中，要求大吞吐量和高纠错能力，同时要求低传输功率。此外，由于假定对于这种通信系统实现移动终端，所以除了高纠错能力，还要求实现低功率消耗。

第2001-28550号日本未审专利申请公开描述了一种在采用ACS处理模块的级，利用以级联方式排列的小基数，执行ACS处理的技术。与利用大基数，采用一个ACS处理模块完成ACS处理的技术相比，该技术减少了访问存储器的数量，因此，可以抑制功率消耗。此外，通过旁路一些ACS处理模块并挂起被旁路的ACS处理模块对约束长度短的码序列进行的操作，也可以抑制功率消耗。

最近，为了提高通信效率，有一种技术对利用卷积编码器获得的码序列进行穿孔(位减缩)，以在发送之前减少发送数据量。接收这种穿孔码序列的维特比解码器需要在解码之前进行解穿孔，以补足穿孔位。

图9示出对通过利用图7所示编码器300对Input D进行编码获得的码序列进行穿孔处理，以及利用维特比解码器进行解穿孔的处理的原理图。

编码器300产生约束长度为7而码率为1/3的卷积码。因此，利用1位传输数据序列Input D(例如，d0)获得3位输出(例如，a0、b0和c0)。

在图9中，黑色方块表示穿孔位。如果对3位(a0、b0和c0)执行缩减c0的穿孔处理，则输出信号Output具有2位，如图9的左侧列所示。因为由1位输入Input D获得2位输出，所以最终码率R是1/2。

在图9中，向着该表的右侧，最终码率越来越大。例如，如果最终码率R＝5/8，则Input 5位被编码为15(5×3)位，其中7位被穿孔，因此，Output是8位。

同样，如果最终码率R＝3/4，则Input 3位被编码为9位，其中5位被穿孔，因此，Output是4位。

如下对每个最终码率R的穿孔度进行比较。在最终码率R＝1/2、5/8和3/4的情况下，对于45位未穿孔码序列，分别对15位、21位和25位进行穿孔。具体地说，如果穿孔之前的码率相同(在该例中为1/3)，则随着穿孔度的升高，最终码率也升高。在下面所做的描述中，最终码率被称为实现穿孔的编码器的码率。

如图9的最下一行所示，维特比解码器中的解穿孔处理利用通常是0的补足位补足穿孔码序列中的穿孔位，从而设置该码序列回到穿孔之前的状态。此后，维特比解码器对该解穿孔的码序列进行常规维特比解码。

在对穿孔卷积码序列进行维特比解码时，因为解穿孔处理补足的补足位是“0”，而在ACS处理中实际用于进行似然性计算的位是非“0”数据，所以似然性计算的可靠性低。似然性计算的可靠性取决于ACS处理中的基数值。作为例子，下面将说明图9所示最终码率R＝3/4的情况。

首先研究ACS处理的基数为2的情况。在时间t0，3位“a0”、“b0”和解穿孔插入的补足位“0”用于似然性计算。在接着的时间t1，使用两个补足位“0”和一位“c1”。因为在时间t0的情况下，只有一个补足位和两个实际可用位(“a0”和“b0”)，所以与有两个补足位而仅有一个实际可用位(“c1”)的时间t1的情况相比，似然性计算的可靠性高。因此，该似然性计算的可靠性不稳定，这样降低了维特比解码的纠错能力。

另一方面，如果该ACS处理的基数为4，则在时间t0，不执行似然性计算，而在时间t1执行似然性计算，因此，可以使用3位“a0”、“b0”和“c1”。因此，似然性计算的可靠性高，所以与基数为2的情况相比，这种情况下的纠错能力也高。

图10示出在维特比解码器中的ACS处理的基数为2和4，对码率为3/4而约束长度为7的穿孔卷积码序列进行维特比解码中的BER(误码率)模拟结果，BER是误差位与总发送位数之比。在图10中，水平轴表示作为载波功率与噪声功率之比的CNR(载波噪声比)，而垂直轴表示BER。与该基数为2时相比，在该基数为4时，误码率BER小，因此，纠错能力高。

因此，随着基数的增大，对穿孔卷积码序列进行维特比解码的ACS处理中的似然性计算的可靠性升高。因此，通过提高基数的值，可以增强可靠性。

如上所述，第2001-28550号日本未审专利申请公开描述的技术通过将ACS处理划分为多个级来减少访问存储器的次数从而减小功率消耗。然而，在对穿孔卷积码序列进行解码的该技术的专利申请中，仅为了实现较高的纠错能力而增加ACS处理中的基数总数(每个处理级中的基数的总数)将因为假信号脉冲的传播而降低减少功率消耗的效果。

由于构成电路的“与”/“或”门等的切换导致假信号脉冲的传播，而且随着组合电路的路径的增长，假信号脉冲的传播也增多。因为之后ACS处理的基数的增大增加了算术位数，因此延长了组合电路的路径，很可能发生假信号脉冲传播，而且功率消耗升高。特别是，在纠错能力强的软判定维特比解码器中，因为假信号脉冲传播导致功率消耗增加处于主导地位，所以降低了因为减少访问存储器抑制功率消耗的作用。考虑到在因为假信号脉冲的传播导致功率消耗升高与改善维特比解码器中的纠错能力之间进行折衷选择，实现有效解码的关键是控制ACS处理中的基数。

发明内容

根据本发明实施例，提供了一种解码方法，该解码方法包括根据要解码的数据的穿孔率改变ACS处理的基数。

在控制ACS处理的基数的过程中，本发明的技术使得能够有效解码穿孔的卷积码序列。

附图说明

根据下面结合附图对特定优选实施例所做的描述，本发明的上述以及其他目的、优点和特征更加显而易见，其中：

图1是示出根据本发明实施例的接收机的方框图；

图2是示出图1所示接收机中的数字信号处理单元的示意图；

图3是示出RF信号的帧结构的例子的示意图；

图4是详细示出图2所示数字信号处理单元中的解码执行单元的示意图；

图5是示出图4所示的解码执行单元中的基数控制单元的处理流程的流程图；

图6是示出根据本发明另一实施例的基数控制单元的处理流程的动态流程图；

图7是示出卷积编码器的例子的示意图；

图8是示出图7所示的编码器获得的卷积码序列的示意图；

图9是用于描述穿孔和解穿孔的示意图；

图10是示出在解码穿孔的卷积码序列时ACS处理的基数与误码率之间关系的示意图。

具体实施方式

现在，将参考说明性实施例描述本发明。本技术领域内的技术人员明白，利用本发明讲述的内容，可以实现许多变换实施例，而且本发明并不局限于为了说明问题描述的实施例。

下面将参考附图说明本发明实施例。

图1示出根据本发明实施例的接收机100。接收机100将本发明的维特比解码技术应用于MB-OFDM通信系统的接收端。接收机100包括：天线110，用于获取通信信号(RF信号)；RF处理单元120，通过直接进行转换，将通过天线110获取的RF信号转换为复合基带信号，以获得I轴信号和Q轴信号；A/D转换器ADC 134和ADC 138，用于将I轴信号和Q轴信号转换为数字信号；数字信号处理单元200，用于处理该数字信号；以及多频带控制单元150。接收机100还包括AGC140，用于控制包括在RF处理单元120内的VGA(可变增益放大器)的增益，但是未示出。

该RF处理单元120与MB-OFDM通信系统的接收机内采用的通用RF处理单元相同，因此，在此不做详细说明。

AGC 140接收ADC 134和ADC 138的输出，并控制RF处理单元120内的VGA的增益，从而有效利用A/D转换器的动态范围。

在MB-OFDM通信系统中，利用多频带跳频发送信号。因此，信号跳频之后，多频带控制单元150将处理次序信号输出到接收机100内的功能块，而且控制它们的处理时间。

图2示出数字信号处理单元200。数字信号处理单元200包括：载波检测处理单元210、前级处理单元220、软判定解调单元230、解穿孔单元240、解码执行单元250以及在后级处理单元290。在描述数字信号处理单元200的功能块之前，下面将描述RF信号的帧结构。

图3是示出该实施例的接收机100收到的RF信号的帧结构的图形图。如图3所示，RF信号的帧由前同步码1、前同步码2、报头和有效荷载构成。

前同步码1用于进行同步处理，例如，数字信号处理单元200的载波检测处理单元210内的帧同步、码元同步、跳频同步以及频率同步。前同步码2用于在前级处理单元220内实现各种校正。

报头包括诸如有效荷载长度、传输速率以及调制方法的解调参数以及诸如约束长度和码率R的纠错编码(解码)参数。

参考图2，载波检测处理单元210对复合基带信号进行载波检测处理，然后，从该帧检测前同步码1。在载波检测处理确定的时间，载波检测处理单元210指示多频带控制单元150进行跳频。在上述同步处理中，载波检测处理单元210还利用AFC(自动频率控制)处理对发射机与接收机之间的频率误差进行校正。

通过根据载波检测处理单元210的指示对包括在RF处理单元120内的本机振荡器(未示出)的振荡频率进行控制，多频带控制单元150控制跳频。此外，多频带控制单元150将处理时序信号Ta、Tb、Tc和Td分别输出到前级处理单元220、软判定解调单元230、解穿孔单元240以及解码执行单元250，以控制其处理时序。

前级处理单元220执行离散傅里叶变换，其用于将时域序列变换为等效频域序列；利用均衡器进行均衡处理，对传输路径进行特性校正；校正载波检测处理单元210没有消除的相位失真或者残留频率误差。

然后，将前级处理单元220处理的数据输入到软判定解调单元230。软判定解调单元230利用软判定解调该输入数据，以获得软判定解调数据，然后，将它输出到解穿孔单元240。输出到解穿孔单元240的数据是卷积码序列，该卷积码序列由图3所示帧内的报头和有效荷载构成。

软判定解调单元230获得的软判定解调数据对应于图9所示的Output，其位宽度是处于软判定级的位数。因为图9所示的Output是穿孔卷积码序列的例子，如果发送的卷积码序列没有被穿孔，则软判定解调单元230获得的软判定解调数据对应于图9的第二行所示的未穿孔码序列。通常，在该穿孔的卷积码序列中，有效荷载部分被穿孔，而报头部分没有被穿孔。

在后级处理单元290内的报头分析单元295对解穿孔单元240是否对该输入数据进行解穿孔进行控制。下面在描述在后级处理单元290的过程中，将详细说明报头分析单元295执行的控制。在此假定解穿孔单元240不对软判定解调单元230输出的软判定解调数据的报头进行解穿孔处理，而将它原样输出到解码执行单元250。

解码执行单元250对解穿孔单元240输出的报头进行维特比解码(错误校正)，然后，将解码数据输出到在后级处理单元290。下面将详细说明解码执行单元250。

在后级处理单元290执行处理，例如，解扰、为了改善接收特性而进行Reed-Solomon码解码以及对该解码数据进行检错的HCS(报头检验序列)。如果检测到错误，则丢弃该帧。这些处理与公知的维特比解码装置中的等效处理相同，因此，在此不做详细说明。

在后级处理单元290包括报头分析单元295。报头分析单元295对该解码的报头进行分析，以提取软判定解调单元230、解穿孔单元240以及解码执行单元250对该报头之后的有效荷载进行处理所需的参数，然后，将该参数输出到相关处理单元，或者将基于该参数的指示送到相关处理单元。

具体地说，根据通过分析报头获得的解调参数，例如，有效荷载的长度、传输速率以及调制方法，报头分析单元295将有效荷载的解调方法通知软判定解调单元230。

此外，报头分析单元295将通过分析报头获得的纠错参数，例如，约束长度和码率R输出到解码执行单元250。报头分析单元295还根据码率R确定该有效荷载是否被穿孔，而且如果它被穿孔，则将该码率R作为解穿孔指示输出到解穿孔单元240，以便执行解穿孔。如上所述，对于穿孔卷积码序列，可以利用码率R表示使码序列穿孔的穿孔度(穿孔率)。因此，报头分析单元295还用作穿孔率获取单元。

来自多频带控制单元150的处理时序信号Tc控制解穿孔单元240的处理时序。根据是否存在来自报头分析单元295的解穿孔指示，控制是否进行解穿孔。

如果在处理有效荷载的时间，解穿孔单元240没有从报头分析单元295收到解穿孔指示，则它将该有效荷载原样输出到解码执行单元250。相反，如果解穿孔单元240收到解穿孔指示，则对该有效荷载执行解穿孔处理，然后，将该结果输出到解码执行单元250。

解穿孔单元240执行的解穿孔处理将补足位插入对应于图9所示Output的软判定解调数据中。从而，补足该穿孔有效荷载，如图9的最下行所示。根据收发信机和接收机内的码率R，根据技术规范等预定表示穿孔哪个位的穿孔方式。因此，解穿孔单元240根据码率R指定的穿孔方式插入补足位。

图4示出解码执行单元250的详细结构。解码执行单元250包括分支量度计算单元254a和254b、阈值确定归一化指示单元264、ACS处理单元262、用于控制ACS处理单元262的基数的基数控制单元280、路径量度存储单元266、最大似然状态确定单元268、保全路径存储器274、回扫控制单元272以及LIFO(后进先出存储器)276。

ACS处理单元262包括多个级联级的ACS处理模块，在该例中，它们是两个级联级的ACS处理模块262a和262b。基数控制单元280对ACS处理模块262b是否工作进行控制。例如，ACS处理模块262a和262b的基数是2。

利用解穿孔单元240输出的数据，分支量度计算单元254a和254b计算分支量度。分支量度计算单元254a的计算结果被输出到ACS处理模块262a，而分支量度计算单元254b的计算结果被输出到ACS处理模块262b。基数控制单元280还对分支量度计算单元254b是否工作进行控制。

利用分支量度计算单元254a和路径量度存储单元266分别输出的分支量度和路径量度，ACS处理模块262a执行ACS处理，从而计算路径量度。在ACS处理模块262b工作时，ACS处理模块262a计算的路径量度被输出到ACS处理模块262b，以便ACS处理模块262b进一步计算路径量度。在这种情况下，ACS处理单元262的基数是这两个处理模块的基数的和，即，它是4，而ACS处理单元262获得的路径量度就是从ACS处理模块262b输出的路径量度。

相反，在ACS处理模块262b不工作时，ACS处理单元262获得的路径量度是从ACS处理模块262a输出的路径量度。

将ACS处理单元262获得的路径量度和保全路径分别输出到路径量度存储单元266和保全路径存储器274。阈值确定归一化指示单元264将归一化指示送到路径量度存储单元266。作为对此的响应，路径量度存储单元266归一化该路径量度并存储该结果。

通过根据最大似然状态下的保全路径进行回扫处理和LIFO处理，路径量度存储单元266、最大似然状态确定单元268、回扫控制单元272、保全路径存储器274以及LIFO 276获得解码数据。

在该实施例中，除了基数控制单元280控制ACS处理单元262的基数外，解码执行单元250以和公知维特比解码装置相同的方式工作，因此，利用基数控制单元280的控制，可以改变ACS处理单元262的基数。因此，在此不做详细说明，下面将说明上述操作。

通过两个“与”门252和260，基数控制单元280控制ACS处理单元262的基数。具体地说，在ACS处理单元的基数是4时，基数控制单元280将高电平输出到这两个“与”门。从而，将来自解穿孔单元240的数据输入到分支量度计算单元254b，以使分支量度计算单元254b工作。此外，ACS处理模块262a的输出被输入到ACS处理模块262b，以使ACS处理模块262b工作。

相反，在ACS处理单元262的基数是2时，基数控制单元280将低电平输出到这两个“与”门。因此，屏蔽输入到分支量度计算单元254b和ACS处理模块262b的数据，以使分支量度计算单元254b和ACS处理模块262b停止工作。

根据解穿孔单元240输出的数据的穿孔度，基数控制单元280控制ACS处理单元262的基数。从解穿孔单元240输出到解码执行单元250的数据被识别为3种类型：未穿孔报头、未穿孔有效荷载和穿孔有效荷载。

如上所述，仅在解穿孔单元240从报头分析单元295收到解穿孔指示时，解穿孔单元240才执行解穿孔处理。在解穿孔单元240从报头分析单元295收到解穿孔指示时，它执行解穿孔处理，然后，将包括在解穿孔指示中的码率R传送到基数控制单元280。

在基数控制单元280没有从解穿孔单元240收到码率R时，即，在解码执行单元250要处理的数据是报头或者未穿孔有效荷载时，根据系统设计，它将ACS处理单元262的基数设置为2或者4。为了节省功率，优选地将ACS处理单元262的基数控制得较小，在该例中，它是2。

在基数控制单元280从解穿孔单元240收到码率R时，即，在解码执行单元250处理的数据是穿孔有效荷载时，根据码率R表示的穿孔率，设置ACS处理单元262的基数。具体地说，随着穿孔率升高，基数控制单元280将ACS处理单元262的基数也设置得越高。例如，如果该穿孔率等于或者大于规定阈值，例如，5/8，则基数控制单元280将ACS处理单元262的基数设置为4，而且如果该穿孔率小于该规定阈值，则它将ACS处理单元262的基数设置为2。

图5是示出基数控制单元280的处理流程的流程图。在基数控制单元280没有从解穿孔单元240收到码率R时，即，在解码执行单元250要处理的数据是未穿孔码序列(在S10是“否”)时，基数控制单元280以将ACS处理单元262的基数设置为2的方式进行控制(S40)。相反，在基数控制单元280从解穿孔单元240收到码率R时，即，在解码执行单元250处理的数据是穿孔有效荷载(在S10是“是”)时，基数控制单元280根据该码率R进行控制。具体地说，如果码率R低于规定阈值，则基数控制单元280以将ACS处理单元262的基数设置为2的方式进行控制(在S20、S40是“否”)。如果该码率R等于或者大于规定阈值，则基数控制单元280以将ACS处理单元262的基数设置为4的方式进行控制(在S20、S30是“是”)。

如上所述，在该实施例的接收机100内，解码执行单元250的基数控制单元280根据卷积码序列的穿孔率控制ACS处理单元262的基数，以使ACS处理单元262的基数随着穿孔率的升高而升高。这样，在码序列具有即使ASC处理的基数小，仍实现高纠错能力的低穿孔率时，可以抑制系统功率消耗。这样，在码序列具有高穿孔率时，也可以实现高纠错能力。因此，即使在功率消耗与纠错能力之间进行折衷选择，也可以实现有效解码。

尽管上面描述了本发明实施例，但是本发明并不局限于上述实施例，而且在不脱离本发明范围的情况下，可以进行各种变更和修改。本技术领域内的技术人员明白，所有这些变更和修改均包括在本发明的范围内。

例如，为了简化说明本发明的技术，在上述实施例的接收机100内，ACS处理单元262包括两个级联级的基数为2的ACS处理模块，而基数控制单元280控制ACS处理单元262的基数，以在2和4之间切换。然而，ACS处理单元的处理模块的级数和每个处理模块的基数并不局限于上述例子。

此外，只要该基数随着穿孔率的升高而升高，不必像上面描述的基数控制单元的控制那样，根据与阈值的比较，控制ACS处理的基数。例如，该基数控制单元可以包括使码率R与基数相关的表，而且以使基数是与该码率R相关的值的方式控制ACS处理单元的基数。图6是示出该例子中的基数例子的流程图。例如，该表可以包括下面的码率R和基数：“R：1/3，基数：2”、“R：1/2，基数：2”、“R：5/8，基数：4”以及“R：3/4，基数：8”。

还是在这种情况下，与ACS处理单元262几乎相同，对于未穿孔码序列，基数控制单元将基数控制为2(在S50、S70是“否”)。对于穿孔码序列，参考该表，而且在码率R分别为1/3、1/2、5/8或者3/4时，将基数控制为2、2、4或者8(在S50、S60至S90是“是”)。

可以将该表存储在该基数控制单元可以参考的寄存器内，以便能够外部地编辑该表。

显然，本发明并不局限于上述实施例，而且在不脱离本发明实质范围的情况下，可以对本发明进行修改和变更。

Claims (12)

1.一种解码方法，包括：

根据要解码的数据的穿孔率，改变ACS处理的基数。

2.根据权利要求1所述的解码方法，进一步包括：

响应于所述穿孔率，增大所述基数的值。

3.根据权利要求1所述的解码方法，进一步包括：

在所述穿孔率大于预定阈值时，增大所述基数。

4.根据权利要求1所述的解码方法，其中，

所述基数的值是2、4或者8。

5.一种解码装置，包括：

ACS处理单元，其具有多个ACS处理模块，每个所述处理模块都执行ACS处理；

解穿孔单元，其接收穿孔数据，并输出所述穿孔数据的穿孔率；以及

控制单元，其根据所述穿孔率，确定用于在所述ACS处理单元内解码的所述ACS处理模块的数目。

6.根据权利要求5所述的解码装置，其中，

所述ACS处理单元包括级联的ACS处理模块。

7.根据权利要求5所述的解码装置，其中，

在所述收到的穿孔率大于预定阈值时，所述控制单元增加用于解码的所述ACS模块的数目。

8.根据权利要求5所述的解码装置，其中，

响应于所述穿孔率，所述控制单元增加用于解码的所述ACS模块的数目。

9.根据权利要求5所述的解码装置，进一步包括：

报头分析单元，用于分析与要解码的所述数据相关的报头，根据所述报头获得所述穿孔率，以及将所获得的穿孔率输出到所述解穿孔单元，其中，

所述解穿孔单元将从所述报头分析单元接收到的所述穿孔率输出到所述控制单元。

10.根据权利要求5所述的解码装置，进一步包括：

第一分支量度计算单元，其根据从所述解穿孔单元输出的解穿孔数据计算分支量度；以及

第二分支量度计算单元，其根据所述解穿孔数据和从所述控制单元输出的信号计算分支量度，当所述控制单元增大用于解码的所述ACS模块的数目时，输出所述信号。

11.根据权利要求10所述的解码装置，进一步包括：

“与”门，其根据所述信号和所述解穿孔数据工作。

12.根据权利要求5所述的解码装置，进一步包括：

“与”门，其根据从所述控制电路输出的第一信号和从所述ACS处理单元输出的第二信号工作，在所述控制单元增加用于解码的所述ACS模块的数目时输出所述第一信号。

Images