JPH07202957A - デジタル信号プロセッサ - Google Patents
デジタル信号プロセッサInfo
- Publication number
- JPH07202957A JPH07202957A JP6281688A JP28168894A JPH07202957A JP H07202957 A JPH07202957 A JP H07202957A JP 6281688 A JP6281688 A JP 6281688A JP 28168894 A JP28168894 A JP 28168894A JP H07202957 A JPH07202957 A JP H07202957A
- Authority
- JP
- Japan
- Prior art keywords
- distance
- unit
- branch
- euclidean
- distance criterion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000004364 calculation method Methods 0.000 claims abstract description 3
- 238000007476 Maximum Likelihood Methods 0.000 abstract description 4
- 238000005259 measurement Methods 0.000 abstract description 4
- 238000012937 correction Methods 0.000 abstract description 3
- 230000007704 transition Effects 0.000 description 21
- 230000006978 adaptation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6569—Implementation on processors, e.g. DSPs, or software implementations
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Algebra (AREA)
- Pure & Applied Mathematics (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
Abstract
(57)【要約】
【目的】 速くて効率的な信号処理を提供する。
【構成】 埋め込み式ビタビコプロセッサ（13）を有す
る信号プロセッサ(11)を開示する。そこに設けられたビ
タビ分岐距離規準ユニット(15)は、ＭＬＳＥあるいは畳
込み動作のために、ユークリッド距離あるいはマンハッ
タン距離のいずれかを算出する埋め込み式距離規準ユニ
ット(25, 27, 29)を有する。
る信号プロセッサ(11)を開示する。そこに設けられたビ
タビ分岐距離規準ユニット(15)は、ＭＬＳＥあるいは畳
込み動作のために、ユークリッド距離あるいはマンハッ
タン距離のいずれかを算出する埋め込み式距離規準ユニ
ット(25, 27, 29)を有する。
Description
【０００１】
【産業上の利用分野】本発明はデジタル信号プロセッサ
一般に関するものである。
一般に関するものである。
【０００２】
【従来の技術】移動ディジタルセルラー電話のような移
動通信装置は、受信および送信されたディジタル信号を
処理したりフィルタで選別するディジタル信号プロセッ
サを使用する。そこでは誤差を補正し、あるいは入力さ
れた信号を復号するビタビ処理を実行するように、しば
しば分離したチップが設けられている。
動通信装置は、受信および送信されたディジタル信号を
処理したりフィルタで選別するディジタル信号プロセッ
サを使用する。そこでは誤差を補正し、あるいは入力さ
れた信号を復号するビタビ処理を実行するように、しば
しば分離したチップが設けられている。
【０００３】ビタビ(Viterbi) 処理は順方向誤差補正を
提供する最尤復号処理である。ビタビ処理は、ビットス
トリーム系列符号化信号、または相互符号干渉やノイズ
により改悪された信号を復号するのに使用される。ビッ
トストリームは、種々の媒体を介しての電気通信システ
ム転送における符号化情報を表すもので、ビットの各組
は一つの符号例を示している。復号処理において、ビタ
ビアルゴリズムは、各記号インスタント（瞬時タイミン
グ）において起こり得る一連のビット系列へ戻って作業
を行い、送信された可能性が最も高いのはどのビット系
列であるかを決定する。一つの記号インスタントにおけ
るビット状態から、それに続くインスタントのビットま
でに起こり得る遷移には限界がある。ある状態から次の
状態までに可能な遷移は各々グラフでトレリス状に示さ
れ、これは分岐として定義される。そして、一連の相互
接続された分岐はパスとして定義される。ここで各状態
は、ビットストリームにおいて次のビットを受け取り次
第、限られた数しかない次の状態へと遷移する。このよ
うに、符号処理の間にいくつかのパスは残存し、その他
のパスは残らない。ここで、許容性を有さないような遷
移を除去することにより、残存し得る可能性が最も高い
パスを決定して計算効率を達成する。一般的にビタビ処
理は、各分岐に関連した分岐の距離規準を定義してその
距離を算出し、この分岐距離を用いてどのパスが残存す
るか、どのパスが残らないかを決定する。
提供する最尤復号処理である。ビタビ処理は、ビットス
トリーム系列符号化信号、または相互符号干渉やノイズ
により改悪された信号を復号するのに使用される。ビッ
トストリームは、種々の媒体を介しての電気通信システ
ム転送における符号化情報を表すもので、ビットの各組
は一つの符号例を示している。復号処理において、ビタ
ビアルゴリズムは、各記号インスタント（瞬時タイミン
グ）において起こり得る一連のビット系列へ戻って作業
を行い、送信された可能性が最も高いのはどのビット系
列であるかを決定する。一つの記号インスタントにおけ
るビット状態から、それに続くインスタントのビットま
でに起こり得る遷移には限界がある。ある状態から次の
状態までに可能な遷移は各々グラフでトレリス状に示さ
れ、これは分岐として定義される。そして、一連の相互
接続された分岐はパスとして定義される。ここで各状態
は、ビットストリームにおいて次のビットを受け取り次
第、限られた数しかない次の状態へと遷移する。このよ
うに、符号処理の間にいくつかのパスは残存し、その他
のパスは残らない。ここで、許容性を有さないような遷
移を除去することにより、残存し得る可能性が最も高い
パスを決定して計算効率を達成する。一般的にビタビ処
理は、各分岐に関連した分岐の距離規準を定義してその
距離を算出し、この分岐距離を用いてどのパスが残存す
るか、どのパスが残らないかを決定する。
【０００４】概してビタビ処理は、ディジタル処理チッ
プから分離したチップ上で実行され、通常、このチップ
によって実行されるソフトウェアで履行される。受信し
た信号はまず復号のためにビタビプロセッサへの経路が
定められる。そして復号化信号はその先の処理のために
ディジタル信号プロセッサへの経路が定められる。
プから分離したチップ上で実行され、通常、このチップ
によって実行されるソフトウェアで履行される。受信し
た信号はまず復号のためにビタビプロセッサへの経路が
定められる。そして復号化信号はその先の処理のために
ディジタル信号プロセッサへの経路が定められる。
【０００５】なお、本願は現在出願中である下記に示す
同時係属出願と係わり、それら出願の開示内容をここで
参照するものである。出願番号０８／１５３，３３４、
発明の名称「現在の状態・次の状態記録の有効利用」、
１９９３年１１月１６日出願、出願人Ｄ．Ｂｌａｋｅ
ｒ， Ｍ．Ｄｉａｍｏｎｄｓｔｅｉｎ， Ｇ．Ｅｌｌａ
ｒｄ， Ｍ．Ｍｏｂｉｎ， Ｈ．Ｓａｍ， Ｍ．Ｔｈｉ
ｅｒｂａｃｈ、出願人整理番号Ｂｌａｋｅｒ３−２−３
−３−４−１０。出願番号０８／１５２，５３１、発明
の名称「可変長トレースバック」、１９９３年１１月１
６日出願、出願人Ｄ．Ｂｌａｋｅｒ， Ｇ．Ｅｌｌａｒ
ｄ， Ｍ．Ｍｏｂｉｎ、出願人整理番号Ｂｌａｋｅｒ４
−４−４。出願番号０８／１５３，３３３、発明の名称
「電力および時間節約型初期トレースバック」、１９９
３年１１月１６日出願、出願人Ｄ．Ｂｌａｋｅｒ，
Ｇ．Ｅｌｌａｒｄ， Ｍ．Ｍｏｂｉｎ、出願人整理番号
Ｂｌａｋｅｒ６−６−６。出願番号０８／１５２，８０
５、発明の名称「最小コストのインデックスレジスタを
備えたディジタル受信機」、１９９３年１１月１６日出
願、出願人Ｄ．Ｂｌａｋｅｒ， Ｇ．Ｅｌｌａｒｄ，
Ｍ．Ｍｏｂｉｎ， Ｈ．Ｓａｍ、出願人整理番号Ｂｌａ
ｋｅｒ２−２−２−３。出願番号０８／１５３，４０
５、発明の名称「ディジタルプロセッサおよび共有メモ
リを有するビタビデコーダー」、１９９３年１１月１６
日出願、出願人Ｍ．Ｄｉａｍｏｎｄｓｔｅｉｎ， Ｈ．
Ｓａｍ， Ｍ．Ｔｈｉｅｒｂａｃｈ、出願人整理番号Ｄ
ｉａｍｏｎｄｓｔｅｉｎ１−２−８。出願番号０８／１
５３，３９１、発明の名称「ディジタル信号プロセッ
サ」、１９９３年１１月１６日出願、出願人Ｄ．Ｂｌａ
ｋｅｒ， Ｇ．Ｅｌｌａｒｄ，Ｍ．Ｍｏｂｉｎ、出願人
整理番号Ｂｌａｋｅｒ１−１−１。
同時係属出願と係わり、それら出願の開示内容をここで
参照するものである。出願番号０８／１５３，３３４、
発明の名称「現在の状態・次の状態記録の有効利用」、
１９９３年１１月１６日出願、出願人Ｄ．Ｂｌａｋｅ
ｒ， Ｍ．Ｄｉａｍｏｎｄｓｔｅｉｎ， Ｇ．Ｅｌｌａ
ｒｄ， Ｍ．Ｍｏｂｉｎ， Ｈ．Ｓａｍ， Ｍ．Ｔｈｉ
ｅｒｂａｃｈ、出願人整理番号Ｂｌａｋｅｒ３−２−３
−３−４−１０。出願番号０８／１５２，５３１、発明
の名称「可変長トレースバック」、１９９３年１１月１
６日出願、出願人Ｄ．Ｂｌａｋｅｒ， Ｇ．Ｅｌｌａｒ
ｄ， Ｍ．Ｍｏｂｉｎ、出願人整理番号Ｂｌａｋｅｒ４
−４−４。出願番号０８／１５３，３３３、発明の名称
「電力および時間節約型初期トレースバック」、１９９
３年１１月１６日出願、出願人Ｄ．Ｂｌａｋｅｒ，
Ｇ．Ｅｌｌａｒｄ， Ｍ．Ｍｏｂｉｎ、出願人整理番号
Ｂｌａｋｅｒ６−６−６。出願番号０８／１５２，８０
５、発明の名称「最小コストのインデックスレジスタを
備えたディジタル受信機」、１９９３年１１月１６日出
願、出願人Ｄ．Ｂｌａｋｅｒ， Ｇ．Ｅｌｌａｒｄ，
Ｍ．Ｍｏｂｉｎ， Ｈ．Ｓａｍ、出願人整理番号Ｂｌａ
ｋｅｒ２−２−２−３。出願番号０８／１５３，４０
５、発明の名称「ディジタルプロセッサおよび共有メモ
リを有するビタビデコーダー」、１９９３年１１月１６
日出願、出願人Ｍ．Ｄｉａｍｏｎｄｓｔｅｉｎ， Ｈ．
Ｓａｍ， Ｍ．Ｔｈｉｅｒｂａｃｈ、出願人整理番号Ｄ
ｉａｍｏｎｄｓｔｅｉｎ１−２−８。出願番号０８／１
５３，３９１、発明の名称「ディジタル信号プロセッ
サ」、１９９３年１１月１６日出願、出願人Ｄ．Ｂｌａ
ｋｅｒ， Ｇ．Ｅｌｌａｒｄ，Ｍ．Ｍｏｂｉｎ、出願人
整理番号Ｂｌａｋｅｒ１−１−１。
【０００６】
【発明が解決しようとする課題】しかしながら、移動通
信装置が急激に増加するにつれ、受信した信号をより速
く、より効率的に処理することが求められている。
信装置が急激に増加するにつれ、受信した信号をより速
く、より効率的に処理することが求められている。
【０００７】
【発明を解決するための手段】本発明は、速くて効率的
な信号処理を提供するためになされたものであり、説明
に役立つ一実施例においては、コアプロセッサユニット
を有するディジタル信号プロセッサと、ビタビ復号機能
を履行する埋め込み式コプロセッサとからなる。このコ
プロセッサはビタビトレリスの分岐距離を決定する分岐
距離規準ユニットを有し、コアプロセッサユニットの制
御下で動作し、コアユニットにより与えられる指示に従
って分岐距離を決定する。
な信号処理を提供するためになされたものであり、説明
に役立つ一実施例においては、コアプロセッサユニット
を有するディジタル信号プロセッサと、ビタビ復号機能
を履行する埋め込み式コプロセッサとからなる。このコ
プロセッサはビタビトレリスの分岐距離を決定する分岐
距離規準ユニットを有し、コアプロセッサユニットの制
御下で動作し、コアユニットにより与えられる指示に従
って分岐距離を決定する。
【０００８】
【実施例】復号器で受信される一連の実質的、あるいは
複雑な二進データからビタビ処理を取り扱う復号データ
において、復号器は送信される可能性が最も高い一連の
データを再構築する。ここで復号器は、可能な状態の組
み合わせをすべて考慮し、可能な状態遷移のすべての信
号の推定を示し、それを受信したデータと比較してどれ
が最も送信された可能性が高いビット系列であるかを決
定する。それゆえ、復号器が出発点を有するような符号
器の初期状態が識別される。また、復号器が終了点を有
するような符号器の最終状態も識別される。復号器は一
連の二進データを受信する可能性が最も高い一連の状態
遷移を決定する。上記状態の各々は記号インスタントを
表す。各記号インスタントには、０〜２C-1-１の範囲に
及ぶたくさんの状態があり、ここでＣは制限長である。
一般的なＣの範囲は２〜７である。これら２C-1 状態は
個別状態と呼ばれる。また、限られた数の遷移もあり得
る。各記号インスタントにおいて、起こり得る遷移の各
々について蓄積されたコストが計算される。それによ
り、極値（すなわち、最小値または最大値）コストを有
するトレリスパスが決定される。
複雑な二進データからビタビ処理を取り扱う復号データ
において、復号器は送信される可能性が最も高い一連の
データを再構築する。ここで復号器は、可能な状態の組
み合わせをすべて考慮し、可能な状態遷移のすべての信
号の推定を示し、それを受信したデータと比較してどれ
が最も送信された可能性が高いビット系列であるかを決
定する。それゆえ、復号器が出発点を有するような符号
器の初期状態が識別される。また、復号器が終了点を有
するような符号器の最終状態も識別される。復号器は一
連の二進データを受信する可能性が最も高い一連の状態
遷移を決定する。上記状態の各々は記号インスタントを
表す。各記号インスタントには、０〜２C-1-１の範囲に
及ぶたくさんの状態があり、ここでＣは制限長である。
一般的なＣの範囲は２〜７である。これら２C-1 状態は
個別状態と呼ばれる。また、限られた数の遷移もあり得
る。各記号インスタントにおいて、起こり得る遷移の各
々について蓄積されたコストが計算される。それによ
り、極値（すなわち、最小値または最大値）コストを有
するトレリスパスが決定される。
【０００９】各記号インスタントにおいて、各個別状態
は続けて起こり得る限られた数の個別状態にのみ進むこ
とができる。なお、あとに続く個別状態の各々は、それ
に対する遷移発生の源である以前の個別状態を限られた
数だけ有している。すべての考え得る状態からそのあと
に続く個別状態までの遷移の可能性について、各々分岐
距離が各記号インスタントにおいて算出される。分岐距
離を算出する様々な方法が本技術分野においては知られ
ており、以下にその詳細を説明する。与えられた次の個
別状態に遷移するすべての分岐について、その分岐距離
が算出され、それぞれがその源を発する個別状態の蓄積
コストに加算され、どれもが起こり得る二つ以上の蓄積
コスト総計に帰着する。そして、様々な起こり得る蓄積
コスト総計の比較がなされる。本発明の一実施例におい
ては、より少ないコスト総計があとに続く状態蓄積コス
トとして選択される。与えられた次の個別状態が発生す
る源として考え得る二つの個別状態からの遷移の内で、
より少ない方の総計に対応する遷移がより可能性の高い
方の遷移である。より可能性の高い遷移の源となる個別
状態は、与えられた次の個別状態へ向かう分岐の残存す
る源として蓄えられる。そして、より少ない方の総計は
あとに続く個別状態の蓄積コストであり、その蓄積コス
トがその個別状態のために入れ替わる。この処理はあと
に続く個別状態の各々について繰り返され、または、ビ
ットストリームにおけるすべての符号が復号されるまで
各記号インスタントにおいて繰り返される。
は続けて起こり得る限られた数の個別状態にのみ進むこ
とができる。なお、あとに続く個別状態の各々は、それ
に対する遷移発生の源である以前の個別状態を限られた
数だけ有している。すべての考え得る状態からそのあと
に続く個別状態までの遷移の可能性について、各々分岐
距離が各記号インスタントにおいて算出される。分岐距
離を算出する様々な方法が本技術分野においては知られ
ており、以下にその詳細を説明する。与えられた次の個
別状態に遷移するすべての分岐について、その分岐距離
が算出され、それぞれがその源を発する個別状態の蓄積
コストに加算され、どれもが起こり得る二つ以上の蓄積
コスト総計に帰着する。そして、様々な起こり得る蓄積
コスト総計の比較がなされる。本発明の一実施例におい
ては、より少ないコスト総計があとに続く状態蓄積コス
トとして選択される。与えられた次の個別状態が発生す
る源として考え得る二つの個別状態からの遷移の内で、
より少ない方の総計に対応する遷移がより可能性の高い
方の遷移である。より可能性の高い遷移の源となる個別
状態は、与えられた次の個別状態へ向かう分岐の残存す
る源として蓄えられる。そして、より少ない方の総計は
あとに続く個別状態の蓄積コストであり、その蓄積コス
トがその個別状態のために入れ替わる。この処理はあと
に続く個別状態の各々について繰り返され、または、ビ
ットストリームにおけるすべての符号が復号されるまで
各記号インスタントにおいて繰り返される。
【００１０】図１は埋め込み式の誤差補正コプロセッサ
（ＥＣＣＰ）１３とＤＳＰコア３２とを有するディジタ
ル信号プロセッサ１１の図である。ＤＳＰコア３２は、
ＥＣＣＰ１３の適度な制限長および分岐距離タイプ（ユ
ークリッド、またはマンハッタン）等の動作パラメータ
を設定する。またコア３２は、ＥＣＣＰ１３のビタビ復
号機能を初期化する。
（ＥＣＣＰ）１３とＤＳＰコア３２とを有するディジタ
ル信号プロセッサ１１の図である。ＤＳＰコア３２は、
ＥＣＣＰ１３の適度な制限長および分岐距離タイプ（ユ
ークリッド、またはマンハッタン）等の動作パラメータ
を設定する。またコア３２は、ＥＣＣＰ１３のビタビ復
号機能を初期化する。
【００１１】ＥＣＣＰ１３内部には更新ユニット１７、
トレースバックユニット１９および分岐距離規準ユニッ
ト１５がある。更新ユニット１７はビタビ処理の加算・
比較・選択動作を実行する。そして、記号インスタント
ごとに、２C の状態遷移があり、その２C-1 の状態遷移
が残存する。更新ユニットは加算・比較・選択動作を実
行すると共に、ＲＡＭ２３の２C-1 の蓄積コスト状態を
更新する。そして更新ユニットは、分析下にあるどの記
号インスタントにおいても各パスの蓄積コスト蓄える。
トレースバックユニット１９および分岐距離規準ユニッ
ト１５がある。更新ユニット１７はビタビ処理の加算・
比較・選択動作を実行する。そして、記号インスタント
ごとに、２C の状態遷移があり、その２C-1 の状態遷移
が残存する。更新ユニットは加算・比較・選択動作を実
行すると共に、ＲＡＭ２３の２C-1 の蓄積コスト状態を
更新する。そして更新ユニットは、分析下にあるどの記
号インスタントにおいても各パスの蓄積コスト蓄える。
【００１２】トレースバックユニット１９は開示される
実施例内のパスを、つまり２C-1 の残存パスの中で最も
小さいパス距離を各記号インスタントにおいて選択す
る。最尤系列に対応するパスの最後に残ったビットは復
号器出力に引き渡される。この最後に残ったビットの深
度は符号率においてプログラムできるものである。その
終了状態が知られているならば、トレースバック復号
は、所望の終了状態を書き込みことにより、正しいパス
の方向へ押し進められ、最小コストインデックスレジス
ターに入れられる。分岐距離規準ユニット１５は起こり
得る各遷移の分岐距離を各記号インスタントについて算
出する。
実施例内のパスを、つまり２C-1 の残存パスの中で最も
小さいパス距離を各記号インスタントにおいて選択す
る。最尤系列に対応するパスの最後に残ったビットは復
号器出力に引き渡される。この最後に残ったビットの深
度は符号率においてプログラムできるものである。その
終了状態が知られているならば、トレースバック復号
は、所望の終了状態を書き込みことにより、正しいパス
の方向へ押し進められ、最小コストインデックスレジス
ターに入れられる。分岐距離規準ユニット１５は起こり
得る各遷移の分岐距離を各記号インスタントについて算
出する。
【００１３】トレリス上の個々の分岐を比較して見積も
るために、様々な距離規準が本技術分野の当業者によっ
て提案されてきた。従来、分岐距離規準ユニットを利用
したビタビ復号器は、予め定められプログラムされた単
一の距離規準を用いてビタビ処理を実行するものであっ
たが、それに反して、本発明は様々な距離規準を利用す
ることのできる分岐距離規準ユニットを提供する。ＥＣ
ＣＰ１３は畳込み符号器により符号化された信号を解析
するために用いられる。なお、ＥＣＣＰ１３は最尤系列
推定（ＭＬＳＥ）等化を提供するために用いられてもよ
い。
るために、様々な距離規準が本技術分野の当業者によっ
て提案されてきた。従来、分岐距離規準ユニットを利用
したビタビ復号器は、予め定められプログラムされた単
一の距離規準を用いてビタビ処理を実行するものであっ
たが、それに反して、本発明は様々な距離規準を利用す
ることのできる分岐距離規準ユニットを提供する。ＥＣ
ＣＰ１３は畳込み符号器により符号化された信号を解析
するために用いられる。なお、ＥＣＣＰ１３は最尤系列
推定（ＭＬＳＥ）等化を提供するために用いられてもよ
い。
【００１４】ある適応において、ＥＣＣＰ１３はＭＬＳ
Ｅ処理を実行するよう求められるかもしれない（その他
の適応において、ＥＣＣＰ１３は、以下で論ずるよう
に、畳込み復号を実行するよう求められるかもしれな
い）。広域帯においては、低データ率適応、つまり付加
的白色ガウス雑音（ＡＷＧＮ）が主要な通信路悪化原因
であり、式（１）により与えられるユークリッド分岐距
離がＭＬＳＥ動作に適している。ＭＬＳＥ処理に適した
ユークリッド距離は ＢＭ＝（ＺI −ＥI ）2 ＋（ＺQ −ＥQ ）2 （１） により与えられる。ここで、ＢＭ＝分岐距離 ＺI ＝受信した同相の信号成分 ＺQ ＝受信した直角位相の信号成分 ＥI ＝各状態遷移についての推定化受信同相成分 ＥQ ＝各状態遷移についての推定化受信直角位相成分 である。その結果として、ＤＳＰコア３２は埋め込み式
ユークリッド分岐距離規準ユニットを備えるＭＬＳＥ動
作距離規準ユニット２５を選択する。距離規準ユニット
２５はユークリッド距離計算を入力信号上でＭＬＳＥ処
理の一部として実行する。
Ｅ処理を実行するよう求められるかもしれない（その他
の適応において、ＥＣＣＰ１３は、以下で論ずるよう
に、畳込み復号を実行するよう求められるかもしれな
い）。広域帯においては、低データ率適応、つまり付加
的白色ガウス雑音（ＡＷＧＮ）が主要な通信路悪化原因
であり、式（１）により与えられるユークリッド分岐距
離がＭＬＳＥ動作に適している。ＭＬＳＥ処理に適した
ユークリッド距離は ＢＭ＝（ＺI −ＥI ）2 ＋（ＺQ −ＥQ ）2 （１） により与えられる。ここで、ＢＭ＝分岐距離 ＺI ＝受信した同相の信号成分 ＺQ ＝受信した直角位相の信号成分 ＥI ＝各状態遷移についての推定化受信同相成分 ＥQ ＝各状態遷移についての推定化受信直角位相成分 である。その結果として、ＤＳＰコア３２は埋め込み式
ユークリッド分岐距離規準ユニットを備えるＭＬＳＥ動
作距離規準ユニット２５を選択する。距離規準ユニット
２５はユークリッド距離計算を入力信号上でＭＬＳＥ処
理の一部として実行する。
【００１５】それに反して畳込み復号が実行される場合
には、ユークリッド、またはマンハッタン距離規準のい
ずれかが適しているかもしれない。例えば、ガウス通信
路に対する畳込み復号は、１／１、または１／２の符号
化の割合でユークリッド距離測定を必要とするかもしれ
ない。一方、ＭＬＳＥ、あるいはその他の線形／非線形
等化により先行される畳込み復号は、符号率１／１〜１
／６でマンハッタン距離測定を必要とするかもしれな
い。符号率１／１の畳込み復号のためには、式（２）に
よって与えられるユークリッド距離規準が適しているか
もしれない。 ＢＭ＝（ＳO −ＥO ）2 （２） ここで、ＢＭ＝分岐距離 ＳO ＝受信信号成分 ＥO ＝推定化信号成分 符号率１／２の畳込み復号のためには、式（３）によっ
て与えられるユークリッド距離規準が適しているかもし
れない。 ＢＭ＝（ＳO −ＥO ）2 ＋（ＳI −ＥI ）2 （３） ここで、ＢＭ＝分岐距離 ＳO ＝第一の受信信号成分 ＳI ＝第二の受信信号成分 ＥO ，ＥI ＝各状態遷移に関連した該当推定化信号成分 それに反して、マンハッタン距離規準が式（４）で与え
られる。 ｍ＝１，２，３，４，５，６（１／ｍの符号率による） ここで、ＢＭ＝分岐距離 Ｓi ＝受信ｉth信号 Ｅi ＝推定化ｉth信号 （脚注：ｍのより高い値も許容され得る）
には、ユークリッド、またはマンハッタン距離規準のい
ずれかが適しているかもしれない。例えば、ガウス通信
路に対する畳込み復号は、１／１、または１／２の符号
化の割合でユークリッド距離測定を必要とするかもしれ
ない。一方、ＭＬＳＥ、あるいはその他の線形／非線形
等化により先行される畳込み復号は、符号率１／１〜１
／６でマンハッタン距離測定を必要とするかもしれな
い。符号率１／１の畳込み復号のためには、式（２）に
よって与えられるユークリッド距離規準が適しているか
もしれない。 ＢＭ＝（ＳO −ＥO ）2 （２） ここで、ＢＭ＝分岐距離 ＳO ＝受信信号成分 ＥO ＝推定化信号成分 符号率１／２の畳込み復号のためには、式（３）によっ
て与えられるユークリッド距離規準が適しているかもし
れない。 ＢＭ＝（ＳO −ＥO ）2 ＋（ＳI −ＥI ）2 （３） ここで、ＢＭ＝分岐距離 ＳO ＝第一の受信信号成分 ＳI ＝第二の受信信号成分 ＥO ，ＥI ＝各状態遷移に関連した該当推定化信号成分 それに反して、マンハッタン距離規準が式（４）で与え
られる。 ｍ＝１，２，３，４，５，６（１／ｍの符号率による） ここで、ＢＭ＝分岐距離 Ｓi ＝受信ｉth信号 Ｅi ＝推定化ｉth信号 （脚注：ｍのより高い値も許容され得る）
【００１６】従って、ユークリッド距離測定が必要な畳
込み復号が求められる場合、距離規準ユニット２７はユ
ークリット距離を算出する。しかしながら、マンハッタ
ン距離規準を利用する畳込み復号が求められるならば、
距離規準ユニット２９の動作が制御ユニット２１により
呼び出され、必要な距離規準動作を実行する。距離規準
ユニット２５，２７および２９のいずれが選択されたと
しても各入力信号につき妥当な距離が算出される。距離
規準ユニット２５，２７または２９の内いずれが利用さ
れたとしても、出力はマルチプレクサー３０に提供さ
れ、更新ユニット１７により実行される加算・比較・選
択動作において用いられる。
込み復号が求められる場合、距離規準ユニット２７はユ
ークリット距離を算出する。しかしながら、マンハッタ
ン距離規準を利用する畳込み復号が求められるならば、
距離規準ユニット２９の動作が制御ユニット２１により
呼び出され、必要な距離規準動作を実行する。距離規準
ユニット２５，２７および２９のいずれが選択されたと
しても各入力信号につき妥当な距離が算出される。距離
規準ユニット２５，２７または２９の内いずれが利用さ
れたとしても、出力はマルチプレクサー３０に提供さ
れ、更新ユニット１７により実行される加算・比較・選
択動作において用いられる。
【００１７】もちろん、その他の距離規準ユニットを用
いることができ、また、ハミング等のその他の距離規準
をそれら距離規準ユニットで実行してもよい。
いることができ、また、ハミング等のその他の距離規準
をそれら距離規準ユニットで実行してもよい。
【図１】本発明の一実施例を示す図である。
１１ ＤＳＰ １３ ＥＣＣＰ １５ 分岐距離規準ユニット １７ 更新ユニット １９ トレースバックユニット ２３ ＲＡＭ ３０ マルチプレクサー ３２ ＤＳＰコア
───────────────────────────────────────────────────── フロントページの続き (72)発明者 グレゴリー スチーヴン エラード イギリス国 アールジー12 ５ユーエー, バークシャー，ビンフィールド，ボルトン ズ レーン 29 (72)発明者 モハメッド シャフィウル モビン アメリカ合衆国 18052 ペンシルヴァニ ア，ホワイトホール，コーナーストーン プレイス 112 (72)発明者 マーク アーネスト ゼアバッハ アメリカ合衆国 18104 ペンシルヴァニ ア，アレンタウン，ウィア ミル ロード 2282
Claims (5)
- 【請求項１】 コアプロセッサユニット（３２）を備
え、単一処理機能を実行するディジタルプロセッサ（１
１）と、 ビタビトレリスの分岐に対して距離を決定する分岐距離
規準ユニット（１５）を備え、ビタビ復号機能を実行す
る埋め込み式コプロセッサ（１３）とを設け、前記分岐
距離規準ユニットは（１５）は前記コアプロセッサ（３
２）の制御下で動作し、前記コアプロセッサユニット
（３２）から与えられる指令に従って分岐距離を決定す
るように適応されることを特徴とする集積回路。 - 【請求項２】 前記分岐距離規準ユニット（１５）はユ
ークリッド、またはマンハッタンのいずれかの距離規準
に従って分岐距離を決定するように適応されることを特
徴とする請求項１記載の装置。 - 【請求項３】 前記分岐距離規準ユニット（１５）は、
各々が異なる種類の距離決定を実行することができる複
数の埋め込み式距離規準ユニット（２５，２７，２９）
を有することを特徴とする請求項１記載の装置。 - 【請求項４】 前記分岐距離規準ユニット（１５）は三
つの埋め込み式距離規準ユニットを有しており、第一の
距離規準ユニット（２５）はＭＬＳＥ処理に対してユー
クリッド距離を決定することができ、第二の距離規準ユ
ニット（２７）は畳込み処理に対してユークリッド距離
を決定することができ、および第三の距離規準ユニット
（２９）は畳込み処理に対してマンハッタン距離を決定
することができることを特徴とする請求項１記載の装
置。 - 【請求項５】 ユークリッド、マンハッタンおよびハミ
ングからなるグループから選ばれた距離計算を各々実行
することができる前記埋め込み式距離規準ユニットが少
なくとも二つあることを特徴とする請求項３記載の装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/152,807 US5454014A (en) | 1993-11-16 | 1993-11-16 | Digital signal processor |
| US152807 | 1993-11-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202957A true JPH07202957A (ja) | 1995-08-04 |
| JP3153425B2 JP3153425B2 (ja) | 2001-04-09 |
Family
ID=22544534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28168894A Expired - Lifetime JP3153425B2 (ja) | 1993-11-16 | 1994-11-16 | デジタル信号プロセッサ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5454014A (ja) |
| EP (1) | EP0653715B1 (ja) |
| JP (1) | JP3153425B2 (ja) |
| KR (1) | KR100346529B1 (ja) |
| DE (1) | DE69427630T2 (ja) |
| TW (1) | TW320299U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08237144A (ja) * | 1994-09-05 | 1996-09-13 | Sgs Thomson Microelectron Sa | ビタビアルゴリズムを実施するための信号処理回路 |
| US6556632B1 (en) | 1997-07-23 | 2003-04-29 | Mitsubishi Denki Kabushiki Kaisha | Sequence estimation method and sequence estimator |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6327648B1 (en) * | 1994-12-09 | 2001-12-04 | Cirrus Logic, Inc. | Multiprocessor system for digital signal processing |
| US6282251B1 (en) * | 1995-03-21 | 2001-08-28 | Seagate Technology Llc | Modified viterbi detector which accounts for correlated noise |
| EP0782358A3 (en) | 1995-12-29 | 1999-07-21 | Lucent Technologies Inc. | Mobile communicator |
| US6041086A (en) * | 1996-04-04 | 2000-03-21 | Lucent Technologies Inc. | Signal decoding for either Manhattan or Hamming metric based Viterbi decoders |
| US5802116A (en) * | 1996-04-04 | 1998-09-01 | Lucent Technologies Inc. | Soft decision Viterbi decoding with large constraint lengths |
| DE19882604T1 (de) | 1997-08-11 | 2000-08-10 | Seagate Technology | Statischer Viterbi-Detektor für Kanäle, die einen Code mit zeitveränderlichen Constraints verwenden |
| US6009128A (en) * | 1997-09-08 | 1999-12-28 | Lucent Technologies, Inc. | Metric acceleration on dual MAC processor |
| US6201840B1 (en) | 1997-10-08 | 2001-03-13 | Seagate Technology, Inc. | Method and apparatus for detecting data in magnetic recording using decision feedback |
| US5912908A (en) * | 1997-11-21 | 1999-06-15 | Lucent Technologies Inc. | Method of efficient branch metric computation for a Viterbi convolutional decoder |
| US6493162B1 (en) | 1997-12-05 | 2002-12-10 | Seagate Technology Llc | Frame synchronization for viterbi detector |
| US6343103B1 (en) * | 1999-09-03 | 2002-01-29 | Agere Systems Guardian Corp. | Methods and apparatus for representation of branch metrics in a communication system decoder |
| AU2001291311A1 (en) * | 2000-09-08 | 2002-03-22 | Avaz Networks | Programmable and multiplierless viterbi accelerator |
| DE60333503D1 (de) * | 2002-04-03 | 2010-09-02 | Slw Automotive Inc | Pumpe mit variabler Förderleistung und Steuerung dafür |
| US8379851B2 (en) * | 2008-05-12 | 2013-02-19 | Microsoft Corporation | Optimized client side rate control and indexed file layout for streaming media |
| KR20200070029A (ko) | 2018-12-08 | 2020-06-17 | 유광진 | 수납공간 이동이 용이한 수납장 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4536878A (en) * | 1982-09-20 | 1985-08-20 | Sperry Corporation | Bit serial convolutional decoder for VLSI implementation |
| US4730322A (en) * | 1985-09-27 | 1988-03-08 | California Institute Of Technology | Method and apparatus for implementing a maximum-likelihood decoder in a hypercube network |
| JP2693256B2 (ja) * | 1990-05-25 | 1997-12-24 | 富士通株式会社 | 記録装置用ビタビ等化器及び記録装置 |
| FR2669445B1 (fr) * | 1990-11-15 | 1993-01-08 | Alcatel Radiotelephone | Dispositif prevu pour le traitement de l'algorithme de viterbi comprenant un processeur et un operateur specialise. |
| US5220570A (en) * | 1990-11-30 | 1993-06-15 | The Board Of Trustees Of The Leland Stanford Junior University | Programmable viterbi signal processor |
| KR100304222B1 (ko) * | 1992-03-23 | 2001-11-22 | 미셀 달사세 | 프로세서를 구비하여 비터비 알고리즘을 처리하는 장치 |
| US5384722A (en) * | 1993-03-10 | 1995-01-24 | Intel Corporation | Apparatus and method for determining the Manhattan distance between two points |
-
1993
- 1993-11-16 US US08/152,807 patent/US5454014A/en not_active Expired - Lifetime
- 1993-12-06 TW TW085219692U patent/TW320299U/zh unknown
-
1994
- 1994-11-09 EP EP94308223A patent/EP0653715B1/en not_active Expired - Lifetime
- 1994-11-09 DE DE69427630T patent/DE69427630T2/de not_active Expired - Lifetime
- 1994-11-11 KR KR1019940029507A patent/KR100346529B1/ko not_active IP Right Cessation
- 1994-11-16 JP JP28168894A patent/JP3153425B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08237144A (ja) * | 1994-09-05 | 1996-09-13 | Sgs Thomson Microelectron Sa | ビタビアルゴリズムを実施するための信号処理回路 |
| US6556632B1 (en) | 1997-07-23 | 2003-04-29 | Mitsubishi Denki Kabushiki Kaisha | Sequence estimation method and sequence estimator |
| US6996196B2 (en) | 1997-07-23 | 2006-02-07 | Mitsubishi Denki Kabushiki Kaisha | Sequence estimation method and sequence estimator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3153425B2 (ja) | 2001-04-09 |
| KR950016067A (ko) | 1995-06-17 |
| DE69427630T2 (de) | 2002-07-04 |
| KR100346529B1 (ko) | 2002-11-29 |
| US5454014A (en) | 1995-09-26 |
| EP0653715B1 (en) | 2001-07-04 |
| DE69427630D1 (de) | 2001-08-09 |
| EP0653715A2 (en) | 1995-05-17 |
| TW320299U (en) | 1997-11-11 |
| EP0653715A3 (en) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5550870A (en) | Viterbi processor | |
| US5471500A (en) | Soft symbol decoding | |
| US6477680B2 (en) | Area-efficient convolutional decoder | |
| US6148431A (en) | Add compare select circuit and method implementing a viterbi algorithm | |
| JPH07202957A (ja) | デジタル信号プロセッサ | |
| US6484285B1 (en) | Tailbiting decoder and method | |
| US7263652B2 (en) | Maximum likelihood detector and/or decoder | |
| EP2339757B1 (en) | Power-reduced preliminary decoded bits in viterbi decoder | |
| EP3996285A1 (en) | Parallel backtracking in viterbi decoder | |
| US8009773B1 (en) | Low complexity implementation of a Viterbi decoder with near optimal performance | |
| US7234100B1 (en) | Decoder for trellis-based channel encoding | |
| KR100336246B1 (ko) | 디지탈프로세서및코-프로세서를구비한집적회로 | |
| GB2315001A (en) | Viterbi decoder for depunctured codes | |
| US7046747B2 (en) | Viterbi decoder and decoding method using rescaled branch metrics in add-compare-select operations | |
| US7822138B2 (en) | Calculating apparatus and method for use in a maximum likelihood detector and/or decoder | |
| JP5169771B2 (ja) | 復号器および復号方法 | |
| US20070201586A1 (en) | Multi-rate viterbi decoder | |
| US8914716B2 (en) | Resource sharing in decoder architectures | |
| KR20000052143A (ko) | 적응 비터비 복호기 및 그 동작방법 | |
| WO2004019498A1 (en) | Convolutional decoder and method for decoding demodulated values | |
| JPH08279765A (ja) | 畳込み符号ならびにトレリス符号用の復号アルゴリズムとそれを用いる受信装置 | |
| JPH10145240A (ja) | ビタービアルゴリズムにトレース削除方法を用いる復号化方法及びその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001227 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |