JP3366803B2 - 適応等化器 - Google Patents
適応等化器Info
- Publication number
- JP3366803B2 JP3366803B2 JP13389596A JP13389596A JP3366803B2 JP 3366803 B2 JP3366803 B2 JP 3366803B2 JP 13389596 A JP13389596 A JP 13389596A JP 13389596 A JP13389596 A JP 13389596A JP 3366803 B2 JP3366803 B2 JP 3366803B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- digital signal
- signal
- coefficient
- adaptive equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、適応等化器に関す
る。
る。
【０００２】
【従来の技術】従来より、伝送路の伝達特性を所望の特
性に等化するために適応フィルタ或いは適応等化器が用
いられている。適応等化器は、入力信号系における伝達
特性の変化に自らの伝達特性を適応させ、出力信号系に
適格な信号を伝送する。かかる適応等化器の一般的な構
成は、図１に示される。
性に等化するために適応フィルタ或いは適応等化器が用
いられている。適応等化器は、入力信号系における伝達
特性の変化に自らの伝達特性を適応させ、出力信号系に
適格な信号を伝送する。かかる適応等化器の一般的な構
成は、図１に示される。
【０００３】図１において、離散信号たる入力ディジタ
ル信号は、縦続接続されたｎ個の単位遅延素子Ｄ1 〜Ｄ
n からなる系に供給される。単位遅延素子Ｄ1 〜Ｄn
は、入力ディジタル信号のサンプリング周期に等しい時
間遅延を与えるものであり、１つの単位遅延素子の出力
は、１サンプリング時間前の入力になる。入力ディジタ
ル信号及び各単位遅延素子の出力信号は、乗算器Ｍ0 〜
Ｍn に個別に供給されるとともに、係数制御回路Ｃ0 〜
Ｃn にも個別に供給される。係数制御回路Ｃ0 〜Ｃn
は、乗算器Ｍ0 〜Ｍn において入力ディジタル信号及び
各単位遅延素子の出力信号の値に乗算されるべき係数を
それぞれ制御しかつその係数を乗算器Ｍ0 〜Ｍn に与え
る。
ル信号は、縦続接続されたｎ個の単位遅延素子Ｄ1 〜Ｄ
n からなる系に供給される。単位遅延素子Ｄ1 〜Ｄn
は、入力ディジタル信号のサンプリング周期に等しい時
間遅延を与えるものであり、１つの単位遅延素子の出力
は、１サンプリング時間前の入力になる。入力ディジタ
ル信号及び各単位遅延素子の出力信号は、乗算器Ｍ0 〜
Ｍn に個別に供給されるとともに、係数制御回路Ｃ0 〜
Ｃn にも個別に供給される。係数制御回路Ｃ0 〜Ｃn
は、乗算器Ｍ0 〜Ｍn において入力ディジタル信号及び
各単位遅延素子の出力信号の値に乗算されるべき係数を
それぞれ制御しかつその係数を乗算器Ｍ0 〜Ｍn に与え
る。
【０００４】乗算器Ｍ0 〜Ｍn による乗算結果は、加算
器Ａによって加算され、その加算結果が出力ディジタル
信号すなわち適応等化器の出力として導出される。かか
る出力ディジタル信号は、減算器Ｓにも導かれる。減算
器Ｓは、出力ディジタル信号の値と基準値との差を求
め、当該差の値を係数制御回路Ｃ0 〜Ｃn に与える。減
算器Ｓに与えられる基準値は、適応等化器とその入力信
号系とにおける総合の伝達特性を、理想とする或いは目
標とする伝達特性に導くための値が設定される。
器Ａによって加算され、その加算結果が出力ディジタル
信号すなわち適応等化器の出力として導出される。かか
る出力ディジタル信号は、減算器Ｓにも導かれる。減算
器Ｓは、出力ディジタル信号の値と基準値との差を求
め、当該差の値を係数制御回路Ｃ0 〜Ｃn に与える。減
算器Ｓに与えられる基準値は、適応等化器とその入力信
号系とにおける総合の伝達特性を、理想とする或いは目
標とする伝達特性に導くための値が設定される。
【０００５】係数制御回路Ｃ0 〜Ｃn はそれぞれ、入力
ディジタル信号または単位遅延素子の出力信号の値に減
算器Ｓからの差信号の値を乗じる乗算器ｍ0 〜ｍn と、
その乗算出力を積分する積分器ｉ0 〜ｉn とからなる。
積分器ｉ0 〜ｉn の出力は、制御された係数値として乗
算器Ｍ0 〜Ｍn に送られる。このような構成の適応等化
器によれば、減算器Ｓによっていわゆる等化エラーが抽
出され、この抽出エラーと入力ディジタル信号及び単位
遅延素子の出力信号との乗算結果に基づいてタップ係数
すなわち乗算器Ｍ0 〜Ｍn に送るべき乗算係数が更新さ
れる。そしてこのような作用によって、等化エラーを零
に近づけ、もって基準値が導く目標の伝達特性にて等化
器の出力信号を伝送することを達成している。
ディジタル信号または単位遅延素子の出力信号の値に減
算器Ｓからの差信号の値を乗じる乗算器ｍ0 〜ｍn と、
その乗算出力を積分する積分器ｉ0 〜ｉn とからなる。
積分器ｉ0 〜ｉn の出力は、制御された係数値として乗
算器Ｍ0 〜Ｍn に送られる。このような構成の適応等化
器によれば、減算器Ｓによっていわゆる等化エラーが抽
出され、この抽出エラーと入力ディジタル信号及び単位
遅延素子の出力信号との乗算結果に基づいてタップ係数
すなわち乗算器Ｍ0 〜Ｍn に送るべき乗算係数が更新さ
れる。そしてこのような作用によって、等化エラーを零
に近づけ、もって基準値が導く目標の伝達特性にて等化
器の出力信号を伝送することを達成している。
【０００６】しかしながら、減算器Ｓに与えられるべき
基準値は、入力ディジタル信号がとりうる値によって決
まるものであり、入力ディジタル信号が示すであろうと
想定される値を前提に決められたり、その想定を保障す
るために予め入力ディジタル信号の生成に際して所定の
値（サンプル値）を入力ディジタル信号に混合しておく
必要がある。これはデータ伝送効率に不利である。
基準値は、入力ディジタル信号がとりうる値によって決
まるものであり、入力ディジタル信号が示すであろうと
想定される値を前提に決められたり、その想定を保障す
るために予め入力ディジタル信号の生成に際して所定の
値（サンプル値）を入力ディジタル信号に混合しておく
必要がある。これはデータ伝送効率に不利である。
【０００７】また、係数制御回路Ｃ0 〜Ｃn は、乗算器
ｍ0 〜ｍn を使って係数制御を行うようにしている一
方、一般に乗算器は回路規模の増大を招くものであるの
で、適応等化器全体の規模縮小化に不利となっている。
ｍ0 〜ｍn を使って係数制御を行うようにしている一
方、一般に乗算器は回路規模の増大を招くものであるの
で、適応等化器全体の規模縮小化に不利となっている。
【０００８】
【発明が解決しようとする課題】本発明は、上述した点
に鑑みてなされたものであり、その目的とするところ
は、高いデータ伝送効率を維持しつつ回路規模の縮小化
に寄与し得る適応等化器を提供することにある。
に鑑みてなされたものであり、その目的とするところ
は、高いデータ伝送効率を維持しつつ回路規模の縮小化
に寄与し得る適応等化器を提供することにある。
【０００９】
【課題を解決するための手段】本発明による適応等化器
は、等化誤差を最小化すべく伝送路を経た入力ディジタ
ル信号に適応信号処理を施し、処理後のディジタル信号
を送出する適応等化器であって、設定される係数に基づ
いて前記入力ディジタル信号にフィルタリング処理を施
す可変係数フィルタと、前記等化誤差を検出する誤差検
出手段と、前記等化誤差に基づいて前記係数を制御する
係数制御手段とを有し、前記係数制御手段は、前記入力
ディジタル信号の各サンプル値の絶対値が所定値よりも
大きいか否かを判別する判別手段と、前記判別手段によ
って前記絶対値が所定値よりも大きいことが判別された
場合にそのサンプル値の極性に応じた極性を前記等化誤
差に付与して得られる値により前記係数を生成する係数
生成手段とを有することを特徴としている。
は、等化誤差を最小化すべく伝送路を経た入力ディジタ
ル信号に適応信号処理を施し、処理後のディジタル信号
を送出する適応等化器であって、設定される係数に基づ
いて前記入力ディジタル信号にフィルタリング処理を施
す可変係数フィルタと、前記等化誤差を検出する誤差検
出手段と、前記等化誤差に基づいて前記係数を制御する
係数制御手段とを有し、前記係数制御手段は、前記入力
ディジタル信号の各サンプル値の絶対値が所定値よりも
大きいか否かを判別する判別手段と、前記判別手段によ
って前記絶対値が所定値よりも大きいことが判別された
場合にそのサンプル値の極性に応じた極性を前記等化誤
差に付与して得られる値により前記係数を生成する係数
生成手段とを有することを特徴としている。
【００１０】
【発明の実施の形態】以下、本発明を図面を参照しつつ
詳細に説明する。図２は、本発明による一実施例の適応
等化器が適用された伝送システムの概略構成を示してい
る。図２において、符号化器１は、図示せぬ信号生成系
からの原ディジタル信号すなわちデータ信号に後段の伝
送路に適した符号変換を施し、変換後のデータ信号を伝
送路２を介して適応等化器３に送出する。伝送路２は、
種々の形態が採られる。例えば通信分野においては電波
やケーブル、光ファイバ等であり、記録媒体を用いた分
野では磁気テープや磁気ディスク、光ディスク等であ
る。
詳細に説明する。図２は、本発明による一実施例の適応
等化器が適用された伝送システムの概略構成を示してい
る。図２において、符号化器１は、図示せぬ信号生成系
からの原ディジタル信号すなわちデータ信号に後段の伝
送路に適した符号変換を施し、変換後のデータ信号を伝
送路２を介して適応等化器３に送出する。伝送路２は、
種々の形態が採られる。例えば通信分野においては電波
やケーブル、光ファイバ等であり、記録媒体を用いた分
野では磁気テープや磁気ディスク、光ディスク等であ
る。
【００１１】適応等化器３は、伝送路２を経たデータ信
号を次段の判定回路４に適正に供給するために、伝送路
２において変動する伝達特性Ｈ（ω）を補償すべく自ら
の伝達特性ＥＱ（ω）を適応変化させ、Ｈ（ω）×ＥＱ
（ω）の特性が常に一定となるよう動作する。このよう
に適応等化器３により適応処理されたデータ信号は、判
定回路４によって、当該データ信号が担っている０，１
の符号が順次判定される。判定回路４は、伝送路２及び
適応等化器３を経て、いわゆる鈍っているデータ信号を
適格な０，１符号に対応したレベルのデータ信号に変換
し、その変換後のデータ信号を復号器５に送出する。復
号器５は、判定回路４からのデータ信号に、符号化器１
と逆の符号変換による復号処理を施し、図示せぬ復号デ
ータ処理系に送出する。
号を次段の判定回路４に適正に供給するために、伝送路
２において変動する伝達特性Ｈ（ω）を補償すべく自ら
の伝達特性ＥＱ（ω）を適応変化させ、Ｈ（ω）×ＥＱ
（ω）の特性が常に一定となるよう動作する。このよう
に適応等化器３により適応処理されたデータ信号は、判
定回路４によって、当該データ信号が担っている０，１
の符号が順次判定される。判定回路４は、伝送路２及び
適応等化器３を経て、いわゆる鈍っているデータ信号を
適格な０，１符号に対応したレベルのデータ信号に変換
し、その変換後のデータ信号を復号器５に送出する。復
号器５は、判定回路４からのデータ信号に、符号化器１
と逆の符号変換による復号処理を施し、図示せぬ復号デ
ータ処理系に送出する。
【００１２】適応等化器３の基本構成は、図３に示され
る。図３において、適応等化器３は、入力データ信号が
供給されるＦＩＲフィルタ６とＦＩＲフィルタ６の出力
データ信号に基づいて係数制御信号を生成する係数制御
回路７とからなる。ＦＩＲフィルタ６は、係数制御回路
７からの制御信号に応じて設定される係数に基づいて入
力データ信号に処理を施し等化された出力データ信号を
生成する。
る。図３において、適応等化器３は、入力データ信号が
供給されるＦＩＲフィルタ６とＦＩＲフィルタ６の出力
データ信号に基づいて係数制御信号を生成する係数制御
回路７とからなる。ＦＩＲフィルタ６は、係数制御回路
７からの制御信号に応じて設定される係数に基づいて入
力データ信号に処理を施し等化された出力データ信号を
生成する。
【００１３】ここで、適応等化器３に入力するデータ信
号が図４に示されるようなアイパターンを呈するものと
する。このアイパターンは、符号化器１及び伝送路２を
含む適応等化器３までの伝送系が、例えばナイキストの
第２基準と称されるような伝送系、或いはＰＲ（１，
１）と表記されるパーシャルレスポンス伝送系クラスＩ
である場合のものである。
号が図４に示されるようなアイパターンを呈するものと
する。このアイパターンは、符号化器１及び伝送路２を
含む適応等化器３までの伝送系が、例えばナイキストの
第２基準と称されるような伝送系、或いはＰＲ（１，
１）と表記されるパーシャルレスポンス伝送系クラスＩ
である場合のものである。
【００１４】このような伝送系からのデータ信号は、ア
イパターンが必ずゼロで交差（クロス）しかつ、チャネ
ルクロックでサンプリングされると１，０，−１のいず
れかの値を持つ離散信号となる。また、このようなアイ
パターンを有するデータ信号におけるゼロクロス近傍の
サンプル値は、伝送特性が適正に等化されていれば０で
ある筈なので、図１の構成において減算器Ｓに与えるべ
き基準値を０とし、ゼロクロス近傍のサンプル値の０か
らの偏差を等化エラー量とみなすことができる。
イパターンが必ずゼロで交差（クロス）しかつ、チャネ
ルクロックでサンプリングされると１，０，−１のいず
れかの値を持つ離散信号となる。また、このようなアイ
パターンを有するデータ信号におけるゼロクロス近傍の
サンプル値は、伝送特性が適正に等化されていれば０で
ある筈なので、図１の構成において減算器Ｓに与えるべ
き基準値を０とし、ゼロクロス近傍のサンプル値の０か
らの偏差を等化エラー量とみなすことができる。
【００１５】このような考え方で構成された適応等化器
が図５に示される。図５においては、図１と同等の部分
には同一の符号が付されており、係数制御回路Ｃ0´ 〜
Ｃn´ 及びこれらに供給する等化エラーの生成系に特徴
がある。等化エラー生成系としてのゼロクロス抽出器８
は、出力ディジタル信号におけるゼロクロス近傍のサン
プル値を等化エラーの絶対値として出力する。図６を例
として参照すると、出力ディジタル信号は、適応等化器
の伝達特性が適正である場合は実線に沿う如き−１，
０，＋１のサンプル値列となるが、適応等化器の伝達特
性が不適正となると破線に沿う如き例えば−０．８，＋
０．２，＋１．２のサンプル値列となる。かかる不適正
な伝達特性の下では、ゼロクロス抽出器８は、−０．８
のサンプル値から＋０．２のサンプル値への変化によっ
て、つまり連続するサンプル値間の極性の変化によって
ゼロクロスが生じたことを認識するとともに、このゼロ
クロス認識で使われた両サンプル値のうちで０により近
い方のサンプル値すなわちここでは＋０．２のサンプル
値を抽出する。この抽出されたサンプル値（以下、ゼロ
クロスデータと呼ぶ）が、等化エラー量（絶対値）その
ものとなる。
が図５に示される。図５においては、図１と同等の部分
には同一の符号が付されており、係数制御回路Ｃ0´ 〜
Ｃn´ 及びこれらに供給する等化エラーの生成系に特徴
がある。等化エラー生成系としてのゼロクロス抽出器８
は、出力ディジタル信号におけるゼロクロス近傍のサン
プル値を等化エラーの絶対値として出力する。図６を例
として参照すると、出力ディジタル信号は、適応等化器
の伝達特性が適正である場合は実線に沿う如き−１，
０，＋１のサンプル値列となるが、適応等化器の伝達特
性が不適正となると破線に沿う如き例えば−０．８，＋
０．２，＋１．２のサンプル値列となる。かかる不適正
な伝達特性の下では、ゼロクロス抽出器８は、−０．８
のサンプル値から＋０．２のサンプル値への変化によっ
て、つまり連続するサンプル値間の極性の変化によって
ゼロクロスが生じたことを認識するとともに、このゼロ
クロス認識で使われた両サンプル値のうちで０により近
い方のサンプル値すなわちここでは＋０．２のサンプル
値を抽出する。この抽出されたサンプル値（以下、ゼロ
クロスデータと呼ぶ）が、等化エラー量（絶対値）その
ものとなる。
【００１６】係数制御回路Ｃ0´ 〜Ｃn´ は、かかるゼ
ロクロスデータに基づいて係数制御を行うが、図１とは
異なり、乗算器ｍ0 〜ｍn を用いることなく構成され
る。係数制御回路Ｃ0´ を代表してその構成を説明する
と、入力ディジタル信号が値１，０，−１のうちのいず
れを担っているのかを判別するデータ判別回路ｄ0 を始
めとし、その判別結果に応じた動作をなすデータ抽出回
路ｅ0 及び極性切換回路ｓ0 、並びに積分器ｉ0 が設け
られる。
ロクロスデータに基づいて係数制御を行うが、図１とは
異なり、乗算器ｍ0 〜ｍn を用いることなく構成され
る。係数制御回路Ｃ0´ を代表してその構成を説明する
と、入力ディジタル信号が値１，０，−１のうちのいず
れを担っているのかを判別するデータ判別回路ｄ0 を始
めとし、その判別結果に応じた動作をなすデータ抽出回
路ｅ0 及び極性切換回路ｓ0 、並びに積分器ｉ0 が設け
られる。
【００１７】具体的にはこのデータ判別回路ｄ0 は、入
力ディジタル信号が図６に示されるような閾値Ｔｈより
も大きいか否か、閾値−Ｔｈよりも小さいか否かを判定
する。入力ディジタル信号が閾値Ｔｈよりも大きいか或
いは閾値−Ｔｈよりも小さいことを判定した場合は、入
力ディジタル信号の絶対値が１である旨の信号をデータ
抽出回路ｅ0 に送出する。データ判別回路ｄ0 はまた、
入力ディジタル信号が閾値Ｔｈよりも大きいことを判定
した場合は入力ディジタル信号の値の極性が正である旨
の信号を、入力ディジタル信号が閾値−Ｔｈよりも小さ
いことを判定した場合は入力ディジタル信号の値の極性
が負である旨の信号を、極性切換回路ｓ 0 に送出する。
入力ディジタル信号が閾値Ｔｈ以下であり閾値−Ｔｈ以
上であることを判定した場合は、入力ディジタル信号は
値０を担うものであると推定される。
力ディジタル信号が図６に示されるような閾値Ｔｈより
も大きいか否か、閾値−Ｔｈよりも小さいか否かを判定
する。入力ディジタル信号が閾値Ｔｈよりも大きいか或
いは閾値−Ｔｈよりも小さいことを判定した場合は、入
力ディジタル信号の絶対値が１である旨の信号をデータ
抽出回路ｅ0 に送出する。データ判別回路ｄ0 はまた、
入力ディジタル信号が閾値Ｔｈよりも大きいことを判定
した場合は入力ディジタル信号の値の極性が正である旨
の信号を、入力ディジタル信号が閾値−Ｔｈよりも小さ
いことを判定した場合は入力ディジタル信号の値の極性
が負である旨の信号を、極性切換回路ｓ 0 に送出する。
入力ディジタル信号が閾値Ｔｈ以下であり閾値−Ｔｈ以
上であることを判定した場合は、入力ディジタル信号は
値０を担うものであると推定される。
【００１８】データ抽出回路ｅ0 は、入力ディジタル信
号の絶対値が１である旨の信号を受け取ると、ゼロクロ
スデータを抽出すなわちゼロクロスデータを極性切換回
路ｓ 0 に通過させ、これ以外のときはゼロクロスデータ
の通過が遮断され極性切換回路ｓ0 に値０のデータが送
られる。極性切換回路ｓ0 は、入力ディジタル信号の値
の極性が正である旨の信号を受け取った場合は、極性を
反転してゼロクロスデータを積分器ｉ0 に送出する一
方、入力ディジタル信号の値の極性が負である旨の信号
を受け取った場合は、極性非反転のままゼロクロスデー
タを積分器ｉ0 に送出する。
号の絶対値が１である旨の信号を受け取ると、ゼロクロ
スデータを抽出すなわちゼロクロスデータを極性切換回
路ｓ 0 に通過させ、これ以外のときはゼロクロスデータ
の通過が遮断され極性切換回路ｓ0 に値０のデータが送
られる。極性切換回路ｓ0 は、入力ディジタル信号の値
の極性が正である旨の信号を受け取った場合は、極性を
反転してゼロクロスデータを積分器ｉ0 に送出する一
方、入力ディジタル信号の値の極性が負である旨の信号
を受け取った場合は、極性非反転のままゼロクロスデー
タを積分器ｉ0 に送出する。
【００１９】従って、入力ディジタル信号が１とみなさ
れたときにはゼロクロスデータを反転した結果による係
数が得られ、入力ディジタル信号が−１とみなされたと
きにはゼロクロスデータそのものによる係数が得られ
る。入力ディジタル信号が１とみなされたときに反転
し、−１とみなされたときに非反転とする理由は、図７
を参照して説明することができる。図７（ａ）は、本例
における等化エラーの生成原理を図１の如き一般化モデ
ルで表しており、基準値０を正相にて、ゼロクロスデー
タを逆相にて減算し、等化エラーが生成される。この処
理は、図７（ｂ）に示されるようにゼロクロスデータに
−１を乗算する処理に相当し、極性切換回路ｓ0 はこれ
を担っているのである。
れたときにはゼロクロスデータを反転した結果による係
数が得られ、入力ディジタル信号が−１とみなされたと
きにはゼロクロスデータそのものによる係数が得られ
る。入力ディジタル信号が１とみなされたときに反転
し、−１とみなされたときに非反転とする理由は、図７
を参照して説明することができる。図７（ａ）は、本例
における等化エラーの生成原理を図１の如き一般化モデ
ルで表しており、基準値０を正相にて、ゼロクロスデー
タを逆相にて減算し、等化エラーが生成される。この処
理は、図７（ｂ）に示されるようにゼロクロスデータに
−１を乗算する処理に相当し、極性切換回路ｓ0 はこれ
を担っているのである。
【００２０】なお、係数制御回路Ｃ1´ 〜Ｃn´ も係数
制御回路Ｃ0´ と同様の構成及び作用を有する。また、
可変係数フィルタたるＦＩＲフィルタ６（図３参照）
は、図５において単位遅延素子Ｄ1 〜Ｄn 、乗算器Ｍ0
〜Ｍn 及び加算器Ａによって構成され、係数制御部７
は、係数制御回路Ｃ0´ 〜Ｃn´ 及びゼロクロス抽出器
８によって構成される。
制御回路Ｃ0´ と同様の構成及び作用を有する。また、
可変係数フィルタたるＦＩＲフィルタ６（図３参照）
は、図５において単位遅延素子Ｄ1 〜Ｄn 、乗算器Ｍ0
〜Ｍn 及び加算器Ａによって構成され、係数制御部７
は、係数制御回路Ｃ0´ 〜Ｃn´ 及びゼロクロス抽出器
８によって構成される。
【００２１】かくして図５の構成においては、係数制御
回路Ｃ0´ 〜Ｃn´ において規模の大なる回路構成を伴
う乗算器が使用されないので、適応等化器全体の縮小化
に寄与することとなる。特に適応等化器に割り当てられ
る単位遅延素子の段数が多いほど、この効果は顕著であ
る。図８は、図５の構成をさらに改善した例を示してお
り、係数制御回路Ｃ0´´〜Ｃn´´ 及びこれらに供給
される信号の分配系に特徴がある。
回路Ｃ0´ 〜Ｃn´ において規模の大なる回路構成を伴
う乗算器が使用されないので、適応等化器全体の縮小化
に寄与することとなる。特に適応等化器に割り当てられ
る単位遅延素子の段数が多いほど、この効果は顕著であ
る。図８は、図５の構成をさらに改善した例を示してお
り、係数制御回路Ｃ0´´〜Ｃn´´ 及びこれらに供給
される信号の分配系に特徴がある。
【００２２】図８においては、出力ディジタル信号から
ゼロクロスタイミング若しくはゼロクロスデータの到来
を検出するゼロクロス検出器９が設けられ、この検出信
号と出力ディジタル信号とがそれぞれ係数制御回路Ｃ0
´´ 〜Ｃn´´ に供給される。係数制御回路Ｃ0´´
〜Ｃn´´ においては、図５においてゼロクロス抽出器
８及びデータ抽出（中継）回路ｅ0 が個々に担っていた
機能をデータ抽出回路ｅ 0´ が一手に受け持つ。
ゼロクロスタイミング若しくはゼロクロスデータの到来
を検出するゼロクロス検出器９が設けられ、この検出信
号と出力ディジタル信号とがそれぞれ係数制御回路Ｃ0
´´ 〜Ｃn´´ に供給される。係数制御回路Ｃ0´´
〜Ｃn´´ においては、図５においてゼロクロス抽出器
８及びデータ抽出（中継）回路ｅ0 が個々に担っていた
機能をデータ抽出回路ｅ 0´ が一手に受け持つ。
【００２３】すなわち、データ抽出回路ｅ0´ は、ゼロ
クロス検出信号を受け取りかつデータ判別回路ｄ0 から
入力ディジタル信号の絶対値が１である旨の信号を受け
取ると、ゼロクロスデータを抽出すなわちゼロクロスデ
ータを極性切換回路ｓ0 に通過させ、これ以外のときは
ゼロクロスデータの通過を遮断し極性切換回路ｓ0 に値
０のデータを送るよう動作する。これによれば、図５に
おける冗長的な構成を解消し、さらなる構成の簡素化が
図られたことになる。
クロス検出信号を受け取りかつデータ判別回路ｄ0 から
入力ディジタル信号の絶対値が１である旨の信号を受け
取ると、ゼロクロスデータを抽出すなわちゼロクロスデ
ータを極性切換回路ｓ0 に通過させ、これ以外のときは
ゼロクロスデータの通過を遮断し極性切換回路ｓ0 に値
０のデータを送るよう動作する。これによれば、図５に
おける冗長的な構成を解消し、さらなる構成の簡素化が
図られたことになる。
【００２４】図９は、図８の構成の等価回路であって、
係数制御回路の特にデータ判別部を詳細に示したもので
ある。図９においては、ＦＩＲフィルタ６が１０段の単
位遅延素子によって構成された例が示されており、入力
ディジタル信号及び各単位遅延素子の出力信号における
所定ビット例えばＭＳＢに配されたいわゆるサインビッ
ト信号Ｄ５S 〜Ｄ−５ S がフィルタ外部へ導出され、ま
た外部より各乗算器への係数値が与えられる。図８の構
成と大きく異なる点は、データ判別回路ｄ0 の構成にあ
る。すなわち図９におけるデータ判別回路ｄ0 は、入力
ディジタル信号のサンプル値列に対して順次絶対値化す
る絶対値化回路ａｂと、絶対値化回路ａｂの出力値と閾
値との大小比較を順次行う比較器ｃｍと、その比較結果
が順次転送される縦続接続構成のしかもＦＩＲフィルタ
６に使われているものと同等数の単位遅延素子群ｄ1 〜
ｄ 10と、これら単位遅延素子の入出力信号Ｌ５〜Ｌ−５
をそれぞれ一入力としゼロクロス検出信号をそれぞれ他
入力とするアンド回路ｎ1 〜ｎ10とからなり、各アンド
回路から信号の各サンプル値の絶対値が１か否かの判別
結果ＥＮ５〜ＥＮ−５を得、極性識別情報は、上記サイ
ンビット信号Ｄ５S 〜Ｄ−５S から得るようにしてい
る。
係数制御回路の特にデータ判別部を詳細に示したもので
ある。図９においては、ＦＩＲフィルタ６が１０段の単
位遅延素子によって構成された例が示されており、入力
ディジタル信号及び各単位遅延素子の出力信号における
所定ビット例えばＭＳＢに配されたいわゆるサインビッ
ト信号Ｄ５S 〜Ｄ−５ S がフィルタ外部へ導出され、ま
た外部より各乗算器への係数値が与えられる。図８の構
成と大きく異なる点は、データ判別回路ｄ0 の構成にあ
る。すなわち図９におけるデータ判別回路ｄ0 は、入力
ディジタル信号のサンプル値列に対して順次絶対値化す
る絶対値化回路ａｂと、絶対値化回路ａｂの出力値と閾
値との大小比較を順次行う比較器ｃｍと、その比較結果
が順次転送される縦続接続構成のしかもＦＩＲフィルタ
６に使われているものと同等数の単位遅延素子群ｄ1 〜
ｄ 10と、これら単位遅延素子の入出力信号Ｌ５〜Ｌ−５
をそれぞれ一入力としゼロクロス検出信号をそれぞれ他
入力とするアンド回路ｎ1 〜ｎ10とからなり、各アンド
回路から信号の各サンプル値の絶対値が１か否かの判別
結果ＥＮ５〜ＥＮ−５を得、極性識別情報は、上記サイ
ンビット信号Ｄ５S 〜Ｄ−５S から得るようにしてい
る。
【００２５】かかるデータ判別回路ｄ0 は、図８のよう
に単位遅延素子Ｄ1 〜Ｄn によって遅延された信号をデ
ータ判別（サンプル値の絶対値が１か否かの判別）する
のではなく、入力ディジタル信号のサンプル値を順次デ
ータ判別してその判別結果を遅延するようにしている。
このような構成によっても図５及び図８について述べた
ような作用効果を奏することができるのである。
に単位遅延素子Ｄ1 〜Ｄn によって遅延された信号をデ
ータ判別（サンプル値の絶対値が１か否かの判別）する
のではなく、入力ディジタル信号のサンプル値を順次デ
ータ判別してその判別結果を遅延するようにしている。
このような構成によっても図５及び図８について述べた
ような作用効果を奏することができるのである。
【００２６】なおゼロクロス検出信号は、この場合図９
に示されるように、単位遅延素子ｄ 4 ，ｄ5 ，ｄ6 の出
力信号Ｌ１，Ｌ０，Ｌ−１をそれぞれ非反転，反転，非
反転にて入力するアンド回路９１と、サインビット信号
Ｄ１S ，Ｄ−１S を入力とする排他的オア回路９３と、
アンド回路９１及び排他的オア回路９３の各出力信号を
入力するアンド回路９３とからなる構成によって、アン
ド回路９６の出力から得られる。また、ゼロクロスデー
タに対応する係数ａ0 を生成する系すなわちデータ抽出
回路ｅ5´ 、極性切り換え回路ｓ5 、積分器ｉ5 及びア
ンド回路ｎ5 を省略することができ、ＦＩＲフィルタに
おいて係数ａ0 も固定でよく、従って係数ａ0 を使う乗
算器も割愛され、対応する単位遅延素子の出力信号も当
該フィルタの加算器へ直接入力する構成を採ることがで
きる。
に示されるように、単位遅延素子ｄ 4 ，ｄ5 ，ｄ6 の出
力信号Ｌ１，Ｌ０，Ｌ−１をそれぞれ非反転，反転，非
反転にて入力するアンド回路９１と、サインビット信号
Ｄ１S ，Ｄ−１S を入力とする排他的オア回路９３と、
アンド回路９１及び排他的オア回路９３の各出力信号を
入力するアンド回路９３とからなる構成によって、アン
ド回路９６の出力から得られる。また、ゼロクロスデー
タに対応する係数ａ0 を生成する系すなわちデータ抽出
回路ｅ5´ 、極性切り換え回路ｓ5 、積分器ｉ5 及びア
ンド回路ｎ5 を省略することができ、ＦＩＲフィルタに
おいて係数ａ0 も固定でよく、従って係数ａ0 を使う乗
算器も割愛され、対応する単位遅延素子の出力信号も当
該フィルタの加算器へ直接入力する構成を採ることがで
きる。
【００２７】図９の構成は、ＦＩＲフィルタ６の入力端
からの信号を用いてデータ判別を行っているが、図１０
のようにＦＩＲフィルタ６の出力端からの信号を用いて
データ判別を行うようにして適応等化器を構成すること
もできる。図１０においては、ＦＩＲフィルタ６の出力
信号が絶対値化回路ａｂに送られるとともに、ＦＩＲフ
ィルタ６の出力信号を入力としかつＦＩＲフィルタ６に
使われているものと同等数の単位遅延素子群Ｄ1´ 〜Ｄ
10´がさらに設けられる。このさらに設けられた単位遅
延素子のうち、ゼロクロスデータに対応する単位遅延素
子Ｄ5´ の出力信号が適応等化器の出力に導かれるとと
もに、この出力信号が、データ抽出回路ｅ0´ 〜ｅ10´
に供給される。
からの信号を用いてデータ判別を行っているが、図１０
のようにＦＩＲフィルタ６の出力端からの信号を用いて
データ判別を行うようにして適応等化器を構成すること
もできる。図１０においては、ＦＩＲフィルタ６の出力
信号が絶対値化回路ａｂに送られるとともに、ＦＩＲフ
ィルタ６の出力信号を入力としかつＦＩＲフィルタ６に
使われているものと同等数の単位遅延素子群Ｄ1´ 〜Ｄ
10´がさらに設けられる。このさらに設けられた単位遅
延素子のうち、ゼロクロスデータに対応する単位遅延素
子Ｄ5´ の出力信号が適応等化器の出力に導かれるとと
もに、この出力信号が、データ抽出回路ｅ0´ 〜ｅ10´
に供給される。
【００２８】このような構成によっても、上述した各例
と同等の作用効果を得ることができる。図１０の等化器
の動作を図１１を用いて部分的に説明すると、伝送路２
（図２参照）への入力信号が、図１１の（ａ）に示され
る値を担うものとしたとき、等化器３及びその内部は、
同図（ｂ）〜（ｆ）に示されるような態様を呈する。
と同等の作用効果を得ることができる。図１０の等化器
の動作を図１１を用いて部分的に説明すると、伝送路２
（図２参照）への入力信号が、図１１の（ａ）に示され
る値を担うものとしたとき、等化器３及びその内部は、
同図（ｂ）〜（ｆ）に示されるような態様を呈する。
【００２９】すなわち、等化器の出力信号（サンプル値
列）としては、（ｂ）のように（ａ）に示される値及び
値の変化に従う比較的緩やかな波形を描く。（ｂ）にお
いて○印はサンプル値を示し、それぞれに対応する単位
遅延素子を指す符号が付されている（サンプル値Ｄ−５
〜Ｄ３は、順に遅延素子Ｄ10´，Ｄ9´，Ｄ8´，Ｄ
7´，Ｄ6´，Ｄ5´，Ｄ4´，Ｄ3´，Ｄ2´の出力信号に
対応する）。このときゼロクロス検出がなされるのは、
サンプル値Ｄ−１，Ｄ０，Ｄ１においてである。ゼロク
ロス検出回路９においてＬ１＝論理「１」，Ｌ０＝論理
「０」，Ｌ−１＝論理「１」（サンプル値Ｄ−１，Ｄ
０，Ｄ１の絶対値がそれぞれ１より大，１より小，１よ
り大である故）が与えられたアンド回路９１の出力が論
理「１」となり、かつＤ１S ＝論理「１」，Ｄ−１S ＝
論理「０」（サンプル値Ｄ−１，Ｄ１の極性が負，正で
ある故）が与えられた排他的オア回路９２の出力が論理
「１」となるので、アンド回路９３からは、論理「１」
のゼロクロス検出信号が出力されるからである。従っ
て、アンド回路ｎ0 〜ｎ10は、信号Ｌ５〜Ｌ−５を導通
可能となり、このとき論理「１」を呈している信号Ｌ−
５，Ｌ−４，Ｌ−２，Ｌ−１，Ｌ１，Ｌ２，Ｌ３（サン
プル値Ｄ−５，Ｄ−４，Ｄ−２，Ｄ−１，Ｄ１，Ｄ２，
Ｄ３の絶対値が閾値Ｔｈより大である故）によって信号
ＥＮ−５，ＥＮ−４，ＥＮ−２，ＥＮ−１，ＥＮ１，Ｅ
Ｎ２，ＥＮ３のみが論理「１」となる。よってこれら信
号に対応するデータ抽出回路ｅ10´，ｅ9´ ，ｅ7´ ，
ｅ6´ ，ｅ4´ ，ｅ3´ ，ｅ2´だけが、遅延素子Ｄ5´
の出力すなわちサンプル値Ｄ０を極性切換回路ｓ10，
ｓ9 ，ｓ7 ，ｓ6 ，ｓ4 ，ｓ3 ，ｓ2 へ抽出出力するこ
ととなる。
列）としては、（ｂ）のように（ａ）に示される値及び
値の変化に従う比較的緩やかな波形を描く。（ｂ）にお
いて○印はサンプル値を示し、それぞれに対応する単位
遅延素子を指す符号が付されている（サンプル値Ｄ−５
〜Ｄ３は、順に遅延素子Ｄ10´，Ｄ9´，Ｄ8´，Ｄ
7´，Ｄ6´，Ｄ5´，Ｄ4´，Ｄ3´，Ｄ2´の出力信号に
対応する）。このときゼロクロス検出がなされるのは、
サンプル値Ｄ−１，Ｄ０，Ｄ１においてである。ゼロク
ロス検出回路９においてＬ１＝論理「１」，Ｌ０＝論理
「０」，Ｌ−１＝論理「１」（サンプル値Ｄ−１，Ｄ
０，Ｄ１の絶対値がそれぞれ１より大，１より小，１よ
り大である故）が与えられたアンド回路９１の出力が論
理「１」となり、かつＤ１S ＝論理「１」，Ｄ−１S ＝
論理「０」（サンプル値Ｄ−１，Ｄ１の極性が負，正で
ある故）が与えられた排他的オア回路９２の出力が論理
「１」となるので、アンド回路９３からは、論理「１」
のゼロクロス検出信号が出力されるからである。従っ
て、アンド回路ｎ0 〜ｎ10は、信号Ｌ５〜Ｌ−５を導通
可能となり、このとき論理「１」を呈している信号Ｌ−
５，Ｌ−４，Ｌ−２，Ｌ−１，Ｌ１，Ｌ２，Ｌ３（サン
プル値Ｄ−５，Ｄ−４，Ｄ−２，Ｄ−１，Ｄ１，Ｄ２，
Ｄ３の絶対値が閾値Ｔｈより大である故）によって信号
ＥＮ−５，ＥＮ−４，ＥＮ−２，ＥＮ−１，ＥＮ１，Ｅ
Ｎ２，ＥＮ３のみが論理「１」となる。よってこれら信
号に対応するデータ抽出回路ｅ10´，ｅ9´ ，ｅ7´ ，
ｅ6´ ，ｅ4´ ，ｅ3´ ，ｅ2´だけが、遅延素子Ｄ5´
の出力すなわちサンプル値Ｄ０を極性切換回路ｓ10，
ｓ9 ，ｓ7 ，ｓ6 ，ｓ4 ，ｓ3 ，ｓ2 へ抽出出力するこ
ととなる。
【００３０】サンプル値Ｄ０が出力されるこれら極性切
換回路のうち、極性切換回路ｓ10，ｓ9 ，ｓ4 ，ｓ3 ，
ｓ2 にはサンプル値Ｄ−５，Ｄ−４，Ｄ１，Ｄ２，Ｄ３
が正極性であることを示すサインビット信号Ｄ−５S ，
Ｄ−４S ，Ｄ１S ，Ｄ２S ，Ｄ３S が供給されているの
で、上述した如く抽出されたサンプル値Ｄ０が極性反転
せしめられ、（ｄ）のような信号が、対応する積分器に
供給される。これにより当該積分器は、対応する係数ａ
-5，ａ-4，ａ1 ，ａ2 ，ａ3 をサンプル値Ｄ０に応じて
小さくするよう制御することとなる。
換回路のうち、極性切換回路ｓ10，ｓ9 ，ｓ4 ，ｓ3 ，
ｓ2 にはサンプル値Ｄ−５，Ｄ−４，Ｄ１，Ｄ２，Ｄ３
が正極性であることを示すサインビット信号Ｄ−５S ，
Ｄ−４S ，Ｄ１S ，Ｄ２S ，Ｄ３S が供給されているの
で、上述した如く抽出されたサンプル値Ｄ０が極性反転
せしめられ、（ｄ）のような信号が、対応する積分器に
供給される。これにより当該積分器は、対応する係数ａ
-5，ａ-4，ａ1 ，ａ2 ，ａ3 をサンプル値Ｄ０に応じて
小さくするよう制御することとなる。
【００３１】また、極性切換回路ｓ7 ，ｓ6 には、サン
プル値Ｄ−２，Ｄ−１が負極性であることを示すサイン
ビット信号Ｄ−２S ，Ｄ−１S が供給されているので、
上述した如く抽出されたサンプル値Ｄ０が極性反転され
ることなく、（ｅ）のような信号が、対応する積分器に
供給される。これにより当該積分器は、対応するａ-2，
ａ-1をサンプル値Ｄ０に応じて大きくするよう制御する
こととなる。
プル値Ｄ−２，Ｄ−１が負極性であることを示すサイン
ビット信号Ｄ−２S ，Ｄ−１S が供給されているので、
上述した如く抽出されたサンプル値Ｄ０が極性反転され
ることなく、（ｅ）のような信号が、対応する積分器に
供給される。これにより当該積分器は、対応するａ-2，
ａ-1をサンプル値Ｄ０に応じて大きくするよう制御する
こととなる。
【００３２】一方、サンプル値Ｄ−３の絶対値は、閾値
Ｔｈより小であるので、信号Ｌ−３は論理「０」であ
り、ゼロクロス検出信号が論理「１」を呈しても信号Ｅ
Ｎ−３は論理「１」とならず、データ抽出回路ｅ8´ は
サンプル値Ｄ０を抽出しない。よって、サインビット信
号Ｄ−３S の如何にかかわらず積分器ｉ8 には極性切換
回路ｓ8 から（ｆ）のような信号が送られるので、係数
ａ-3は何ら更新されないこととなる。このことは、サン
プル値Ｄ０が値０からずれている原因がサンプル値Ｄ−
３に存在しないものとして扱われていることに相当す
る。
Ｔｈより小であるので、信号Ｌ−３は論理「０」であ
り、ゼロクロス検出信号が論理「１」を呈しても信号Ｅ
Ｎ−３は論理「１」とならず、データ抽出回路ｅ8´ は
サンプル値Ｄ０を抽出しない。よって、サインビット信
号Ｄ−３S の如何にかかわらず積分器ｉ8 には極性切換
回路ｓ8 から（ｆ）のような信号が送られるので、係数
ａ-3は何ら更新されないこととなる。このことは、サン
プル値Ｄ０が値０からずれている原因がサンプル値Ｄ−
３に存在しないものとして扱われていることに相当す
る。
【００３３】かくして、（ｃ）〜（ｆ）の連結した動作
の繰り返しによって、等化器出力におけるゼロクロスサ
ンプル値Ｄ０が０に近づくこととなる。ここまでは、基
準値（図１参照）を不要とするためにゼロクロスデータ
を用いる場合の例を説明してきたが、以下の如く他のデ
ータを用いるようにしても良い。
の繰り返しによって、等化器出力におけるゼロクロスサ
ンプル値Ｄ０が０に近づくこととなる。ここまでは、基
準値（図１参照）を不要とするためにゼロクロスデータ
を用いる場合の例を説明してきたが、以下の如く他のデ
ータを用いるようにしても良い。
【００３４】ナイキスト第１条件を満たす伝送系または
ＰＲ（１，１）のような伝送系からの信号は、１，−１
のいずれか、または１，０，−１のいずれかの離散的な
値を担うべきものとしている。そこで、基準値を１また
は−１とし、フィルタ出力信号における１近傍のサンプ
ル値または−１近傍のサンプル値を抽出してこれを等化
エラー量として使うようにすることができるのである。
ＰＲ（１，１）のような伝送系からの信号は、１，−１
のいずれか、または１，０，−１のいずれかの離散的な
値を担うべきものとしている。そこで、基準値を１また
は−１とし、フィルタ出力信号における１近傍のサンプ
ル値または−１近傍のサンプル値を抽出してこれを等化
エラー量として使うようにすることができるのである。
【００３５】図７に倣えば、図１２に示される如く等化
エラーを導くことができる。図１２の（Ａ）において
は、基準値を１とし、フィルタ出力から値１近傍のサン
プル値を抽出し、その抽出サンプル値を値１から減じて
等化エラーを生成し、（Ｂ）においては、基準値を−１
とし、フィルタ出力から値−１近傍のサンプル値を抽出
し、その抽出サンプル値を値−１から減じて等化エラー
を生成している。そしてこれら手法（Ａ）及び（Ｂ）の
両方を使って等化エラーを生成することもできるのであ
る。その具体例を図１３に示す。
エラーを導くことができる。図１２の（Ａ）において
は、基準値を１とし、フィルタ出力から値１近傍のサン
プル値を抽出し、その抽出サンプル値を値１から減じて
等化エラーを生成し、（Ｂ）においては、基準値を−１
とし、フィルタ出力から値−１近傍のサンプル値を抽出
し、その抽出サンプル値を値−１から減じて等化エラー
を生成している。そしてこれら手法（Ａ）及び（Ｂ）の
両方を使って等化エラーを生成することもできるのであ
る。その具体例を図１３に示す。
【００３６】図１３の構成は、図９の構成を基礎とする
ものであるが、ここで述べる特徴は、既述した各例に共
通して適用され得るものである。図１３においてデータ
抽出回路ｅ0´ 〜ｅ10´に供給される信号は、ＦＩＲフ
ィルタ６の出力信号を一入力とする減算器Ｓの減算出力
信号である。減算器Ｓの他入力にはセレクタｓｌの出力
が導かれており、セレクタｓｌは、サインビット信号Ｄ
０S に応じて＋１の第１基準値及び−１の第２基準値の
うちのどちらかを選択出力する。
ものであるが、ここで述べる特徴は、既述した各例に共
通して適用され得るものである。図１３においてデータ
抽出回路ｅ0´ 〜ｅ10´に供給される信号は、ＦＩＲフ
ィルタ６の出力信号を一入力とする減算器Ｓの減算出力
信号である。減算器Ｓの他入力にはセレクタｓｌの出力
が導かれており、セレクタｓｌは、サインビット信号Ｄ
０S に応じて＋１の第１基準値及び−１の第２基準値の
うちのどちらかを選択出力する。
【００３７】一方、ゼロクロス検出に代わりここではフ
ィルタ出力の１近傍のサンプル値及び−１近傍のサンプ
ル値を検出する必要があるが、単位遅延素子ｄ5 の出力
信号によって、かかる検出機能が果たされている。すな
わち、単位遅延素子ｄ5 の出力信号Ｌ０が論理「１」を
呈したときは、対応するサンプル値の絶対値が閾値Ｔｈ
よりも大なること、つまりは当該サンプル値が＋１か若
しくは−１を担うものであることを意味するので、この
信号Ｌ０をアンド回路ｎ0 〜ｎ10に入力すれば、フィル
タ出力の１近傍のサンプル値及び−１近傍のサンプル値
を抽出するための信号ＥＮを生成できるのである。
ィルタ出力の１近傍のサンプル値及び−１近傍のサンプ
ル値を検出する必要があるが、単位遅延素子ｄ5 の出力
信号によって、かかる検出機能が果たされている。すな
わち、単位遅延素子ｄ5 の出力信号Ｌ０が論理「１」を
呈したときは、対応するサンプル値の絶対値が閾値Ｔｈ
よりも大なること、つまりは当該サンプル値が＋１か若
しくは−１を担うものであることを意味するので、この
信号Ｌ０をアンド回路ｎ0 〜ｎ10に入力すれば、フィル
タ出力の１近傍のサンプル値及び−１近傍のサンプル値
を抽出するための信号ＥＮを生成できるのである。
【００３８】サインビット信号Ｄ０S は、出力信号Ｌ０
に対応しており、当該サインビット信号Ｄ０S を含むサ
ンプル値の極性を示している。その極性が正を示すもの
であれば、セレクタｓｌは減算器Ｓに基準値＋１を与
え、負を示すものであれば、基準値−１を与える。よっ
て減算器Ｓの出力からは、データ抽出回路ｅ0´ 〜ｅ10
´がフィルタ出力の１近傍のサンプル値を抽出すべきと
きには＋１を基準とする等化エラーが得られ、−１近傍
のサンプル値を抽出すべきときには−１を基準とする等
化エラーが得られる。
に対応しており、当該サインビット信号Ｄ０S を含むサ
ンプル値の極性を示している。その極性が正を示すもの
であれば、セレクタｓｌは減算器Ｓに基準値＋１を与
え、負を示すものであれば、基準値−１を与える。よっ
て減算器Ｓの出力からは、データ抽出回路ｅ0´ 〜ｅ10
´がフィルタ出力の１近傍のサンプル値を抽出すべきと
きには＋１を基準とする等化エラーが得られ、−１近傍
のサンプル値を抽出すべきときには−１を基準とする等
化エラーが得られる。
【００３９】なお、図１３は１，−１の基準値を使った
例であるが、先に述べた通りどちらか一方を使った構成
にしても良いことは勿論、図５及び図８〜図１０の如く
ゼロを基準値に使った構成と組み合わせても良い。この
ように、上記各実施例においては種々の手段を限定的に
説明したが、当業者の設計可能な範囲にて適宜改変する
ことも可能である。
例であるが、先に述べた通りどちらか一方を使った構成
にしても良いことは勿論、図５及び図８〜図１０の如く
ゼロを基準値に使った構成と組み合わせても良い。この
ように、上記各実施例においては種々の手段を限定的に
説明したが、当業者の設計可能な範囲にて適宜改変する
ことも可能である。
【００４０】
【発明の効果】本発明の適応等化器によれば、高いデー
タ伝送効率を維持しつつ回路規模の縮小化を促進するこ
とができる。
タ伝送効率を維持しつつ回路規模の縮小化を促進するこ
とができる。
【図１】従来の適応等化器の構成を示すブロック図。
【図２】本発明による一実施例の適応等化器が適用され
る伝送システムの概略ブロック図。
る伝送システムの概略ブロック図。
【図３】図２の適応等化器の基本構成を示すブロック
図。
図。
【図４】図２の適応等化器に入力するデータ信号のアイ
パターンを示す図。
パターンを示す図。
【図５】第１実施例による適応等化器の構成を示すブロ
ック図。
ック図。
【図６】図５の適応等化器のゼロクロス抽出動作を説明
するための、入力／出力ディジタル信号のサンプル値の
態様を示す図。
するための、入力／出力ディジタル信号のサンプル値の
態様を示す図。
【図７】図５の適応等化器の極性切換動作を説明するた
めのモデル図。
めのモデル図。
【図８】第２実施例による適応等化器の構成を示すブロ
ック図。
ック図。
【図９】第３実施例による適応等化器の構成を示すブロ
ック図。
ック図。
【図１０】第４実施例による適応等化器の構成を示すブ
ロック図。
ロック図。
【図１１】図１０の適応等化器の動作を説明するための
図。
図。
【図１２】他の実施例の動作原理を説明するためのモデ
ル図。
ル図。
【図１３】第５実施例による適応等化器の構成を示すブ
ロック図。
ロック図。
１ 符号化器
２ 伝送路
３ 適応等化器
４ 判定回路
５ 復号器
６ ＦＩＲフィルタ
７ 係数制御回路
８ ゼロクロス抽出器
９ ゼロクロス検出器
９１，９３，ｎ0 〜ｎ10 アンド回路
９２ 排他的オア回路
Ｄ1 〜Ｄn ，ｄ1 〜ｄ10 単位遅延素子
Ｍ0 〜Ｍn 係数乗算器
Ｃ0 〜Ｃn ，Ｃ0´ 〜Ｃn´ ，Ｃ0´´ 〜Ｃn´´ 係
数制御回路 Ａ 加算器 Ｓ 減算器 ｄ0 〜ｄn データ判別回路 ｅ0 〜ｅn データ抽出回路 ｓ0 〜ｓn 極性切換回路 ｉ0 〜ｉn 積分器 ａｂ 絶対値化回路 ｃｍ 大小比較回路 ｓｌ セレクタ
数制御回路 Ａ 加算器 Ｓ 減算器 ｄ0 〜ｄn データ判別回路 ｅ0 〜ｅn データ抽出回路 ｓ0 〜ｓn 極性切換回路 ｉ0 〜ｉn 積分器 ａｂ 絶対値化回路 ｃｍ 大小比較回路 ｓｌ セレクタ
フロントページの続き
(56)参考文献 特開 昭49−21579（ＪＰ，Ａ)
特開 平４−207708（ＪＰ，Ａ)
特開 昭57−190411（ＪＰ，Ａ)
特開 平８−274818（ＪＰ，Ａ)
特開 平３−24823（ＪＰ，Ａ)
宮鍋 庄悟，栗林 祐基，山本薫,
“クロストークキャンセラを用いた高密
度再生システム”，ＰＩＯＮＥＥＲ Ｒ
＆Ｄ，1998年 ９月30日，Ｖｏｌ．８,
Ｎｏ．２，ｐｐ．29−37
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04B 3/00
H04B 7/005 - 7/015
H03H 21/00
G11B 5/00
G11B 7/00
G11B 20/00
ＩＮＳＰＥＣ（ＤＩＡＬＯＧ)
ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (6)
- 【請求項１】 等化誤差を最小化すべく伝送路を経た入
力ディジタル信号に適応信号処理を施し、処理後のディ
ジタル信号を送出する適応等化器であって、 設定される係数に基づいて前記入力ディジタル信号にフ
ィルタリング処理を施す可変係数フィルタと、前記等化
誤差を検出する誤差検出手段と、前記等化誤差に基づい
て前記係数を制御する係数制御手段とを有し、 前記係数制御手段は、前記入力ディジタル信号の各サン
プル値の絶対値が所定値よりも大きいか否かを判別する
判別手段と、前記判別手段によって前記絶対値が所定値
よりも大きいことが判別された場合にそのサンプル値の
極性に応じた極性を前記等化誤差に付与して得られる値
により前記係数を生成する係数生成手段とを有すること
を特徴とする適応等化器。 - 【請求項２】 前記誤差検出手段は、前記処理後のディ
ジタル信号におけるゼロクロス近傍のサンプル値から前
記等化誤差の量を導くことを特徴とする請求項１記載の
適応等化器。 - 【請求項３】 前記係数生成手段は、前記判別手段によ
って前記絶対値が所定値よりも大きいことが判別された
場合に前記処理後のディジタル信号におけるゼロクロス
近傍のサンプル値を抽出する抽出手段と、前記判別手段
によって前記絶対値が所定値よりも大きいことが判別さ
れた場合における前記入力ディジタル信号のサンプル値
の極性が正であるときは前記抽出手段により抽出された
サンプル値の極性を反転するとともにそれ以外の場合は
非反転とする極性切換手段とを有することを特徴とする
請求項２記載の適応等化器。 - 【請求項４】 前記係数生成手段は、前記極性切換手段
の出力信号を積分する積分器を含み、前記積分器の出力
値によって係数を設定することを特徴とする請求項３記
載の適応等化器。 - 【請求項５】 前記誤差検出手段は、前記処理後のディ
ジタル信号における＋１の値近傍のサンプル値から前記
等化誤差の量を導くことを特徴とする請求項１記載の適
応等化器。 - 【請求項６】 前記誤差検出手段は、前記処理後のディ
ジタル信号における−１の値近傍のサンプル値から前記
等化誤差の量を導くことを特徴とする請求項１記載の適
応等化器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13389596A JP3366803B2 (ja) | 1996-05-28 | 1996-05-28 | 適応等化器 |
| US08/852,378 US5768313A (en) | 1996-05-28 | 1997-05-07 | Adaptive equilizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13389596A JP3366803B2 (ja) | 1996-05-28 | 1996-05-28 | 適応等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09321671A JPH09321671A (ja) | 1997-12-12 |
| JP3366803B2 true JP3366803B2 (ja) | 2003-01-14 |
Family
ID=15115623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13389596A Expired - Fee Related JP3366803B2 (ja) | 1996-05-28 | 1996-05-28 | 適応等化器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5768313A (ja) |
| JP (1) | JP3366803B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999567A (en) * | 1996-10-31 | 1999-12-07 | Motorola, Inc. | Method for recovering a source signal from a composite signal and apparatus therefor |
| EP0884844A3 (en) * | 1997-06-11 | 2001-09-26 | Nec Corporation | Adaptive filter, step size control method thereof, and record medium therefor |
| US6286021B1 (en) * | 1997-10-22 | 2001-09-04 | Texas Instruments Incorporated | Apparatus and method for a reduced complexity tap leakage unit in a fast adaptive filter circuit |
| JP3788684B2 (ja) * | 1998-03-06 | 2006-06-21 | パイオニア株式会社 | 波形等化器及びこれを用いたデータ再生装置 |
| US6581080B1 (en) * | 1999-04-16 | 2003-06-17 | Sony United Kingdom Limited | Digital filters |
| JP3928332B2 (ja) | 2000-05-11 | 2007-06-13 | 株式会社日立製作所 | 適応等化回路 |
| US6480151B2 (en) | 2000-12-29 | 2002-11-12 | Lockheed Martin Corporation | GPS receiver interference nuller with no satellite signal distortion |
| US7003228B2 (en) * | 2001-09-11 | 2006-02-21 | Vitesse Semiconductor Corporation | Method and apparatus for improved high-speed adaptive equalization |
| US7301997B1 (en) * | 2001-09-11 | 2007-11-27 | Vitesse Semiconductor Corporation | Method and apparatus for improved high-speed adaptive equalization |
| KR100416265B1 (ko) * | 2001-12-11 | 2004-01-24 | 삼성전자주식회사 | 출력신호의 부호와 절대값을 이용하여 그 동작을 제어하는적응형 등화기 |
| JP4788600B2 (ja) | 2004-09-17 | 2011-10-05 | 日本電気株式会社 | パーシャル・レスポンス伝送システム |
| KR100640591B1 (ko) * | 2004-10-23 | 2006-11-01 | 삼성전자주식회사 | 감소된 면적을 가지는 부분 탭 적응 등화기 |
| JP4575226B2 (ja) * | 2005-04-22 | 2010-11-04 | 三菱電機株式会社 | 適応等化器 |
| US7916779B1 (en) | 2007-09-20 | 2011-03-29 | Integrated Device Technology, Inc. | Adaptive decision feedback equalizer for high data rate serial link receiver |
| EP2182633A1 (en) | 2008-10-30 | 2010-05-05 | University College Cork | Circuits for ultrasonic transducers |
| EP2368227B1 (de) | 2008-12-05 | 2013-10-23 | Helmholtz-Zentrum Potsdam Deutsches GeoForschungsZentrum - GFZ | Verfahren und vorrichtung zur kantenbasierten segmentierung von daten |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5182548A (en) * | 1974-12-27 | 1976-07-20 | Fujitsu Ltd | Jidotokaki |
| US3992616A (en) * | 1975-06-24 | 1976-11-16 | Honeywell Inc. | Receiver equalizer apparatus |
| US5321559A (en) * | 1992-08-27 | 1994-06-14 | Quantum Corporation | Asynchronous peak detection of information embedded within PRML class IV sampling data detection channel |
-
1996
- 1996-05-28 JP JP13389596A patent/JP3366803B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-07 US US08/852,378 patent/US5768313A/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 宮鍋 庄悟，栗林 祐基，山本薫，"クロストークキャンセラを用いた高密度再生システム"，ＰＩＯＮＥＥＲ Ｒ＆Ｄ，１９９８年 ９月３０日，Ｖｏｌ．８，Ｎｏ．２，ｐｐ．２９−３７ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5768313A (en) | 1998-06-16 |
| JPH09321671A (ja) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3366803B2 (ja) | 適応等化器 | |
| JP3540329B2 (ja) | ノイズ予測最尤検出の装置および方法 | |
| US8767813B1 (en) | Circuit and method for finding the sampling phase and canceling intersymbol interference in a decision feedback equalized receiver | |
| EP0363551B1 (en) | Adaptive equalization for recording systems using partial-response signaling | |
| JP3172284B2 (ja) | 信号処理システム | |
| TW484285B (en) | Data receiver including hybrid decision feedback equalizer | |
| US7606301B2 (en) | Method and apparatus for adaptively establishing a sampling phase for decision-feedback equalization | |
| US5644595A (en) | Method and apparatus for an adaptive three tap transversal equalizer for partial-response signaling | |
| EP0370772B1 (en) | Digital signal reproducing apparatus | |
| US6856790B1 (en) | Receiver with dual D.C. noise cancellation circuits | |
| CN101567862B (zh) | 用于通信接收器中的均衡系统与执行均衡的方法 | |
| JPH06188748A (ja) | 適応ビテルビ検出器 | |
| WO2005024822A1 (ja) | 再生信号処理装置、及び再生信号処理方法 | |
| JP3188558B2 (ja) | 適応ビテルビ検出器 | |
| JP4251137B2 (ja) | 信号処理装置及び方法、並びにデジタルデータ再生装置 | |
| JP3087314B2 (ja) | 適応型フィルタ | |
| JP2818997B2 (ja) | ディジタルデータ検出器 | |
| JP3316594B2 (ja) | 波形等化器 | |
| JP3060884B2 (ja) | 自動等化回路 | |
| US6847602B2 (en) | Data detection in optical disk drives using decision feedback equalization | |
| JPH09330564A (ja) | ディジタル情報再生装置 | |
| JP3087342B2 (ja) | 適応型フィルタ | |
| JP3382639B2 (ja) | 適応フィルタ制御回路 | |
| JPH10199146A (ja) | ２値化回路 | |
| JPH07147555A (ja) | 自動等化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |