JPH06188748A - 適応ビテルビ検出器 - Google Patents
適応ビテルビ検出器Info
- Publication number
- JPH06188748A JPH06188748A JP5162750A JP16275093A JPH06188748A JP H06188748 A JPH06188748 A JP H06188748A JP 5162750 A JP5162750 A JP 5162750A JP 16275093 A JP16275093 A JP 16275093A JP H06188748 A JPH06188748 A JP H06188748A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- detection signal
- channel
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 本発明は二つ以上の残存が更新されず、メモ
リ長さ１を有するチャンネルのためのビテルビ検出器を
提供することを目的とする。従来技術のこのタイプのビ
テルビ検出器において、新規の差距離は以前の差距離か
らの飽和関数により抽出される。もしチャンネル変数が
差距離の計算のために仮定される値から異なる場合、従
来技術による検出器の性能は急速に低下してしまう。 【構成】 本発明による検出器において、新規の差距離
は、以前の差距離の飽和関数とチャンネル変数の差のた
めの尺度である補正信号との組み合わせから抽出され
る。
リ長さ１を有するチャンネルのためのビテルビ検出器を
提供することを目的とする。従来技術のこのタイプのビ
テルビ検出器において、新規の差距離は以前の差距離か
らの飽和関数により抽出される。もしチャンネル変数が
差距離の計算のために仮定される値から異なる場合、従
来技術による検出器の性能は急速に低下してしまう。 【構成】 本発明による検出器において、新規の差距離
は、以前の差距離の飽和関数とチャンネル変数の差のた
めの尺度である補正信号との組み合わせから抽出され
る。
Description
【０００１】
【産業上の利用分野】本発明は、記号間隔データ記号を
チャンネルの入力部に供給するためのデータ発信機とチ
ャンネルの出力信号から検出信号を抽出するための手段
及び残存の確率差のための尺度である差距離の値に基づ
いて二つの候補データ・シーケンス（残存）をリカーシ
ブに更新することにより該検出信号により搬送されるデ
ータ記号の最も近似したシーケンスを該検出信号から抽
出するための手段を有する受信機とよりなり、検出手段
は差距離を更新するための適応手段を更に有しており、
新規の差距離は以前の差距離の飽和関数に依存してお
り、縦座標値間隔のための飽和関数は恒等関数に等しい
送信システムに関する。
チャンネルの入力部に供給するためのデータ発信機とチ
ャンネルの出力信号から検出信号を抽出するための手段
及び残存の確率差のための尺度である差距離の値に基づ
いて二つの候補データ・シーケンス（残存）をリカーシ
ブに更新することにより該検出信号により搬送されるデ
ータ記号の最も近似したシーケンスを該検出信号から抽
出するための手段を有する受信機とよりなり、検出手段
は差距離を更新するための適応手段を更に有しており、
新規の差距離は以前の差距離の飽和関数に依存してお
り、縦座標値間隔のための飽和関数は恒等関数に等しい
送信システムに関する。
【０００２】また、本発明はこのタイプの装置に使用さ
れる受信機に関する。
れる受信機に関する。
【０００３】
【従来の技術】前述の送信システム及びこのシステムの
ための受信機は、１９８６年５月のＩＥＥＥトランスア
クションズ・オン・コミュニケーションズ，ＣＯＭ−３
４冊，第５巻，のＲ．Ｇ．Ｗｏｏｄ及びＤ．Ａ．Ｐｅｔ
ｅｒｓｏｎによる「磁気記録チャンネルのクラスＩＶ部
分的応答のビテルビ検出」により知られている。
ための受信機は、１９８６年５月のＩＥＥＥトランスア
クションズ・オン・コミュニケーションズ，ＣＯＭ−３
４冊，第５巻，のＲ．Ｇ．Ｗｏｏｄ及びＤ．Ａ．Ｐｅｔ
ｅｒｓｏｎによる「磁気記録チャンネルのクラスＩＶ部
分的応答のビテルビ検出」により知られている。
【０００４】このタイプの送信システムは、例えば公衆
電話回線網を通じてデータ信号を送信したり磁気テープ
或いはディスクからのデータ信号を再構成するために使
用されてもよい。データ記号が夫々送信媒体を介して送
信されたり又は記録媒体に格納されたりする時、夫々送
信されたり記録されたりするデータ記号は夫々送信媒体
又は記録媒体に連続的に供給されるアナログパルスに変
換される。
電話回線網を通じてデータ信号を送信したり磁気テープ
或いはディスクからのデータ信号を再構成するために使
用されてもよい。データ記号が夫々送信媒体を介して送
信されたり又は記録媒体に格納されたりする時、夫々送
信されたり記録されたりするデータ記号は夫々送信媒体
又は記録媒体に連続的に供給されるアナログパルスに変
換される。
【０００５】一般的に、アナログパルスは時間的に重な
り合わない。もし媒体が限られた帯域幅を有するとき、
パルスは重なり合い始め、多くの場合受信された検出信
号の値が所定の瞬間における単一のデータ記号に依存す
るだけではなく時間的に隣接するデータ記号にも依存す
るということになるであろう。この効果は中間記号干渉
と称される。
り合わない。もし媒体が限られた帯域幅を有するとき、
パルスは重なり合い始め、多くの場合受信された検出信
号の値が所定の瞬間における単一のデータ記号に依存す
るだけではなく時間的に隣接するデータ記号にも依存す
るということになるであろう。この効果は中間記号干渉
と称される。
【０００６】中間記号干渉は媒体の限られた帯域幅によ
り生じるだけではなく、送信又は記録されるアナログパ
ルスの周波数スペクトルに所望の形を与えるために使用
される発信機側の帯域幅限定フィルタの使用によっても
生じる。中間記号干渉の存在はしばしばビット・エラー
・レートを強調することとなる。中間記号干渉の影響を
（実質的に）完全に除外する適当な受信機は、送信され
たデータ記号の可能性のあるシーケンスを決定し、また
データ記号の関連するシーケンスがノイズの無いチャン
ネルを通して送信された時に受信される関連した検出信
号を決定する。そのように得られた全ての検出信号を現
在の検出信号と比較することにより、送信されたデータ
記号の最もありそうなシーケンスが決定される。しか
し、そのような受信機は実際的ではない大きなコンピュ
ータと記憶容量を必要とする。
り生じるだけではなく、送信又は記録されるアナログパ
ルスの周波数スペクトルに所望の形を与えるために使用
される発信機側の帯域幅限定フィルタの使用によっても
生じる。中間記号干渉の存在はしばしばビット・エラー
・レートを強調することとなる。中間記号干渉の影響を
（実質的に）完全に除外する適当な受信機は、送信され
たデータ記号の可能性のあるシーケンスを決定し、また
データ記号の関連するシーケンスがノイズの無いチャン
ネルを通して送信された時に受信される関連した検出信
号を決定する。そのように得られた全ての検出信号を現
在の検出信号と比較することにより、送信されたデータ
記号の最もありそうなシーケンスが決定される。しか
し、そのような受信機は実際的ではない大きなコンピュ
ータと記憶容量を必要とする。
【０００７】この必要とされるコンピュータと記憶容量
を低減するため、一般的に称されるビテルビ検出器がし
ばしば使用される。この検出器において、送信されるデ
ータ記号の最も適当なシーケンスは、限られた数のＭ＝
ＮN-1 の残存をリカーシブに更新することにより決定さ
れ、ここでＬは使用される送信あるいは記録信号の大き
さの数であり、Ｎはサンプル数で表されたチャンネル・
インパルス反応長さである。この数は、チャンネルがＭ
状態で生じるため必要であり、一方受信機は状態間を区
別することが可能であるべきである。
を低減するため、一般的に称されるビテルビ検出器がし
ばしば使用される。この検出器において、送信されるデ
ータ記号の最も適当なシーケンスは、限られた数のＭ＝
ＮN-1 の残存をリカーシブに更新することにより決定さ
れ、ここでＬは使用される送信あるいは記録信号の大き
さの数であり、Ｎはサンプル数で表されたチャンネル・
インパルス反応長さである。この数は、チャンネルがＭ
状態で生じるため必要であり、一方受信機は状態間を区
別することが可能であるべきである。
【０００８】一度関連した確率尺度と共にＭ残存が決定
されると、次のデータ記号が受信された時、各残存は伸
長され、一番近い時点で付加されたデータ記号だけが異
なる複数の残存に分割される。各々の新規の残存に属す
る確率尺度は、新規の残存が抽出される残存の確率尺度
からとその時点の検出信号と期待される検出信号との間
の差のこの新規の残存に属する偶関数とから抽出され
る。適当な偶関数は一般的に称されるＬ1 ノルム（｜Ｘ
｜）及びＬ2 ノルム（Ｘ2 ）であり、Ｌ2 ノルムが最も
使用される。
されると、次のデータ記号が受信された時、各残存は伸
長され、一番近い時点で付加されたデータ記号だけが異
なる複数の残存に分割される。各々の新規の残存に属す
る確率尺度は、新規の残存が抽出される残存の確率尺度
からとその時点の検出信号と期待される検出信号との間
の差のこの新規の残存に属する偶関数とから抽出され
る。適当な偶関数は一般的に称されるＬ1 ノルム（｜Ｘ
｜）及びＬ2 ノルム（Ｘ2 ）であり、Ｌ2 ノルムが最も
使用される。
【０００９】必要な記憶容量とコンピュータ容量が送信
されるデータ記号のシーケンスの長さに独立のままであ
ることを達成するために、また各々の異なる可能なチャ
ンネル状態のために、最も適当な残存だけが保存され
る。ビテルビ検出器は既に軽減されたコンピュータと記
憶容量を必要としているが、この容量は言うまでもなく
むしろ本質的である。
されるデータ記号のシーケンスの長さに独立のままであ
ることを達成するために、また各々の異なる可能なチャ
ンネル状態のために、最も適当な残存だけが保存され
る。ビテルビ検出器は既に軽減されたコンピュータと記
憶容量を必要としているが、この容量は言うまでもなく
むしろ本質的である。
【００１０】上述のジャーナルの論文において、二つ以
上の残存の更新が必要では無い場合に可能なビテルビ検
出器の更なる簡素化が提案されている。これは、送信信
号又は記録信号の可能な値Ｌの数が２に等しく、そして
伝達が１＋Ｄ又は１−Ｄに等しいときの場合であり、こ
こでＤはチャンネル入力信号の一つの記号間隔遅延を表
す。この状態において二つ以上の残存の更新が必要無い
ので、各々の残存のための確率尺度の更新に代わって、
二つの残存の間の差のための尺度である一つ以下の差距
離を更新することが十分であることもある。しかし、既
知のビテルビ検出器は１＋Ｄn 又は１−Ｄn の伝達関数
を有するチャンネルのために使用されてもよい。この目
的のため、検出信号のサンプルが種々のビテルビ検出器
に交互に供給されるのに対して、ｎ個のそのようなビテ
ルビ検出器が使用されるべきである。これはまた、各々
のビテルビ検出器の必要な動作速度がｎの要素によって
低減されるかもしれないという結果をもたらす。
上の残存の更新が必要では無い場合に可能なビテルビ検
出器の更なる簡素化が提案されている。これは、送信信
号又は記録信号の可能な値Ｌの数が２に等しく、そして
伝達が１＋Ｄ又は１−Ｄに等しいときの場合であり、こ
こでＤはチャンネル入力信号の一つの記号間隔遅延を表
す。この状態において二つ以上の残存の更新が必要無い
ので、各々の残存のための確率尺度の更新に代わって、
二つの残存の間の差のための尺度である一つ以下の差距
離を更新することが十分であることもある。しかし、既
知のビテルビ検出器は１＋Ｄn 又は１−Ｄn の伝達関数
を有するチャンネルのために使用されてもよい。この目
的のため、検出信号のサンプルが種々のビテルビ検出器
に交互に供給されるのに対して、ｎ個のそのようなビテ
ルビ検出器が使用されるべきである。これはまた、各々
のビテルビ検出器の必要な動作速度がｎの要素によって
低減されるかもしれないという結果をもたらす。
【００１１】上述のジャーナルの論文により知られた検
出手段において、検出信号の新規の値に属する差距離の
新規の値は古い差距離と検出信号に比例した信号との間
の差の飽和関数に等しい。このような関係において飽和
関数は、間隔の二つの側の内のどちらか一つに位置する
縦座標の値のために、ある縦座標値間隔において恒等関
数ｆ（ｘ）＝ｘに等しくそして第１又は第２の飽和値に
夫々等しい関数を表すことを意味する。飽和値は、例え
ばチャンネルの推定された特性及び差距離を決定するた
めに使用されるノルム（例えばＬ1 又はＬ2 ）により決
定される。
出手段において、検出信号の新規の値に属する差距離の
新規の値は古い差距離と検出信号に比例した信号との間
の差の飽和関数に等しい。このような関係において飽和
関数は、間隔の二つの側の内のどちらか一つに位置する
縦座標の値のために、ある縦座標値間隔において恒等関
数ｆ（ｘ）＝ｘに等しくそして第１又は第２の飽和値に
夫々等しい関数を表すことを意味する。飽和値は、例え
ばチャンネルの推定された特性及び差距離を決定するた
めに使用されるノルム（例えばＬ1 又はＬ2 ）により決
定される。
【００１２】差距離の新規の値から、どのように残存が
伸長されるかを直接決定できる。もし差距離の新規な値
が（実質的に）飽和関数の直線間隔にある時は、二つの
残存はこの残存の一番最新の記号の値に等しい値を有し
た記号によって伸長される。新規の差距離が位置するこ
ともある二つの飽和領域において、新規の残存は、それ
に二つの可能な記号値を付加することによって第１又は
第２の残存を二つの新規な残存まで伸長することにより
得られる。これに関して、予備符号化が用いられる時に
逆予備符号化を残存生成と組み合わせる可能性があるた
めに、夫々送信又は記録されるべき記号の予備符号化は
生じない。
伸長されるかを直接決定できる。もし差距離の新規な値
が（実質的に）飽和関数の直線間隔にある時は、二つの
残存はこの残存の一番最新の記号の値に等しい値を有し
た記号によって伸長される。新規の差距離が位置するこ
ともある二つの飽和領域において、新規の残存は、それ
に二つの可能な記号値を付加することによって第１又は
第２の残存を二つの新規な残存まで伸長することにより
得られる。これに関して、予備符号化が用いられる時に
逆予備符号化を残存生成と組み合わせる可能性があるた
めに、夫々送信又は記録されるべき記号の予備符号化は
生じない。
【００１３】
【発明が解決しようとする課題】従来技術の送信システ
ムの問題点は、非常に特別の伝達関数、即ち（１＋
Ｄn）又は（１−Ｄn ）を有するチャンネルの限られた
クラスでの最適な性能だけを提供することである。本発
明の目的は、複雑さを加えることなくチャンネルのより
大きなクラスでの最適な性能を提供する前述のような送
信システムを提供することである。
ムの問題点は、非常に特別の伝達関数、即ち（１＋
Ｄn）又は（１−Ｄn ）を有するチャンネルの限られた
クラスでの最適な性能だけを提供することである。本発
明の目的は、複雑さを加えることなくチャンネルのより
大きなクラスでの最適な性能を提供する前述のような送
信システムを提供することである。
【００１４】
【課題を解決するための手段】この目的のために、本発
明は、新規の差距離は飽和関数と補正信号との組み合わ
せであり、補正信号は該検出信号とその時点でのチャン
ネル変数と仮定したチャンネル変数との間の差のための
尺度である補正変数とに依存することを特徴とする。
明は、新規の差距離は飽和関数と補正信号との組み合わ
せであり、補正信号は該検出信号とその時点でのチャン
ネル変数と仮定したチャンネル変数との間の差のための
尺度である補正変数とに依存することを特徴とする。
【００１５】（仮定の）固定されたチャンネル特性に基
づく飽和関数をその時点でのチャンネル変数と仮定の固
定チャンネル変数との間の差の効果のために補償する補
正信号と組み合わせることにより、仮定のチャンネル変
数と異なるチャンネル変数にもかかわらず、残存の間の
確率の差の代表として残る差距離が得られる。これは以
下に更に説明される。補正期間の正確な形は選定された
ノルム（Ｌ1 又はＬ2）に依存する。
づく飽和関数をその時点でのチャンネル変数と仮定の固
定チャンネル変数との間の差の効果のために補償する補
正信号と組み合わせることにより、仮定のチャンネル変
数と異なるチャンネル変数にもかかわらず、残存の間の
確率の差の代表として残る差距離が得られる。これは以
下に更に説明される。補正期間の正確な形は選定された
ノルム（Ｌ1 又はＬ2）に依存する。
【００１６】米国特許第４，８４７，８７１号はインパ
ルス反応の見積もりに使用されるチャンネルのインパル
ス反応にそれ自身適応するビテルビ検出器を開示してい
る。しかし、これは差距離を利用するビテルビ検出器で
はなく、結果としてこのビテルビ検出器は本発明のビテ
ルビ検出器よりも非常に複雑である。本発明による一実
施例は、縦座標値間隔は検出信号の振幅の見積もりに比
例することを特徴とする。
ルス反応の見積もりに使用されるチャンネルのインパル
ス反応にそれ自身適応するビテルビ検出器を開示してい
る。しかし、これは差距離を利用するビテルビ検出器で
はなく、結果としてこのビテルビ検出器は本発明のビテ
ルビ検出器よりも非常に複雑である。本発明による一実
施例は、縦座標値間隔は検出信号の振幅の見積もりに比
例することを特徴とする。
【００１７】（実質的に）直線領域の大きさを検出信号
の振幅の見積もりに比例させることにより、異なる振幅
を有する検出信号のために連続して良好に作動する受信
機が得られる。結果として、例えば検出手段の入力信号
を一定に保つためのＡＧＣ増幅器の使用は省略されても
よい。本発明の更なる実施例は、検出手段は差距離を少
なくとも二つの成分の形として格納して適用し且つ成分
の値に基づいて残存を更新するための手段よりなること
を特徴とする。
の振幅の見積もりに比例させることにより、異なる振幅
を有する検出信号のために連続して良好に作動する受信
機が得られる。結果として、例えば検出手段の入力信号
を一定に保つためのＡＧＣ増幅器の使用は省略されても
よい。本発明の更なる実施例は、検出手段は差距離を少
なくとも二つの成分の形として格納して適用し且つ成分
の値に基づいて残存を更新するための手段よりなること
を特徴とする。
【００１８】差距離を少なくとも二つの成分の形に格納
することにより、この格納のためにより簡単な格納手段
で十分であることが達成される。検出信号の各々の新規
の値にとって、差距離は実際に成分から抽出されること
は必要では無い。差距離の適応と見積もりは、差距離そ
れ自身を継続的に決定する必要性無しで、前記成分に基
づいて効力を発揮することもあることは納得できる。
することにより、この格納のためにより簡単な格納手段
で十分であることが達成される。検出信号の各々の新規
の値にとって、差距離は実際に成分から抽出されること
は必要では無い。差距離の適応と見積もりは、差距離そ
れ自身を継続的に決定する必要性無しで、前記成分に基
づいて効力を発揮することもあることは納得できる。
【００１９】本発明の更なる実施例は、入力信号から検
出信号を抽出するための手段は残存の一つ及び検出手段
に格納されたチャンネル・モデルから中間記号干渉のた
めの補償信号を抽出し且つ入力信号から補償信号を減算
することにより検出信号を抽出するための手段よりなる
ことを特徴とする。入力信号と残存のうちの一つから抽
出された中間記号干渉補償信号とから検出信号を抽出す
ることによって、検出手段を大きく複雑化すること無し
に、検出信号の二つの記号インターバルより長く続くイ
ンパルス反応を有したチャンネルのための検出手段の使
用が可能である。
出信号を抽出するための手段は残存の一つ及び検出手段
に格納されたチャンネル・モデルから中間記号干渉のた
めの補償信号を抽出し且つ入力信号から補償信号を減算
することにより検出信号を抽出するための手段よりなる
ことを特徴とする。入力信号と残存のうちの一つから抽
出された中間記号干渉補償信号とから検出信号を抽出す
ることによって、検出手段を大きく複雑化すること無し
に、検出信号の二つの記号インターバルより長く続くイ
ンパルス反応を有したチャンネルのための検出手段の使
用が可能である。
【００２０】本発明の好適な実施例は、受信機は検出信
号から補正変数を適応的に抽出するための適応手段より
なることを特徴とする。補正変数のために必要な値を検
出信号から適応的に抽出することにより、受信機は時間
的に変化可能なチャンネルにそれ自身が自動的に適応可
能である。受信された入力信号からチャンネル変数を適
応的に抽出するための多くの方法が知られている。それ
らの多くは、Ｍａｒｃｅｌ Ｄｅｋｋｅｒ Ｉｎｃ．の
Ｍ．Ｇ．Ｂｅｌｌａｎｇｅｒによる”適応デジタル・フ
ィルタ及び信号分析”，１９８７，ＩＳＢＮ０−８２４
７−７７８８−０に記載されている。
号から補正変数を適応的に抽出するための適応手段より
なることを特徴とする。補正変数のために必要な値を検
出信号から適応的に抽出することにより、受信機は時間
的に変化可能なチャンネルにそれ自身が自動的に適応可
能である。受信された入力信号からチャンネル変数を適
応的に抽出するための多くの方法が知られている。それ
らの多くは、Ｍａｒｃｅｌ Ｄｅｋｋｅｒ Ｉｎｃ．の
Ｍ．Ｇ．Ｂｅｌｌａｎｇｅｒによる”適応デジタル・フ
ィルタ及び信号分析”，１９８７，ＩＳＢＮ０−８２４
７−７７８８−０に記載されている。
【００２１】
【実施例】図１に示される送信システムにおいて、送信
されるべき記号ａk のシーケンスは送信器２により送信
に適当な信号に変換される。この信号はチャンネル４に
供給される。このチャンネルは慣用の送信チャンネルで
もよく磁気または光記録媒体でもよい。チャンネル４の
出力信号は受信機６に供給される。受信機６において、
入力信号から検出信号を抽出する抽出手段８は、受信機
の入力信号から検出信号を抽出する。抽出信号８は慣用
的に例えば中間記号干渉を部分的に抑制するフィルタよ
りなる。検出信号は、送信される記号のシーケンスの決
定
されるべき記号ａk のシーケンスは送信器２により送信
に適当な信号に変換される。この信号はチャンネル４に
供給される。このチャンネルは慣用の送信チャンネルで
もよく磁気または光記録媒体でもよい。チャンネル４の
出力信号は受信機６に供給される。受信機６において、
入力信号から検出信号を抽出する抽出手段８は、受信機
の入力信号から検出信号を抽出する。抽出信号８は慣用
的に例えば中間記号干渉を部分的に抑制するフィルタよ
りなる。検出信号は、送信される記号のシーケンスの決
定
【００２２】
【外１】
【００２３】を検出信号から抽出する検出手段１０に供
給される。同様に、記号
給される。同様に、記号
【００２４】
【外２】
【００２５】のシーケンスが、入力信号から検出信号を
抽出するために使用される抽出手段８に供給されること
も可能である。図２に示される検出手段１０は、差距離
Δk を更新するためのメモリ１４よりなる。適応手段は
加算回路１２と飽和関数を生成するための関数発生器１
８とよりなる。メモリ１４の出力は関数発生器１８の第
１の入力に接続される。検出信号ｒk は関数発生器１８
の第２の入力に供給される。出力信号Ｓ（Δ）を搬送す
る関数発生器１８の出力は、加算回路１２の第１の入力
に接続される。加算回路１２の第２の入力には補正信号
Ｃk が供給される。加算回路１２の出力はメモリ１４の
入力に接続される。
抽出するために使用される抽出手段８に供給されること
も可能である。図２に示される検出手段１０は、差距離
Δk を更新するためのメモリ１４よりなる。適応手段は
加算回路１２と飽和関数を生成するための関数発生器１
８とよりなる。メモリ１４の出力は関数発生器１８の第
１の入力に接続される。検出信号ｒk は関数発生器１８
の第２の入力に供給される。出力信号Ｓ（Δ）を搬送す
る関数発生器１８の出力は、加算回路１２の第１の入力
に接続される。加算回路１２の第２の入力には補正信号
Ｃk が供給される。加算回路１２の出力はメモリ１４の
入力に接続される。
【００２６】出力信号ｍ+ を搬送する関数発生器１８の
第２の出力は、ＯＲゲート２４の第１の入力とシフト・
レジスタ２０の制御入力ＬＰとに接続される。出力信号
ｍ-を搬送する関数発生器１８の第３の出力は、ＯＲゲ
ート２６の第１の入力とシフト・レジスタ２２の制御入
力ＬＰとに接続される。出力信号ｍ0 を搬送する関数発
生器１８の第４の出力は、ＯＲゲート２４の第２の入力
とＯＲゲート２６の第２の入力とに接続される。ＯＲゲ
ート２４の出力はシフト・レジスタ２２の制御入力ＳＨ
に接続される。ＯＲゲート２６の出力はシフト・レジス
タ２０の制御入力ＳＨに接続される。
第２の出力は、ＯＲゲート２４の第１の入力とシフト・
レジスタ２０の制御入力ＬＰとに接続される。出力信号
ｍ-を搬送する関数発生器１８の第３の出力は、ＯＲゲ
ート２６の第１の入力とシフト・レジスタ２２の制御入
力ＬＰとに接続される。出力信号ｍ0 を搬送する関数発
生器１８の第４の出力は、ＯＲゲート２４の第２の入力
とＯＲゲート２６の第２の入力とに接続される。ＯＲゲ
ート２４の出力はシフト・レジスタ２２の制御入力ＳＨ
に接続される。ＯＲゲート２６の出力はシフト・レジス
タ２０の制御入力ＳＨに接続される。
【００２７】固定ロジック”＋１”値はシフト・レジス
タ２２の入力に供給され、固定ロジック”−１”値はシ
フト・レジスタ２０の入力に供給される。シフト・レジ
スタ２０の各々のセルの出力はシフト・レジスタ２２の
連続したセルの入力に連結され、シフト・レジスタ２２
の各々のセルの出力はシフト・レジスタ２０の連続した
セルの入力に連結される。
タ２２の入力に供給され、固定ロジック”−１”値はシ
フト・レジスタ２０の入力に供給される。シフト・レジ
スタ２０の各々のセルの出力はシフト・レジスタ２２の
連続したセルの入力に連結され、シフト・レジスタ２２
の各々のセルの出力はシフト・レジスタ２０の連続した
セルの入力に連結される。
【００２８】差距離Δk はメモリ１４に格納される。関
数発生器は差距離と検出信号ｒk の格納された値から出
力信号Ｓ（Δk ）を抽出する。加算回路１２において、
関数発生器の出力信号は、期待されるチャンネル変数か
らの現時点におけるチャンネル変数の差のための尺度で
ある補正信号Ｃk と組み合わされる。飽和関数と補正信
号との値は、以下により詳細に説明される。
数発生器は差距離と検出信号ｒk の格納された値から出
力信号Ｓ（Δk ）を抽出する。加算回路１２において、
関数発生器の出力信号は、期待されるチャンネル変数か
らの現時点におけるチャンネル変数の差のための尺度で
ある補正信号Ｃk と組み合わされる。飽和関数と補正信
号との値は、以下により詳細に説明される。
【００２９】信号ｍ+ ，ｍ0 及びｍ- はどの様に残存が
伸長されるかを示す。ｍ+ ，ｍ0 及びｍ- の論理値は、
信号Δk 又はＳ（Δk ）がある領域により決定される。
もしΔk がＳ（Δk ）が第１の（例えば最小の）飽和値
を採用するような値を有するならば、信号ｍ- はアクテ
ィブである。もしΔk が飽和関数の直線領域にあるな
ら、信号ｍ0 はアクティブである。もしΔk がＳ
（Δk ）が第２の（例えば最大の）飽和値を採用するよ
うな値を有するならば、信号ｍ+ はアクティブである。
伸長されるかを示す。ｍ+ ，ｍ0 及びｍ- の論理値は、
信号Δk 又はＳ（Δk ）がある領域により決定される。
もしΔk がＳ（Δk ）が第１の（例えば最小の）飽和値
を採用するような値を有するならば、信号ｍ- はアクテ
ィブである。もしΔk が飽和関数の直線領域にあるな
ら、信号ｍ0 はアクティブである。もしΔk がＳ
（Δk ）が第２の（例えば最大の）飽和値を採用するよ
うな値を有するならば、信号ｍ+ はアクティブである。
【００３０】二つの残存はシフト・レジスタ２０及び２
２に夫々格納される。シフト・レジスタ２０は、その最
も近い時点での記号ａk の見積もり
２に夫々格納される。シフト・レジスタ２０は、その最
も近い時点での記号ａk の見積もり
【００３１】
【外３】
【００３２】が論理”−１”値を有する残存を収容し、
シフト・レジスタ２０は、その最も近い時の記号ａk の
見積もり
シフト・レジスタ２０は、その最も近い時の記号ａk の
見積もり
【００３３】
【外４】
【００３４】が論理”＋１”値を有する残存を収容す
る。信号ｍ0 がアクティブであるとき、二つのＯＲゲー
ト２４及び２６の出力はアクティブであり二つのシフト
・レジスタの制御入力ＳＨはアクティブとされ、二つの
シフト・レジスタの入力信号の論理値は関連するシフト
・レジスタにシフトされる。これは二つの残存は最も近
い時点のしかし一つの記号に等しい記号により伸長され
ることを意味する。
る。信号ｍ0 がアクティブであるとき、二つのＯＲゲー
ト２４及び２６の出力はアクティブであり二つのシフト
・レジスタの制御入力ＳＨはアクティブとされ、二つの
シフト・レジスタの入力信号の論理値は関連するシフト
・レジスタにシフトされる。これは二つの残存は最も近
い時点のしかし一つの記号に等しい記号により伸長され
ることを意味する。
【００３５】信号ｍ+ がアクティブであるとき、シフト
・レジスタ２０の制御入力ＬＰはアクティブにされ、Ｏ
Ｒゲート２４の出力がアクティブにされる結果としてシ
フト・レジスタ２２の制御入力ＳＨはアクティブとされ
る。これは、シフト・レジスタ２２に格納されていた残
存は一つの位置だけシフトされてシフト・レジスタ２０
に渡されたことを意味する。加えて、シフト・レジスタ
２２の入力信号のロジック値は、このシフト・レジスタ
２０にシフトされる。これは二つの残存は一番近い時点
の記号に等しいことを意味する。そのような状態はマー
ジ（組み合せ）と呼ばれる。
・レジスタ２０の制御入力ＬＰはアクティブにされ、Ｏ
Ｒゲート２４の出力がアクティブにされる結果としてシ
フト・レジスタ２２の制御入力ＳＨはアクティブとされ
る。これは、シフト・レジスタ２２に格納されていた残
存は一つの位置だけシフトされてシフト・レジスタ２０
に渡されたことを意味する。加えて、シフト・レジスタ
２２の入力信号のロジック値は、このシフト・レジスタ
２０にシフトされる。これは二つの残存は一番近い時点
の記号に等しいことを意味する。そのような状態はマー
ジ（組み合せ）と呼ばれる。
【００３６】もしｍ- がアクティブであるとき、シフト
・レジスタ２２の制御入力ＬＰはアクティブにされ、Ｏ
Ｒゲート２６の出力がアクティブになる結果としてシフ
ト・レジスタ２０の制御入力ＳＨはアクティブとされ
る。これは、シフト・レジスタ２０に格納されていた残
存は一つの位置だけシフトされてシフト・レジスタ２２
に渡されたことを意味する。加えて、シフト・レジスタ
２０の入力信号のロジック値は、このシフト・レジスタ
２２にシフトされる。
・レジスタ２２の制御入力ＬＰはアクティブにされ、Ｏ
Ｒゲート２６の出力がアクティブになる結果としてシフ
ト・レジスタ２０の制御入力ＳＨはアクティブとされ
る。これは、シフト・レジスタ２０に格納されていた残
存は一つの位置だけシフトされてシフト・レジスタ２２
に渡されたことを意味する。加えて、シフト・レジスタ
２０の入力信号のロジック値は、このシフト・レジスタ
２２にシフトされる。
【００３７】δ記号間隔に関して遅延され記号
【００３８】
【外５】
【００３９】について決定された
【００４０】
【外６】
【００４１】は、シフト・レジスタ２０又は２２のどち
らかからの出力から出されることもある。必要なメモリ
長さδは、その時点でより適当な残存を収容しているシ
フト・レジスタから記号
らかからの出力から出されることもある。必要なメモリ
長さδは、その時点でより適当な残存を収容しているシ
フト・レジスタから記号
【００４２】
【外７】
【００４３】を出すことにより大きく減少されてもよ
い。これは差Δk の記号に基づいて簡単になされること
もある。もし
い。これは差Δk の記号に基づいて簡単になされること
もある。もし
【００４４】
【外８】
【００４５】予備符号化が送信システムのデータ発信機
に使用される場合は、ここで
に使用される場合は、ここで
【００４６】
【外９】
【００４７】は２を法とする付加を表し、復号器の使用
を必要とせずに受信機内の符号化されない記号の回復を
可能とする。この目的のために、点線によって図２に簡
略に示されるように、シフト・レジスタ２０（内容
を必要とせずに受信機内の符号化されない記号の回復を
可能とする。この目的のために、点線によって図２に簡
略に示されるように、シフト・レジスタ２０（内容
【００４８】
【外１０】
【００４９】を搬送する）の第１のセルの両方の入力信
号以上は交換されない。図３は伝達関数Ｈ（Ｄ）＝α−
β・Ｄを有するチャンネルのために使用される第１の飽
和関数を示し、ここでα及びβはチャンネル変数であ
り、Ｄは一つの記号期間にわたる遅延のためのデータ伝
達技術における記法慣例である。飽和関数の直線部分は
線Ｓ（Δ）＝Δ上に位置し、飽和値は夫々ｒk ＋αとｒ
k −αに等しい。三つの直線部分（ａ）よりなる飽和関
数は流れ曲線（ｂ）に近似することがわかる。この事実
は関数発生器１８がアナログ回路によって形成される場
合に特に有利である。以下に、適当な補正信号Ｃk と組
み合わされた図３に示される飽和関数は、実際に記号
号以上は交換されない。図３は伝達関数Ｈ（Ｄ）＝α−
β・Ｄを有するチャンネルのために使用される第１の飽
和関数を示し、ここでα及びβはチャンネル変数であ
り、Ｄは一つの記号期間にわたる遅延のためのデータ伝
達技術における記法慣例である。飽和関数の直線部分は
線Ｓ（Δ）＝Δ上に位置し、飽和値は夫々ｒk ＋αとｒ
k −αに等しい。三つの直線部分（ａ）よりなる飽和関
数は流れ曲線（ｂ）に近似することがわかる。この事実
は関数発生器１８がアナログ回路によって形成される場
合に特に有利である。以下に、適当な補正信号Ｃk と組
み合わされた図３に示される飽和関数は、実際に記号
【００５０】
【外１１】
【００５１】の最適決定に導くことが示される。飽和関
数を抽出するために、確率尺度λk + を有しその最も近
い時点の記号が論理”＋１”値を有する残存Ｐk + があ
ると仮定する。他方の残存Ｐk - は、最も近い時点での
記号として論理”−１”値と確率尺度λk - を有する。
残存Ｐk + とＰk - を以前の残存Ｐk-1 + とＰk-1 - と
から抽出するために、先ず四つの遷移可能性が決定され
る。この目的のために、Ｌ2 ノルムがこの抽出のために
使用される。もしチャンネル伝達関数Ｈ（Ｄ）＝α−β
・Ｄが開始されると、以下が四つの遷移可能性
数を抽出するために、確率尺度λk + を有しその最も近
い時点の記号が論理”＋１”値を有する残存Ｐk + があ
ると仮定する。他方の残存Ｐk - は、最も近い時点での
記号として論理”−１”値と確率尺度λk - を有する。
残存Ｐk + とＰk - を以前の残存Ｐk-1 + とＰk-1 - と
から抽出するために、先ず四つの遷移可能性が決定され
る。この目的のために、Ｌ2 ノルムがこの抽出のために
使用される。もしチャンネル伝達関数Ｈ（Ｄ）＝α−β
・Ｄが開始されると、以下が四つの遷移可能性
【００５２】
【外１２】
【００５３】のユークリッド重みを持つ：
【００５４】
【数１】
【００５５】関連する確率尺度と共の新規の残存は、＋
１記号と−１記号の両方により古い残存を伸長すること
により見いだされることもある。ここで＋１で終結する
二つの残存と−１で終結する二つの残存とがある。＋１
で終結する二つの残存から、より小さな確率を有する残
存が決定され、格納される。同様なことが−１で終結す
る二つの残存にも生じる。もしチャンネル・ノイズがホ
ワイト・ノイズであると仮定されるとき、新規の確率尺
度はユークリッド重みを以前の確率尺度に付加すること
により決定されてもよい。この仮定により、以下が残り
の新規の残存の確率を持つ：
１記号と−１記号の両方により古い残存を伸長すること
により見いだされることもある。ここで＋１で終結する
二つの残存と−１で終結する二つの残存とがある。＋１
で終結する二つの残存から、より小さな確率を有する残
存が決定され、格納される。同様なことが−１で終結す
る二つの残存にも生じる。もしチャンネル・ノイズがホ
ワイト・ノイズであると仮定されるとき、新規の確率尺
度はユークリッド重みを以前の確率尺度に付加すること
により決定されてもよい。この仮定により、以下が残り
の新規の残存の確率を持つ：
【００５６】
【数２】
【００５７】もしλk - −λk + に等しい差距離Δk が
導入された場合は、（２）は以下のように記されてもよ
い。
導入された場合は、（２）は以下のように記されてもよ
い。
【００５８】
【数３】
【００５９】二次項を計算し、ＭＩＮ関数から幾つかの
項を削除すると以下の結果となる：
項を削除すると以下の結果となる：
【００６０】
【数４】
【００６１】差距離Δk が
【００６２】
【外１３】
【００６３】に設定されると、（４）は以下のように変
化する：
化する：
【００６４】
【数５】
【００６５】（５）において、三つの異なる領域が
【００６６】
【外１４】
【００６７】のために区別される。第１の領域は
【００６８】
【外１５】
【００６９】を持つ。（１）及び（３）から、もし
【００７０】
【外１６】
【００７１】がこの領域にある場合は、二つの残存は夫
々−１，＋１と−１，−１に終結するという結果とな
る。両方の残存は最後から二番目の記号（−１）を共通
に有する。これは負の組み合わせ（ｍ- ）と称される。
第２の領域は
々−１，＋１と−１，−１に終結するという結果とな
る。両方の残存は最後から二番目の記号（−１）を共通
に有する。これは負の組み合わせ（ｍ- ）と称される。
第２の領域は
【００７２】
【外１７】
【００７３】を持つ。（１）及び（３）とから、残って
いる二つの残存は夫々−１，−１と＋１，＋１とに終結
するという結果となる。ｍ0 と称される組み合わせは無
い。第３の領域は夫々＋１，＋１と＋１，−１とに終結
する残存に対応する
いる二つの残存は夫々−１，−１と＋１，＋１とに終結
するという結果となる。ｍ0 と称される組み合わせは無
い。第３の領域は夫々＋１，＋１と＋１，−１とに終結
する残存に対応する
【００７４】
【外１８】
【００７５】を持つ。これは正の組み合わせ（ｍ+ ）と
称される。（５）にρ＝（α−β）／β（ρは本発明の
考えによる補正変数である）を代入すると下記の表に要
約される結果となる。
称される。（５）にρ＝（α−β）／β（ρは本発明の
考えによる補正変数である）を代入すると下記の表に要
約される結果となる。
【００７６】
【表１】
【００７７】表による
【００７８】
【外１９】
【００７９】の間の関係は、図３に示される飽和関数と
補正信号との組み合せにより与えられる
補正信号との組み合せにより与えられる
【００８０】
【外２０】
【００８１】の間の関係である。図２の補正信号はρｒ
k に等しい。もし
k に等しい。もし
【００８２】
【外２１】
【００８３】がλk + −λk - として定義されるなら
ば、表１の基礎を形成する
ば、表１の基礎を形成する
【００８４】
【外２２】
【００８５】の仮定とは対照的に、飽和関数は表２に示
されるように得られる。
されるように得られる。
【００８６】
【表２】
【００８７】図４は図３に等価な飽和関数を示す。図４
に示される飽和関数は、β／αの要素により図２の全て
の信号をスケーリングすることにより、そして差距離
に示される飽和関数は、β／αの要素により図２の全て
の信号をスケーリングすることにより、そして差距離
【００８８】
【外２３】
【００８９】を
【００９０】
【外２４】
【００９１】に等しい抽出された差距離Δ' k-1 により
置き換えることにより飽和関数から抽出されてもよい。
ここでγ（本発明の考えによる補正変数）は（α−β）
／αに等しい。Δ' k とΔ' k-1 の関係は残存の関連す
る伸長と同様に以下の表で与えられる。
置き換えることにより飽和関数から抽出されてもよい。
ここでγ（本発明の考えによる補正変数）は（α−β）
／αに等しい。Δ' k とΔ' k-1 の関係は残存の関連す
る伸長と同様に以下の表で与えられる。
【００９２】
【表３】
【００９３】ここで補正信号はγｒk に等しい。図５は
他の可能性のある飽和関数を示す。この飽和関数のため
の差距離を決定するため、Ｌ2 ノルムの代わりにＬ1 ノ
ルムが開始される。Ｌ1 ノルムは、この場合特定の残存
のための信号の期待値とｒk の実際に生じる値との間の
差であるその偏角の絶対値に等しい。図５に相当する表
は以下に示される。
他の可能性のある飽和関数を示す。この飽和関数のため
の差距離を決定するため、Ｌ2 ノルムの代わりにＬ1 ノ
ルムが開始される。Ｌ1 ノルムは、この場合特定の残存
のための信号の期待値とｒk の実際に生じる値との間の
差であるその偏角の絶対値に等しい。図５に相当する表
は以下に示される。
【００９４】
【表４】
【００９５】ｙ≧０のために、関数ｓａｔ（ｘ）は以下
のように定義される：
のように定義される：
【００９６】
【数６】
【００９７】補正信号はマージが生じない（ｍ0 ）とき
にのみ存在する。夫々ｒk の大きい又は小さい値のため
に、表４によれば飽和関数は＋α又は−αの一定値に夫
々縮退する。図６に示される関数発生器１８において、
信号
にのみ存在する。夫々ｒk の大きい又は小さい値のため
に、表４によれば飽和関数は＋α又は−αの一定値に夫
々縮退する。図６に示される関数発生器１８において、
信号
【００９８】
【外２５】
【００９９】を搬送する入力は比較器３４の正の入力と
比較器３６の負の入力とスイッチ４２の第１の接点に接
続される。入力信号ｒk を搬送する入力は加算回路３０
の第１の入力と減算回路３２の第１の入力とに接続され
る。加算回路の第２の入力には、もし図３〔図４〕に示
される飽和関数が認識されたときは、チャンネル変数α
〔β〕の見積もりが供給される。減算回路３２の第２の
（負の）入力にも同様にチャンネル変数α〔β〕の見積
もりが供給される。
比較器３６の負の入力とスイッチ４２の第１の接点に接
続される。入力信号ｒk を搬送する入力は加算回路３０
の第１の入力と減算回路３２の第１の入力とに接続され
る。加算回路の第２の入力には、もし図３〔図４〕に示
される飽和関数が認識されたときは、チャンネル変数α
〔β〕の見積もりが供給される。減算回路３２の第２の
（負の）入力にも同様にチャンネル変数α〔β〕の見積
もりが供給される。
【０１００】加算回路３０の出力は比較器３４の負の入
力とスイッチ４０の第１の接点とに接続される。減算回
路３２の出力は比較器３６の正の入力とスイッチ４４の
第１の接点とに接続される。出力信号ｍ+ を搬送する比
較器３４の出力はＮＯＲゲート３８の第１の入力とスイ
ッチ４０の制御入力とに接続される。出力信号ｍ- を搬
送する比較器３６の出力はＮＯＲゲート３８の第２の入
力とスイッチ４４の制御入力とに接続される。出力信号
ｍ0 を搬送するＮＯＲゲート３８の出力はスイッチ４２
の制御入力に接続される。各々のスイッチ４０，４２及
び４４の第２の接点は関数発生器１８の出力信号が利用
可能な共通の合流点に接続される。
力とスイッチ４０の第１の接点とに接続される。減算回
路３２の出力は比較器３６の正の入力とスイッチ４４の
第１の接点とに接続される。出力信号ｍ+ を搬送する比
較器３４の出力はＮＯＲゲート３８の第１の入力とスイ
ッチ４０の制御入力とに接続される。出力信号ｍ- を搬
送する比較器３６の出力はＮＯＲゲート３８の第２の入
力とスイッチ４４の制御入力とに接続される。出力信号
ｍ0 を搬送するＮＯＲゲート３８の出力はスイッチ４２
の制御入力に接続される。各々のスイッチ４０，４２及
び４４の第２の接点は関数発生器１８の出力信号が利用
可能な共通の合流点に接続される。
【０１０１】関数発生器１８の動作を、図３の飽和関数
が認識された場合のために説明する。比較器３４の負の
入力において、信号ｒk ＋αが利用可能であり、比較器
３６の正の入力において、信号ｒk −αが利用可能であ
る。比較器３６の正の入力において
が認識された場合のために説明する。比較器３４の負の
入力において、信号ｒk ＋αが利用可能であり、比較器
３６の正の入力において、信号ｒk −αが利用可能であ
る。比較器３６の正の入力において
【０１０２】
【外２６】
【０１０３】が利用可能であるため、比較器３４の出力
はもし
はもし
【０１０４】
【外２７】
【０１０５】がｒk ＋αを越えた場合はアクティブとな
る。比較器３６の出力は、正のαに対してｒk −αは常
にｒk ＋αより小さいため、この状況では決してアクテ
ィブにはならない。信号ｍ+ がアクティブであるため、
出力信号ｍ0 はアクティブになることができない。信号
ｍ+ がアクティブであるためスイッチ４０は閉じられ、
関数発生器の出力信号はｒk ＋αに等しくなる。
る。比較器３６の出力は、正のαに対してｒk −αは常
にｒk ＋αより小さいため、この状況では決してアクテ
ィブにはならない。信号ｍ+ がアクティブであるため、
出力信号ｍ0 はアクティブになることができない。信号
ｍ+ がアクティブであるためスイッチ４０は閉じられ、
関数発生器の出力信号はｒk ＋αに等しくなる。
【０１０６】比較器３６の出力はもし信号
【０１０７】
【外２８】
【０１０８】がｒk −αより小さいときはアクティブと
なる。比較器３４の出力は、正のαに対してｒk −αは
常にｒk ＋αより小さいため、この状況では決してアク
ティブにはならない。信号ｍ- がアクティブであるた
め、出力信号ｍ0 はアクティブになることができない。
信号ｍ+ がアクティブである結果としてスイッチ４４は
閉じられ、関数発生器の出力信号はｒk −αに等しくな
る。
なる。比較器３４の出力は、正のαに対してｒk −αは
常にｒk ＋αより小さいため、この状況では決してアク
ティブにはならない。信号ｍ- がアクティブであるた
め、出力信号ｍ0 はアクティブになることができない。
信号ｍ+ がアクティブである結果としてスイッチ４４は
閉じられ、関数発生器の出力信号はｒk −αに等しくな
る。
【０１０９】もし入力信号
【０１１０】
【外２９】
【０１１１】がｒk −αとｒk ＋αとの間にあるとき
は、比較器３４と比較器３６の両方の出力はアクティブ
ではない。結果として、出力信号ｍ0 を搬送するＮＯＲ
ゲート３８の出力はアクティブとなる。その結果、関数
発生器１８の出力信号が
は、比較器３４と比較器３６の両方の出力はアクティブ
ではない。結果として、出力信号ｍ0 を搬送するＮＯＲ
ゲート３８の出力はアクティブとなる。その結果、関数
発生器１８の出力信号が
【０１１２】
【外３０】
【０１１３】に等しくなるようにスイッチ４２が閉じら
れる。図５に示される飽和関数の実行のために、加算回
路３０と減算回路３２がそれらの出力信号の絶対値をβ
に限定することが更に必要である。図７に示される回路
において、入力信号ｒk は、メモリ回路の入力と、減算
回路５２の負の入力と、加算回路５６の第１の入力と、
加算回路５８の第１の入力とに供給される。
れる。図５に示される飽和関数の実行のために、加算回
路３０と減算回路３２がそれらの出力信号の絶対値をβ
に限定することが更に必要である。図７に示される回路
において、入力信号ｒk は、メモリ回路の入力と、減算
回路５２の負の入力と、加算回路５６の第１の入力と、
加算回路５８の第１の入力とに供給される。
【０１１４】加算回路５８の出力はメモリ６０の入力に
接続される。メモリ６０の出力は、切り換えスイッチ６
８のブレーク接点と加算回路５８の第２の入力とに接続
される。切り換えスイッチ６８のアクティブな接点は、
基準値０を有する信号を表す一定のポテンシャルの点に
接続される。切り換えスイッチの中央接点は、加算回路
５６の第２の接点に接続される。加算回路５６の出力は
乗算回路５４の第１の入力に接続される。乗算回路５４
の第２の入力にはチャンネル変数γの見積もりが供給さ
れる。乗算回路５４の出力は減算回路５２の正の入力に
接続される。出力信号ｒp を搬送するメモリ回路５０の
出力は減算回路５２の第２の正の入力に接続される。
接続される。メモリ６０の出力は、切り換えスイッチ６
８のブレーク接点と加算回路５８の第２の入力とに接続
される。切り換えスイッチ６８のアクティブな接点は、
基準値０を有する信号を表す一定のポテンシャルの点に
接続される。切り換えスイッチの中央接点は、加算回路
５６の第２の接点に接続される。加算回路５６の出力は
乗算回路５４の第１の入力に接続される。乗算回路５４
の第２の入力にはチャンネル変数γの見積もりが供給さ
れる。乗算回路５４の出力は減算回路５２の正の入力に
接続される。出力信号ｒp を搬送するメモリ回路５０の
出力は減算回路５２の第２の正の入力に接続される。
【０１１５】減算回路５２の出力は比較器６２の負の入
力と比較器６４の正の入力とに接続される。比較器６２
の正の入力は切り換えスイッチ７２の中央接点に接続さ
れる。比較器６４の負の入力は一定のポテンシャルの点
に接続される。出力信号Ｂを搬送する比較器６２の出力
は、排他的ＯＲゲート７０の第１の入力とＡＮＤゲート
８０の第１の入力とに接続される。出力信号Ａを搬送す
る比較器６４の出力は、フリップフロップ７４の入力
と、排他的ＯＲゲート７０の第２の入力と、ＡＮＤゲー
ト７８の第１の入力とに接続される。出力信号ｕk を搬
送する排他的ＯＲゲート７０の出力は、フリップフロッ
プ７４のクロック入力と、インバータ７６の入力と、切
り換えスイッチ６８の制御入力と、ＡＮＤゲート７８の
第２の入力と、ＡＮＤゲート８０の第２の入力と、メモ
リ６０のリセット入力とに接続される。フリップフロッ
プ７４の出力は切り換えスイッチ７２の制御入力に接続
される。チャンネル変数の見積もりβは切り換えスイッ
チ７２の制御入力に接続され、一方βの正弦変換された
見積もりは切り換えスイッチ７２のアクティブな接点に
供給される。インバータ７６の出力において信号ｍ0 が
利用可能である。ＡＮＤゲート７８の出力において信号
ｍ+ が利用可能であり、一方ＡＮＤゲート８０の出力は
信号ｍ- を提供する。
力と比較器６４の正の入力とに接続される。比較器６２
の正の入力は切り換えスイッチ７２の中央接点に接続さ
れる。比較器６４の負の入力は一定のポテンシャルの点
に接続される。出力信号Ｂを搬送する比較器６２の出力
は、排他的ＯＲゲート７０の第１の入力とＡＮＤゲート
８０の第１の入力とに接続される。出力信号Ａを搬送す
る比較器６４の出力は、フリップフロップ７４の入力
と、排他的ＯＲゲート７０の第２の入力と、ＡＮＤゲー
ト７８の第１の入力とに接続される。出力信号ｕk を搬
送する排他的ＯＲゲート７０の出力は、フリップフロッ
プ７４のクロック入力と、インバータ７６の入力と、切
り換えスイッチ６８の制御入力と、ＡＮＤゲート７８の
第２の入力と、ＡＮＤゲート８０の第２の入力と、メモ
リ６０のリセット入力とに接続される。フリップフロッ
プ７４の出力は切り換えスイッチ７２の制御入力に接続
される。チャンネル変数の見積もりβは切り換えスイッ
チ７２の制御入力に接続され、一方βの正弦変換された
見積もりは切り換えスイッチ７２のアクティブな接点に
供給される。インバータ７６の出力において信号ｍ0 が
利用可能である。ＡＮＤゲート７８の出力において信号
ｍ+ が利用可能であり、一方ＡＮＤゲート８０の出力は
信号ｍ- を提供する。
【０１１６】図７に示される実施例は、表３が開始され
ると同時に、差距離を三つの成分の形に格納することに
基づいている。この実施例は、Δ’k の値が最後の組み
合わせが生じた瞬間ｋ＝ｐにおけるｒk の値により、そ
してこの組み合わせ（ｍ+ 又はｍ- ）により決定される
という事実を更に利用する。Δ’k の値のために、それ
は
ると同時に、差距離を三つの成分の形に格納することに
基づいている。この実施例は、Δ’k の値が最後の組み
合わせが生じた瞬間ｋ＝ｐにおけるｒk の値により、そ
してこの組み合わせ（ｍ+ 又はｍ- ）により決定される
という事実を更に利用する。Δ’k の値のために、それ
は
【０１１７】
【外３１】
【０１１８】を持つ。ここでｒp は組み合わせの瞬間に
おけるｒの値であり、
おけるｒの値であり、
【０１１９】
【外３２】
【０１２０】はｍ+ で正でありｍ- で負である組み合わ
せの符号であり、Ｃk は本発明の考えによる補正信号で
ある。格納された大きさは今
せの符号であり、Ｃk は本発明の考えによる補正信号で
ある。格納された大きさは今
【０１２１】
【外３３】
【０１２２】である。
【０１２３】
【外３４】
【０１２４】の新旧の値は以下の表で与えられる：
【０１２５】
【表５】
【０１２６】信号ｒp はメモリ５０によって保存され
る。もし組み合わせがある時、メモリ５０のクロック入
力はアクティブとされ、有効なｒk の値は新規な値ｒp
として代えられる。減算回路５８と、メモリ６０と、ス
イッチ６８と、加算回路５６と乗算回路５４とは補正信
号の決定を補助する。メモリ６０の出力は最も近い時点
の後で生じたｒk の値の和を表す。この出力信号は以下
のように記してもよい：
る。もし組み合わせがある時、メモリ５０のクロック入
力はアクティブとされ、有効なｒk の値は新規な値ｒp
として代えられる。減算回路５８と、メモリ６０と、ス
イッチ６８と、加算回路５６と乗算回路５４とは補正信
号の決定を補助する。メモリ６０の出力は最も近い時点
の後で生じたｒk の値の和を表す。この出力信号は以下
のように記してもよい：
【０１２７】
【数７】
【０１２８】もし組み合わせ（ｍ0 ）が無い場合、補正
信号は以下に等しい：
信号は以下に等しい：
【０１２９】
【数８】
【０１３０】もし組み合わせ（ｍ+ 又はｍ- ）があった
場合は、切り換えスイッチ６８がゼロ信号を表す基準電
圧に切り換えられるので、補正信号Ｃk はγｒk に等し
い。信号ｒp −ｒk ＋Ｃk は、比較器６２の負の入力と
比較器６４の正の入力とにおいて利用可能である。＋２
βの値は最も近い時点の組み合わせがｍ+ の組み合わせ
であったときに比較器６２の正の入力において利用可能
であり、−２βの値は最も近い時点の組み合わせがｍ-
の組み合わせであったときに利用可能である。
場合は、切り換えスイッチ６８がゼロ信号を表す基準電
圧に切り換えられるので、補正信号Ｃk はγｒk に等し
い。信号ｒp −ｒk ＋Ｃk は、比較器６２の負の入力と
比較器６４の正の入力とにおいて利用可能である。＋２
βの値は最も近い時点の組み合わせがｍ+ の組み合わせ
であったときに比較器６２の正の入力において利用可能
であり、−２βの値は最も近い時点の組み合わせがｍ-
の組み合わせであったときに利用可能である。
【０１３１】信号ｓk が比較器６２と６４の二つの閾値
の間にあるとき、夫々の比較器６２と６４の出力信号は
そのままであり、信号ｕk はアクティブで無いままであ
る。その場合、組み合わせ（ｍ0 ）は無かった。結果と
して、
の間にあるとき、夫々の比較器６２と６４の出力信号は
そのままであり、信号ｕk はアクティブで無いままであ
る。その場合、組み合わせ（ｍ0 ）は無かった。結果と
して、
【０１３２】
【外３５】
【０１３３】はそれらの以前の値を維持する。補正信号
は（８）によって適応される。インバータ７６の出力信
号はアクティブであり、そして組み合わせが無かったこ
とを示す。もしｓk の値が比較器６２と６４の上閾値を
越える場合は、比較器６２の出力信号はアクティブでは
無く、比較器６４の出力はアクティブである。そして排
他的ＯＲゲート７０の出力もアクティブである。その場
合正の組み合わせがあった。信号Ａの論理値はフリップ
フロップ７４内で信号ｕk と共にクロック化され、
は（８）によって適応される。インバータ７６の出力信
号はアクティブであり、そして組み合わせが無かったこ
とを示す。もしｓk の値が比較器６２と６４の上閾値を
越える場合は、比較器６２の出力信号はアクティブでは
無く、比較器６４の出力はアクティブである。そして排
他的ＯＲゲート７０の出力もアクティブである。その場
合正の組み合わせがあった。信号Ａの論理値はフリップ
フロップ７４内で信号ｕk と共にクロック化され、
【０１３４】
【外３６】
【０１３５】はここで＋１に等しい。スイッチ７２は入
力信号＋２βに切り換えられる。スイッチ６８も同様
に、次の補正信号がγｒk に等しくなるように切り換え
られる。更に、メモリ６０は、ｒk の加算がｐの新しい
値から開始されるようにリセットされる。ＡＮＤゲート
７８の出力信号は、正の組み合わせがあったことを示す
ためにアクティブである。
力信号＋２βに切り換えられる。スイッチ６８も同様
に、次の補正信号がγｒk に等しくなるように切り換え
られる。更に、メモリ６０は、ｒk の加算がｐの新しい
値から開始されるようにリセットされる。ＡＮＤゲート
７８の出力信号は、正の組み合わせがあったことを示す
ためにアクティブである。
【０１３６】もしｓk の値が比較器６２と６４の下閾値
に至らない場合は、比較器６２の出力信号はアクティブ
であり、比較器６４の出力はアクティブで無い。そして
排他的ＯＲゲート７０の出力はアクティブである。負の
組み合わせが生じた。信号Ａの論理値はフリップフロッ
プ７４内で信号ｕk と共にクロック化され、
に至らない場合は、比較器６２の出力信号はアクティブ
であり、比較器６４の出力はアクティブで無い。そして
排他的ＯＲゲート７０の出力はアクティブである。負の
組み合わせが生じた。信号Ａの論理値はフリップフロッ
プ７４内で信号ｕk と共にクロック化され、
【０１３７】
【外３７】
【０１３８】はここで−１に等しい。スイッチ７２は入
力信号−２βに切り換えられる。正の組み合わせに基づ
きスイッチ６８は切り換えられ、メモリ６０はリセット
される。ＡＮＤゲート８０の出力信号は、負の組み合わ
せがあったことを示すためにアクティブである。図８に
示される回路において、信号ｍ+ はスイッチ９２の第１
の接点に供給され、０に等しい信号に相当するポテンシ
ャルがスイッチ９４の第１の接点に供給され、信号（ｍ
- ）はインバータ９０を介してスイッチ９６に供給され
る。信号ｍ+ とｍ- は、図７に示されるように夫々の比
較器３４と３６との出力信号であるか或いは図７に示さ
れる夫々出力信号ｍ+ 又はｍ- である。
力信号−２βに切り換えられる。正の組み合わせに基づ
きスイッチ６８は切り換えられ、メモリ６０はリセット
される。ＡＮＤゲート８０の出力信号は、負の組み合わ
せがあったことを示すためにアクティブである。図８に
示される回路において、信号ｍ+ はスイッチ９２の第１
の接点に供給され、０に等しい信号に相当するポテンシ
ャルがスイッチ９４の第１の接点に供給され、信号（ｍ
- ）はインバータ９０を介してスイッチ９６に供給され
る。信号ｍ+ とｍ- は、図７に示されるように夫々の比
較器３４と３６との出力信号であるか或いは図７に示さ
れる夫々出力信号ｍ+ 又はｍ- である。
【０１３９】スイッチ９２，９４及び９６の第２の接点
は乗算回路９８の第１の入力に接続される。乗算係数μ
は乗算回路９８の第２の入力に供給される。乗算回路９
８の出力は加算回路１００の第１の入力に接続される。
加算回路１００の出力はメモリ１０２の入力に接続さ
れ、一方メモリ１０２の出力は加算回路１００の第２の
入力に接続される。
は乗算回路９８の第１の入力に接続される。乗算係数μ
は乗算回路９８の第２の入力に供給される。乗算回路９
８の出力は加算回路１００の第１の入力に接続される。
加算回路１００の出力はメモリ１０２の入力に接続さ
れ、一方メモリ１０２の出力は加算回路１００の第２の
入力に接続される。
【０１４０】信号ａ+ k は切り換えスイッチ１０４のブ
レーク接点に供給され、一方信号ａ - k は切り換えスイ
ッチ１０４のアクティブな接点に供給される。信号ａ+
k-1は切り換えスイッチ１０６のブレーキ接点に供給さ
れ、一方信号ａ- k-1 は切り換えスイッチ１０６のアク
ティブな接点に供給される。信号ａ+ k ，ａ- k ，ａ +
k-1 ，ａ- k-1 は図２のシフト・レジスタ２２と２０と
から発生する。
レーク接点に供給され、一方信号ａ - k は切り換えスイ
ッチ１０４のアクティブな接点に供給される。信号ａ+
k-1は切り換えスイッチ１０６のブレーキ接点に供給さ
れ、一方信号ａ- k-1 は切り換えスイッチ１０６のアク
ティブな接点に供給される。信号ａ+ k ，ａ- k ，ａ +
k-1 ，ａ- k-1 は図２のシフト・レジスタ２２と２０と
から発生する。
【０１４１】スイッチ１０４と１０６の中央接点は、Ｎ
ＯＲゲート１１０の関連する入力とＡＮＤゲート１１１
の関連する入力との各々に接続される。ゲート１１０の
出力はＡＮＤゲート１１２の第１の入力に接続される。
ＡＮＤゲート１１１の出力はＡＮＤゲート１１４の第１
の入力に接続される。ＡＮＤゲート１１２の第２の入力
には信号ｍ+ が供給され、一方ＡＮＤゲート１１４の第
２の入力には信号ｍ-が供給される。ＡＮＤゲート１１
２の出力はスイッチ９２の制御入力に接続される。ＡＮ
Ｄゲート１１４の出力はスイッチ９６の制御入力に接続
される。信号ｍ 0 はスイッチ９４の制御入力に供給され
る。
ＯＲゲート１１０の関連する入力とＡＮＤゲート１１１
の関連する入力との各々に接続される。ゲート１１０の
出力はＡＮＤゲート１１２の第１の入力に接続される。
ＡＮＤゲート１１１の出力はＡＮＤゲート１１４の第１
の入力に接続される。ＡＮＤゲート１１２の第２の入力
には信号ｍ+ が供給され、一方ＡＮＤゲート１１４の第
２の入力には信号ｍ-が供給される。ＡＮＤゲート１１
２の出力はスイッチ９２の制御入力に接続される。ＡＮ
Ｄゲート１１４の出力はスイッチ９６の制御入力に接続
される。信号ｍ 0 はスイッチ９４の制御入力に供給され
る。
【０１４２】図２のメモリ回路１４の出力から来る信号
Δk は決定回路１０８に供給される。決定回路１０８の
出力はスイッチ１０４と１０６との制御入力に接続され
る。もし
Δk は決定回路１０８に供給される。決定回路１０８の
出力はスイッチ１０４と１０６との制御入力に接続され
る。もし
【０１４３】
【外３８】
【０１４４】が検出信号αの振幅の見積もりと仮定さ
れ、更にベータがαに等しいと仮定された場合、ノイズ
の無い状態で、瞬間ｋ−１における組み合わせがある場
合にΔkのために以下が抽出される；
れ、更にベータがαに等しいと仮定された場合、ノイズ
の無い状態で、瞬間ｋ−１における組み合わせがある場
合にΔkのために以下が抽出される；
【０１４５】
【数９】
【０１４６】もし信号
【０１４７】
【外３９】
【０１４８】が各々供給された場合、（９）の代入はこ
れらの信号を生成する：が各々供給された場合、（９）
の代入はこれらの信号を生成する：
れらの信号を生成する：が各々供給された場合、（９）
の代入はこれらの信号を生成する：
【０１４９】
【数１０】
【０１５０】夫々−ａk-2 ＝ａk-1 ＝ａk ＝１及び−ａ
k-2 ＝ａk-1 ＝ａk ＝−１の条件の時、夫々ｄk - 及び
−ｄk + は以下のように記されてもよい：
k-2 ＝ａk-1 ＝ａk ＝−１の条件の時、夫々ｄk - 及び
−ｄk + は以下のように記されてもよい：
【０１５１】
【数１１】
【０１５２】信号ｄk - 及びｄk + はαの見積もりとα
の実際の値との差のための尺度である誤差信号を抽出す
るために使用されてもよい。この誤差信号は再びαの見
積もられた値を適応するために使用される。式（１１）
で決定された誤差信号を使用する代わりに、誤差信号の
決定のためにその符号が使用されてもよい。これの利点
は、ｄk - 及びｄk + の符号は信号ｍ+ 及びｍ- の形で
夫々即座に利用可能であり、一方これらの信号は＋１と
−１の値を夫々適応してもよいということである。
の実際の値との差のための尺度である誤差信号を抽出す
るために使用されてもよい。この誤差信号は再びαの見
積もられた値を適応するために使用される。式（１１）
で決定された誤差信号を使用する代わりに、誤差信号の
決定のためにその符号が使用されてもよい。これの利点
は、ｄk - 及びｄk + の符号は信号ｍ+ 及びｍ- の形で
夫々即座に利用可能であり、一方これらの信号は＋１と
−１の値を夫々適応してもよいということである。
【０１５３】制御信号Ｑ，ｍ0 及びＲはスイッチ９２，
９４又は９６のどれが閉じられるかを決定する。瞬間ｋ
−１において組み合わせが無かった場合、スイッチ９４
は閉じられそして
９４又は９６のどれが閉じられるかを決定する。瞬間ｋ
−１において組み合わせが無かった場合、スイッチ９４
は閉じられそして
【０１５４】
【外４０】
【０１５５】の適応はなされない。もし信号Ｑ又は信号
Ｒが夫々アクティブである場合は、夫々スイッチ９２間
９６は閉じられる。インバータ９０の存在により、（１
１）による信号が両方の条件の下で乗算回路９８の入力
において利用可能である。乗算回路９８と、加算回路１
００とメモリとは、
Ｒが夫々アクティブである場合は、夫々スイッチ９２間
９６は閉じられる。インバータ９０の存在により、（１
１）による信号が両方の条件の下で乗算回路９８の入力
において利用可能である。乗算回路９８と、加算回路１
００とメモリとは、
【０１５６】
【外４１】
【０１５７】の決定のための従来技術の符号アルゴリズ
ムを形成する。ＡＮＤゲート１１２は、正の組み合わせ
が無かった場合及び最も適当な残存の一番近い時点の二
つの記号が−１に等しかった場合に、信号Ａを生成す
る。これは−ａk-2 ＝ａk-1 ＝ａ k ＝−１に相当する。
ＡＮＤゲート１１４は、負の組み合わせが無かった場合
及び最も適当な残存の一番近い時点の二つの記号が＋１
に等しかった場合に、信号Ｂを生成する。これは−ａ
k-2 ＝ａk-1 ＝ａk ＝１に相当する。最も適当な残存の
二つの一番近い時点の記号は、切り換えスイッチ１０４
と１０６との中央接点において利用可能である。最も適
当な残存は毛邸スイッチ１０８によって信号Δ k の符号
をとることにより決定される。この決定スイッチ１０８
の出力信号は、最も適当な残存の一番近い時点の記号が
スイッチ１０４と１０６との中央接点に接続されるよう
にスイッチ１０４と１０６とをアクティブにする。
ムを形成する。ＡＮＤゲート１１２は、正の組み合わせ
が無かった場合及び最も適当な残存の一番近い時点の二
つの記号が−１に等しかった場合に、信号Ａを生成す
る。これは−ａk-2 ＝ａk-1 ＝ａ k ＝−１に相当する。
ＡＮＤゲート１１４は、負の組み合わせが無かった場合
及び最も適当な残存の一番近い時点の二つの記号が＋１
に等しかった場合に、信号Ｂを生成する。これは−ａ
k-2 ＝ａk-1 ＝ａk ＝１に相当する。最も適当な残存の
二つの一番近い時点の記号は、切り換えスイッチ１０４
と１０６との中央接点において利用可能である。最も適
当な残存は毛邸スイッチ１０８によって信号Δ k の符号
をとることにより決定される。この決定スイッチ１０８
の出力信号は、最も適当な残存の一番近い時点の記号が
スイッチ１０４と１０６との中央接点に接続されるよう
にスイッチ１０４と１０６とをアクティブにする。
【０１５８】チャンネル変数βの見積もりの決定のため
に、
に、
【０１５９】
【数１２】
【０１６０】に等しい誤差信号ｅk が開始される。もし
【０１６１】
【外４２】
【０１６２】が
【０１６３】
【外４３】
【０１６４】と仮定されるときは
【０１６５】
【外４４】
【０１６６】と言う結果となる。これを（１２）に代入
すると以下のようになる。
すると以下のようになる。
【０１６７】
【数１３】
【０１６８】（１３）を
【０１６９】
【外４５】
【０１７０】で割ることにより以下が得られる：
【０１７１】
【数１４】
【０１７２】そのような誤差信号を使用する利点は、も
し
し
【０１７３】
【外４６】
【０１７４】が２の階乗である場合デジタル乗算を行う
必要がないということである。よって必要な乗算は認識
するのにより簡単であるシフト動作の形とされてもよ
く、その結果として、（１４）の実行が非常に簡単にな
る。既知のＬＭＳアルゴリズムにより、βの見積もり
必要がないということである。よって必要な乗算は認識
するのにより簡単であるシフト動作の形とされてもよ
く、その結果として、（１４）の実行が非常に簡単にな
る。既知のＬＭＳアルゴリズムにより、βの見積もり
【０１７５】
【外４７】
【０１７６】は以下により得られる：
【０１７７】
【数１５】
【０１７８】
【外４８】
【０１７９】はしばしば１よりかなり小さいため、（１
５）は以下により近似されてもよい：
５）は以下により近似されてもよい：
【０１８０】
【数１６】
【０１８１】更なる簡素化は符号アルゴリズムにより得
られる。そして（１６）は以下のように変化する：
られる。そして（１６）は以下のように変化する：
【０１８２】
【数１７】
【０１８３】
【外４９】
【０１８４】は、
【０１８５】
【外５０】
【０１８６】が適応信号として使用されてもよいＬＭＳ
アルゴリズムの補助と共に決定される。もし
アルゴリズムの補助と共に決定される。もし
【０１８７】
【外５１】
【０１８８】が２の階乗に限られるなら、その場合は小
さな適応はγを許容された値の組の外に出してしまうた
め、ＬＭＳ又は符号アルゴリズムは使用されなくてもよ
い。これを解決するには、
さな適応はγを許容された値の組の外に出してしまうた
め、ＬＭＳ又は符号アルゴリズムは使用されなくてもよ
い。これを解決するには、
【０１８９】
【外５２】
【０１９０】のＮの値の平均を決定することであり、こ
こでＮは１００から１０００のオーダーである。もしこ
の平均が第１の閾値の上側にあるなら、
こでＮは１００から１０００のオーダーである。もしこ
の平均が第１の閾値の上側にあるなら、
【０１９１】
【外５３】
【０１９２】は２の係数により増大され、もしこの平均
が第２の閾値の下側にあるなら、
が第２の閾値の下側にあるなら、
【０１９３】
【外５４】
【０１９４】は２の係数により減少される。この方法に
より、
より、
【０１９５】
【外５５】
【０１９６】は最終的に、そこにおいて誤差信号の二乗
平均値が最小とされる値を得る。もしチャンネルが二つ
の記号間隔の大きさを有するインパルス反応を有すると
き、比較的簡単なビテルビ検出器を決定フィードバック
回路と組み合わせることが可能である。ビテルビ検出器
を決定フィードバック回路と組み合わせることは、フィ
リップス・ジャーナル・オブ・リサーチ，Ｖｏｌ．４
２，Ｎｏ．４，第３９９−４２８頁のＪ．Ｗ．Ｍ．Ｂｅ
ｒｇｍａｎｓ他による”ビテルビ検出器の簡素化のため
の決定フィードバックの使用に関して”という論文によ
り知られている。
平均値が最小とされる値を得る。もしチャンネルが二つ
の記号間隔の大きさを有するインパルス反応を有すると
き、比較的簡単なビテルビ検出器を決定フィードバック
回路と組み合わせることが可能である。ビテルビ検出器
を決定フィードバック回路と組み合わせることは、フィ
リップス・ジャーナル・オブ・リサーチ，Ｖｏｌ．４
２，Ｎｏ．４，第３９９−４２８頁のＪ．Ｗ．Ｍ．Ｂｅ
ｒｇｍａｎｓ他による”ビテルビ検出器の簡素化のため
の決定フィードバックの使用に関して”という論文によ
り知られている。
【図１】本発明が実現される送信システムを示す図であ
る。
る。
【図２】本発明による検出手段を示す図である。
【図３】図２に示される検出手段に使用される第１の飽
和関数を示す図である。
和関数を示す図である。
【図４】図２に示される検出手段に使用される第２の飽
和関数を示す図である。
和関数を示す図である。
【図５】図２に示される検出手段に使用される第３の飽
和関数を示す図である。
和関数を示す図である。
【図６】図３又は図４のどちらかに示される飽和関数の
可能な実施例を示す図である。
可能な実施例を示す図である。
【図７】本発明による飽和関数１８と加算器１２とメモ
リ１４とから形成される他の実施例を示す図である。
リ１４とから形成される他の実施例を示す図である。
【図８】チャンネル変数αの見積もりの決定のための回
路を示す図である。
路を示す図である。
２ 送信機 ４ チャンネル ６ 受信機 ８ 抽出手段 １０ 検出手段 １２，３０，５６，５８，１００ 加算回路 １４，１０２ メモリ １８ 関数発生器 ２０，２２ シフト・レジスタ ２４，２６ ＯＲゲート ３２，５２ 減算回路 ３４，３６，６２，６４ 比較器 ３８，１１０ ＮＯＲゲート ４０，４２，４４，９２，９４，９６ スイッチ ５０ メモリ回路 ５４，９８ 乗算回路 ６０ メモリ ６８，７２，１０４，１０６ 切り換えスイッチ ７０ 排他的ＯＲゲート ７４ フリップフロップ ７６，９０ インバータ ７８，８０，１１１，１１２，１１４ ＡＮＤゲート １０８ 決定回路
フロントページの続き (72)発明者 ケヴィン ディーン フィッシャー アメリカ合衆国 カリフォルニア 94306 パロ アルト サウス コート 3428番 地 (72)発明者 ホー ワイ ウォン−ラム オランダ国 5621 ビーエー アインドー フェン フルーネヴァウツウェッハ １番 地
Claims (10)
- 【請求項１】 記号間隔データ記号をチャンネルの入力
部に供給するためのデータ送信機とチャンネルの出力信
号から検出信号を抽出するための手段及び残存の確率差
のための尺度である差距離の値に基づいて二つの候補デ
ータ・シーケンス（残存）をリカーシブに更新すること
により該検出信号により搬送されるデータ記号の最も近
似したシーケンスを該検出信号から抽出するための手段
を有する受信機とよりなり、検出手段は差距離を更新す
るための適応手段を更に有しており、新規の差距離は以
前の差距離の飽和関数に依存しており、縦座標値間隔の
ための飽和関数は恒等関数に等しい送信システムであっ
て、 該新規の差距離は飽和関数と補正信号との組み合わせで
あり、該補正信号は該検出信号とその時点でのチャンネ
ル変数と仮定したチャンネル変数との間の差のための尺
度である補正変数とに依存することを特徴とする送信シ
ステム。 - 【請求項２】 縦座標値間隔は検出信号の振幅の見積も
りに比例することを特徴とする請求項１記載の送信シス
テム。 - 【請求項３】 検出手段は該差距離を少なくとも二つの
成分の形として格納して適用し且つ該成分の値に基づい
て残存を更新するための手段よりなることを特徴とする
請求項１又は２記載の送信システム。 - 【請求項４】 入力信号から検出信号を抽出するための
手段は残存の一つ及び検出手段に格納されたチャンネル
・モデルから中間記号干渉のための補償信号を抽出し且
つ入力信号から該補償信号を減算することにより検出信
号を抽出するための手段を有することを特徴とする請求
項１乃至３のうちいずれか１項記載の送信システム。 - 【請求項５】 入力信号から検出信号を抽出するための
手段は、その特定の残存に基づいて各々の残存のための
それ自身の検出信号を抽出するように構成されることを
特徴とする請求項４記載の送信システム。 - 【請求項６】 該受信機は検出信号から補正変数を適応
的に抽出するための適応手段よりなることを特徴とする
請求項１乃至５のうちいずれか１項記載の送信システ
ム。 - 【請求項７】 補正変数は２の階乗の値だけを採用して
よく、適応手段は補正変数内の誤差の見積もりの数を加
算するための加算手段を有し且つ加算が該補正変数の関
連値に関連する範囲の外にあるときに該補正変数を適応
するための適応手段とを有することを特徴とする請求項
６記載の送信システム。 - 【請求項８】 チャンネル出力信号から検出信号を抽出
するための手段と、残存の確率差のための尺度である差
距離の値に基づいて二つの候補データ・シーケンス（残
存）をリカーシブに更新することにより該検出信号によ
り搬送されるデータ記号の最も近似したシーケンスを該
検出信号から抽出するための手段とを有し、検出手段は
差距離を更新するための適応手段を更に有しており、新
規の差距離は以前の差距離の飽和関数に依存しており、
縦座標値間隔のための飽和関数は恒等関数に等しいデー
タ受信機であって、 該新規の差距離は飽和関数と補正信号との組み合わせで
あり、該補正信号は該検出信号とその時点でのチャンネ
ル変数と仮定したチャンネル変数との間の差のための尺
度である補正変数とに依存することを特徴とする受信
機。 - 【請求項９】 縦座標値間隔の大きさは検出信号の振幅
の見積もりに比例することを特徴とする請求項８記載の
受信機。 - 【請求項１０】 検出信号から補正変数を適応的に抽出
するための適応手段を更に有することを特徴とする請求
項８又は９記載の受信機。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP92202028 | 1992-07-03 | ||
| NL92202028:4 | 1992-07-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06188748A true JPH06188748A (ja) | 1994-07-08 |
Family
ID=8210753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5162750A Pending JPH06188748A (ja) | 1992-07-03 | 1993-06-30 | 適応ビテルビ検出器 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5461644A (ja) |
| JP (1) | JPH06188748A (ja) |
| KR (1) | KR940002720A (ja) |
| CN (1) | CN1081303A (ja) |
| AT (1) | ATE150235T1 (ja) |
| DE (1) | DE69308672T2 (ja) |
| FI (1) | FI933018A (ja) |
| MY (1) | MY108838A (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5633897A (en) * | 1995-11-16 | 1997-05-27 | Atmel Corporation | Digital signal processor optimized for decoding a signal encoded in accordance with a Viterbi algorithm |
| US5808573A (en) * | 1996-08-01 | 1998-09-15 | Nec Electronics Incorporated | Methods and structure for sampled-data timing recovery with reduced complexity and latency |
| US5949820A (en) * | 1996-08-01 | 1999-09-07 | Nec Electronics Inc. | Method for optimizing an equalization and receive filter |
| DE19647653A1 (de) * | 1996-11-18 | 1998-05-20 | Philips Patentverwaltung | Digitales Übertragungssystem mit trellisbasiertem, zustandsreduziertem Schätzverfahren |
| US5914989A (en) * | 1997-02-19 | 1999-06-22 | Nec Electronics, Inc. | PRML system with reduced complexity maximum likelihood detector |
| US6459941B1 (en) * | 1999-05-13 | 2002-10-01 | Jolan Fredda Lobb | Method for handling estimation/ratioing of adjustment |
| US7031406B1 (en) | 1999-08-09 | 2006-04-18 | Nortel Networks Limited | Information processing using a soft output Viterbi algorithm |
| ES2683084T3 (es) * | 2013-07-01 | 2018-09-24 | Huawei Technologies Co., Ltd. | Método de ecualización Turbo y sistema de ecualización Turbo |
| US10014026B1 (en) | 2017-06-20 | 2018-07-03 | Seagate Technology Llc | Head delay calibration and tracking in MSMR systems |
| US11016681B1 (en) * | 2018-07-31 | 2021-05-25 | Seagate Technology Llc | Multi-threshold parameter adaptation |
| US11018842B1 (en) | 2018-07-31 | 2021-05-25 | Seagate Technology Llc | Dynamic timing recovery bandwidth modulation for phase offset mitigation |
| US10803902B1 (en) | 2018-08-19 | 2020-10-13 | Seagate Technology Llc | Hardware-based read sample averaging |
| US10468060B1 (en) | 2018-09-27 | 2019-11-05 | Seagate Technology Llc | Cancelling adjacent track interference |
| US11735220B2 (en) | 2021-12-27 | 2023-08-22 | Seagate Technology Llc | Phase locking multiple clocks of different frequencies |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4847871A (en) * | 1987-01-28 | 1989-07-11 | Matsushita Electric Industrial Co., Ltd. | Viterbi detector for digital signal |
| JP2960436B2 (ja) * | 1989-06-26 | 1999-10-06 | 株式会社日立製作所 | 非線形データ伝送システム用受信器 |
| US5285480A (en) * | 1991-09-03 | 1994-02-08 | General Electric Company | Adaptive MLSE-VA receiver for digital cellular radio |
| US5332402A (en) * | 1992-05-12 | 1994-07-26 | Teitelbaum George P | Percutaneously-inserted cardiac valve |
-
1993
- 1993-05-19 MY MYPI93000918A patent/MY108838A/en unknown
- 1993-06-28 AT AT93201868T patent/ATE150235T1/de not_active IP Right Cessation
- 1993-06-28 DE DE69308672T patent/DE69308672T2/de not_active Expired - Fee Related
- 1993-06-30 FI FI933018A patent/FI933018A/fi unknown
- 1993-06-30 JP JP5162750A patent/JPH06188748A/ja active Pending
- 1993-06-30 CN CN93108037A patent/CN1081303A/zh active Pending
- 1993-07-02 US US08/086,814 patent/US5461644A/en not_active Expired - Fee Related
- 1993-07-02 KR KR1019930012585A patent/KR940002720A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940002720A (ko) | 1994-02-19 |
| US5461644A (en) | 1995-10-24 |
| CN1081303A (zh) | 1994-01-26 |
| DE69308672D1 (de) | 1997-04-17 |
| FI933018A0 (fi) | 1993-06-30 |
| ATE150235T1 (de) | 1997-03-15 |
| DE69308672T2 (de) | 1997-09-04 |
| FI933018A (fi) | 1994-01-04 |
| MY108838A (en) | 1996-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100288672B1 (ko) | 노이즈예측최대근사검출을위한장치및방법 | |
| EP0981880B1 (en) | Apparatus and method for noise-predictive maximum likelihood detection | |
| US5619539A (en) | Data detection methods and apparatus for a direct access storage device | |
| KR100244767B1 (ko) | 디지탈 자기 기록/재생 시스템의 선택적 동기/비동기 부분 응답 채널 데이터 검출 장치 | |
| US6460150B1 (en) | Noise-predictive post-processing for PRML data channel | |
| KR950013877B1 (ko) | 최대 공산복호 방법 및 장치 | |
| JPH06188748A (ja) | 適応ビテルビ検出器 | |
| US6791776B2 (en) | Apparatus for information recording and reproducing | |
| EP0860005A1 (en) | Control loops for low power, high speed prml sampling data detection channel | |
| JP3188558B2 (ja) | 適応ビテルビ検出器 | |
| JPH05145540A (ja) | 改良されたタイミング手段を有するビテルビ受信機 | |
| US6856790B1 (en) | Receiver with dual D.C. noise cancellation circuits | |
| US20030152175A1 (en) | Post-processor using a noise whitened matched filter for a mass data storage device, or the like | |
| US5805637A (en) | Automatic equalizer and digital signal reproducing apparatus carrying the same | |
| EP0580199B1 (en) | Adaptive Viterbi detector | |
| JP2855717B2 (ja) | 符号間干渉除去装置 | |
| JPH07264101A (ja) | 自動等化装置 | |
| JPH06343039A (ja) | 位相検出回路およびデジタルｐｌｌ回路 | |
| JP2668449B2 (ja) | 最尤復号制御方式 | |
| JP2668451B2 (ja) | 最尤復号制御方式 | |
| JP3368574B2 (ja) | 最尤系列推定回路 | |
| JP2668452B2 (ja) | 最尤復号制御方式 | |
| Zayed et al. | Generalized partial response signalling and efficient MLSD using linear Viterbi branch metrics | |
| JP2002025201A (ja) | 記録再生装置 | |
| KR19990003318A (ko) | 디지탈 자기 기록/재생 시스템의 동기식 부분 응답 채널 데이터 검출기 |