JP2668449B2 - 最尤復号制御方式 - Google Patents
最尤復号制御方式Info
- Publication number
- JP2668449B2 JP2668449B2 JP2311570A JP31157090A JP2668449B2 JP 2668449 B2 JP2668449 B2 JP 2668449B2 JP 2311570 A JP2311570 A JP 2311570A JP 31157090 A JP31157090 A JP 31157090A JP 2668449 B2 JP2668449 B2 JP 2668449B2
- Authority
- JP
- Japan
- Prior art keywords
- viterbi decoder
- sample value
- path
- value
- maximum likelihood
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】 〔概要〕 波形干渉を受けた信号を最尤復号する最尤復号制御方
式に関し、 過去のデータによる波形干渉を考慮すると共に、未来
のデータによる波形干渉も考慮して、復号誤り率を改善
することを目的とし、 波形干渉を受けた信号を最尤復号法により復号する最
尤復号制御方式に於いて、前記信号のサンプル値を用い
て仮に最尤復号する第１のビタビ復号器と、該第１のビ
タビ復号器の出力と前記サンプル値とを入力して最尤復
号する第２のビタビ復号器とを備え、該第２のビタビ復
号器に於いて、前記第１のビタビ復号器の出力を用いて
現時点のデータに対する未来のデータによる干渉量を推
測し、且つパスメモリの内容により現時点のデータに対
する過去のデータによる干渉量を推測して仮定サンプル
値を求め、該仮定サンプル値と前記サンプル値とを用い
て復号処理を行うように構成した。
式に関し、 過去のデータによる波形干渉を考慮すると共に、未来
のデータによる波形干渉も考慮して、復号誤り率を改善
することを目的とし、 波形干渉を受けた信号を最尤復号法により復号する最
尤復号制御方式に於いて、前記信号のサンプル値を用い
て仮に最尤復号する第１のビタビ復号器と、該第１のビ
タビ復号器の出力と前記サンプル値とを入力して最尤復
号する第２のビタビ復号器とを備え、該第２のビタビ復
号器に於いて、前記第１のビタビ復号器の出力を用いて
現時点のデータに対する未来のデータによる干渉量を推
測し、且つパスメモリの内容により現時点のデータに対
する過去のデータによる干渉量を推測して仮定サンプル
値を求め、該仮定サンプル値と前記サンプル値とを用い
て復号処理を行うように構成した。
本発明は、波形干渉を受けた信号を最尤復号する最尤
復号制御方式に関するものである。
復号制御方式に関するものである。
磁気ディスク装置等の磁気記録装置に於いて、再生信
号を最尤復号法により復号して、誤り率の改善が図られ
ている。最尤復号法は、仮定データ列の中から最も確か
らしいデータを選択して復号するもので、ビタビ復号器
が一般的である。
号を最尤復号法により復号して、誤り率の改善が図られ
ている。最尤復号法は、仮定データ列の中から最も確か
らしいデータを選択して復号するもので、ビタビ復号器
が一般的である。
磁気記録装置の従来例の復調系の構成は、例えば、第
６図に示すもので、61は磁気ディスク等の記録媒体から
記録データを再生する磁気ヘッド、62は増幅器、63はイ
コライザ、64はパルス化回路、65は位相同期回路（PL
L）、66はイコライザ、67はAD変換器（A/D）、68はビタ
ビ復号器である。
６図に示すもので、61は磁気ディスク等の記録媒体から
記録データを再生する磁気ヘッド、62は増幅器、63はイ
コライザ、64はパルス化回路、65は位相同期回路（PL
L）、66はイコライザ、67はAD変換器（A/D）、68はビタ
ビ復号器である。
磁気ヘッド61による再生信号は増幅器62により増幅さ
れ、フィルタ等を含むイコライザ63,66により等化増幅
されると共にノイズ除去等が行われ、パルス化回路64に
於いてピーク検出によりパルスが形成され、位相同期回
路65により再生信号に位相同期したクロック信号が得ら
れ、このクロック信号はAD変換器67のサンプリングクロ
ック信号となり、イコライザ66により等化された再生信
号がAD変換器67に於いてサンプリングされ、再生信号の
サンプル値はビタビ復号器68に加えられて復号される。
れ、フィルタ等を含むイコライザ63,66により等化増幅
されると共にノイズ除去等が行われ、パルス化回路64に
於いてピーク検出によりパルスが形成され、位相同期回
路65により再生信号に位相同期したクロック信号が得ら
れ、このクロック信号はAD変換器67のサンプリングクロ
ック信号となり、イコライザ66により等化された再生信
号がAD変換器67に於いてサンプリングされ、再生信号の
サンプル値はビタビ復号器68に加えられて復号される。
ビタビ復号器は、畳込み符号の最尤復号器として知ら
れており、例えば、第７図に示すように、分配器71と、
ACS回路72−１〜72−４と、パスメモリ73と、正規化回
路74と、パスセレクタ75とを備えており、分配器71によ
りブランチメトリック値を計算してACS回路72−１〜72
−４に分配する。このACS回路72−１〜72−４は、畳込
み符号の拘束長をｋとすると、2k-1個設けるもので、第
７図に於いては、拘束長ｋ＝３の場合を示すことにな
る。
れており、例えば、第７図に示すように、分配器71と、
ACS回路72−１〜72−４と、パスメモリ73と、正規化回
路74と、パスセレクタ75とを備えており、分配器71によ
りブランチメトリック値を計算してACS回路72−１〜72
−４に分配する。このACS回路72−１〜72−４は、畳込
み符号の拘束長をｋとすると、2k-1個設けるもので、第
７図に於いては、拘束長ｋ＝３の場合を示すことにな
る。
又ACS回路72−１〜72−４は、それぞれ加算器（Ａ）
と比較器（Ｃ）とセレクタ（Ｓ）とにより構成され、ブ
ランチメトリック値と前回のパスメトリック値とを加算
器（Ａ）により加算して、比較器（Ｃ）により比較し、
パスメトリック値の小さい方を生き残りパスのパスメト
リック値としてセレクタ（Ｓ）により選択し、その時の
パス選択信号をパスメモリ73に加えるもので、パスメモ
リ73は、拘束長ｋの４〜５倍の段数のパスメモリセルを
有し、生き残りパスとして記憶され、最終段の出力がパ
スセレクタ75に加えられて、多数決処理等により復号出
力が得られる。又パスメトリック値の演算に於いて、オ
ーバーフローするような桁数となると、正規化回路74に
よりパスメトリック値の正規化が行われる。
と比較器（Ｃ）とセレクタ（Ｓ）とにより構成され、ブ
ランチメトリック値と前回のパスメトリック値とを加算
器（Ａ）により加算して、比較器（Ｃ）により比較し、
パスメトリック値の小さい方を生き残りパスのパスメト
リック値としてセレクタ（Ｓ）により選択し、その時の
パス選択信号をパスメモリ73に加えるもので、パスメモ
リ73は、拘束長ｋの４〜５倍の段数のパスメモリセルを
有し、生き残りパスとして記憶され、最終段の出力がパ
スセレクタ75に加えられて、多数決処理等により復号出
力が得られる。又パスメトリック値の演算に於いて、オ
ーバーフローするような桁数となると、正規化回路74に
よりパスメトリック値の正規化が行われる。
このようなビタビ復号器を波形干渉を受けた信号の復
号に用いる場合、ACS回路は、仮定サンプル値と実際の
サンプル値との誤差の二乗と、前回のパスメトリック値
との和を求めて比較し、加算出力の新たなパスメトリッ
ク値の小さい方を選択して、次回のパスメトリック値と
し、その選択情報をパスメモリ73に加えるものである。
号に用いる場合、ACS回路は、仮定サンプル値と実際の
サンプル値との誤差の二乗と、前回のパスメトリック値
との和を求めて比較し、加算出力の新たなパスメトリッ
ク値の小さい方を選択して、次回のパスメトリック値と
し、その選択情報をパスメモリ73に加えるものである。
第８図は拘束長３のトレリス線図を示し、実線矢印は
入力データが“0"、点線矢印は入力データが“1"の時の
遷移を示し、丸印は内部状態を示す。例えば、パスP0,P
1に於ける仮定サンプル値を、第９図の（ａ），（ｂ）
のyp0,yp1とすることができる。この値は、第９図の
（ａ）の現在として示す３ビットの仮定パス（a-1,a0,a
1）の波形干渉により求めるもので、第９図の（ｃ）の
孤立波形に於けるビット周期によるサンプル値をgiと
し、拘束長をｋ、ｍ＝（ｋ−１）/2として、 により求めるものである。従って、yp0,yp1は拘束長ｋ
＝３とすると、ｍ＝１となるから、ｉ＝−１からｉ＝＋
１までの間について（１）式により求めた値となる。
入力データが“0"、点線矢印は入力データが“1"の時の
遷移を示し、丸印は内部状態を示す。例えば、パスP0,P
1に於ける仮定サンプル値を、第９図の（ａ），（ｂ）
のyp0,yp1とすることができる。この値は、第９図の
（ａ）の現在として示す３ビットの仮定パス（a-1,a0,a
1）の波形干渉により求めるもので、第９図の（ｃ）の
孤立波形に於けるビット周期によるサンプル値をgiと
し、拘束長をｋ、ｍ＝（ｋ−１）/2として、 により求めるものである。従って、yp0,yp1は拘束長ｋ
＝３とすると、ｍ＝１となるから、ｉ＝−１からｉ＝＋
１までの間について（１）式により求めた値となる。
又過去のデータからの干渉も考慮する場合は、パスメ
モリの値（b2,b3,・・・）を用いることにより、 によって求めることができる。
モリの値（b2,b3,・・・）を用いることにより、 によって求めることができる。
第10図は前述の（２）式に基づいて過去のデータから
の干渉を考慮した従来例の要部ブロック図であり、ACS
回路81と、パスメモリ82と、パスセレクタ83と、仮定パ
スメモリ84とを備え、磁気ディスク装置等に於ける再生
信号等の復号すべき信号のサンプル値がACS回路81に加
えられる。パスメモリ82及び仮定パスメモリ84は、
“1",“0",“−1"を記憶できるシフトレジスタの構成を
有し、又ACS回路81は、仮定サンプル値と実際のサンプ
ル値との差の二乗出力と、前回算出したパスメトリック
値とを和を求めて比較し、小さい方を選択するもので、
選択された仮定パスの最後尾の値がパスメモリ82に入力
される。
の干渉を考慮した従来例の要部ブロック図であり、ACS
回路81と、パスメモリ82と、パスセレクタ83と、仮定パ
スメモリ84とを備え、磁気ディスク装置等に於ける再生
信号等の復号すべき信号のサンプル値がACS回路81に加
えられる。パスメモリ82及び仮定パスメモリ84は、
“1",“0",“−1"を記憶できるシフトレジスタの構成を
有し、又ACS回路81は、仮定サンプル値と実際のサンプ
ル値との差の二乗出力と、前回算出したパスメトリック
値とを和を求めて比較し、小さい方を選択するもので、
選択された仮定パスの最後尾の値がパスメモリ82に入力
される。
従って、パスメモリ82の値は復号値として最も確から
しいものではないが、仮定パスに繋がるものとして、そ
の時点で確からしい値である。又パスセレクタ83は、そ
の時点に於けるパスメトリック値の最小値を検出して、
その状態に繋がるパスの選択を行い、最後尾のデータを
復号出力とするものである。又パスメモリ82と仮定パス
メモリ84との間を結ぶ矢印は、（２）式に示すように、
乗算と加算とを行うことを示す。
しいものではないが、仮定パスに繋がるものとして、そ
の時点で確からしい値である。又パスセレクタ83は、そ
の時点に於けるパスメトリック値の最小値を検出して、
その状態に繋がるパスの選択を行い、最後尾のデータを
復号出力とするものである。又パスメモリ82と仮定パス
メモリ84との間を結ぶ矢印は、（２）式に示すように、
乗算と加算とを行うことを示す。
前述のように、過去のデータからの干渉も考慮するこ
とにより、正確な仮定サンプル値を推定することができ
る。しかし、１ビット分先のパスを考慮した場合、例え
ば、第８図のトレリス線図に於けるパスP0に続くパスを
P00,P10とした時の仮定サンプル値は、第９図の
（ｄ），（ｅ）に示すyp00,yp10となり、未来のデータ
が“1"の場合にその干渉量を考慮しなければ仮定サンプ
ル値の誤差が大きくなる。従って、拘束長ｋを大きく
し、即ち、仮定パスのビット数を増加して、干渉量を正
確に推定する必要がある。しかし、復号器の回路規模は
2kに比例するから、拘束長ｋを大きくすることは回路規
模が膨大となり、実現困難となる。
とにより、正確な仮定サンプル値を推定することができ
る。しかし、１ビット分先のパスを考慮した場合、例え
ば、第８図のトレリス線図に於けるパスP0に続くパスを
P00,P10とした時の仮定サンプル値は、第９図の
（ｄ），（ｅ）に示すyp00,yp10となり、未来のデータ
が“1"の場合にその干渉量を考慮しなければ仮定サンプ
ル値の誤差が大きくなる。従って、拘束長ｋを大きく
し、即ち、仮定パスのビット数を増加して、干渉量を正
確に推定する必要がある。しかし、復号器の回路規模は
2kに比例するから、拘束長ｋを大きくすることは回路規
模が膨大となり、実現困難となる。
又第10図に示す従来例のような過去のデータによる干
渉を考慮した復号方式に於いては、前述のように、未来
のデータによる干渉を考慮していないので、このような
干渉を零とするような特殊な等化を行う必要がある。こ
の特殊な等化は、磁気記録のトラック毎に干渉量が異な
る磁気ディスク装置等に対しては、実用化の点で大きな
障害となっている。
渉を考慮した復号方式に於いては、前述のように、未来
のデータによる干渉を考慮していないので、このような
干渉を零とするような特殊な等化を行う必要がある。こ
の特殊な等化は、磁気記録のトラック毎に干渉量が異な
る磁気ディスク装置等に対しては、実用化の点で大きな
障害となっている。
本発明は、過去のデータによる波形干渉を考慮すると
共に、未来のデータによる波形干渉も考慮して、復号誤
り率を改善することを目的とするものである。
共に、未来のデータによる波形干渉も考慮して、復号誤
り率を改善することを目的とするものである。
本発明の最尤復号制御方式は、前段のビタビ復号器の
出力を用いて、後段のビタビ復号器に於いて仮定パスの
前方の干渉量を推測して復号するものであり、第１図を
参照して説明する。
出力を用いて、後段のビタビ復号器に於いて仮定パスの
前方の干渉量を推測して復号するものであり、第１図を
参照して説明する。
波形干渉を受けた信号のAD変換器（A/D）３によるサ
ンプル値を用いて仮に最尤復号する第１のビタビ復号器
１と、この第１のビタビ復号器１の出力と前記サンプル
値とを入力して最尤復号する第２のビタビ復号器２とを
備え、この第２のビタビ復号器２に於いて、第１のビタ
ビ復号器１の出力を用いて現時点のデータに対する未来
のデータによる干渉量を推測し、且つパスメモリの内容
により現時点のデータに対する過去のデータによる干渉
量を推測して仮定サンプル値を求め、この仮定サンプル
値と前記サンプル値とを用いて復号処理を行うものであ
る。
ンプル値を用いて仮に最尤復号する第１のビタビ復号器
１と、この第１のビタビ復号器１の出力と前記サンプル
値とを入力して最尤復号する第２のビタビ復号器２とを
備え、この第２のビタビ復号器２に於いて、第１のビタ
ビ復号器１の出力を用いて現時点のデータに対する未来
のデータによる干渉量を推測し、且つパスメモリの内容
により現時点のデータに対する過去のデータによる干渉
量を推測して仮定サンプル値を求め、この仮定サンプル
値と前記サンプル値とを用いて復号処理を行うものであ
る。
又第１のビタビ復号器１のACS回路からのメトリック
値を第２のビタビ復号器２のACS回路に入力し、且つ第
１のビタビ復号器１のパスメモリの最終段の出力を第２
のビタビ復号器２のACS回路に加える仮定サンプル値の
算出部に入力するものである。
値を第２のビタビ復号器２のACS回路に入力し、且つ第
１のビタビ復号器１のパスメモリの最終段の出力を第２
のビタビ復号器２のACS回路に加える仮定サンプル値の
算出部に入力するものである。
請求項１に於いて、第１のビタビ復号器１により誤り
訂正復号された仮の復号値を用いて、第２のビタビ復号
器２により最尤復号を行うものであり、２段階の誤り訂
正復号を行うことになるから、誤り率を改善することが
できる。又第２のビタビ復号器２は、第１のビタビ復号
器１からの仮の復号値を用いて、未来のデータによる干
渉量を推測して仮定サンプル値を算出するもので、仮定
パスの長さを長くすることなく、正確な仮定サンプル値
を得ることができる。従って、誤り率を改善することが
できる。
訂正復号された仮の復号値を用いて、第２のビタビ復号
器２により最尤復号を行うものであり、２段階の誤り訂
正復号を行うことになるから、誤り率を改善することが
できる。又第２のビタビ復号器２は、第１のビタビ復号
器１からの仮の復号値を用いて、未来のデータによる干
渉量を推測して仮定サンプル値を算出するもので、仮定
パスの長さを長くすることなく、正確な仮定サンプル値
を得ることができる。従って、誤り率を改善することが
できる。
請求項２に於いて、第１のビタビ復号器１のパスメモ
リの最終段の出力を選択して復号出力とすることなく、
その最終段の出力を第２のビタビ復号器２に入力し、そ
れを用いて未来のデータによる干渉量を推測するもので
ある。又第１のビタビ復号器１のACS回路からのメトリ
ック値を第２のビタビ復号器２のACS回路に入力して、
メトリック演算に於いて加算し、メトリック値の比較を
容易にするものである。
リの最終段の出力を選択して復号出力とすることなく、
その最終段の出力を第２のビタビ復号器２に入力し、そ
れを用いて未来のデータによる干渉量を推測するもので
ある。又第１のビタビ復号器１のACS回路からのメトリ
ック値を第２のビタビ復号器２のACS回路に入力して、
メトリック演算に於いて加算し、メトリック値の比較を
容易にするものである。
以下図面を参照して本発明の実施例について詳細に説
明する。
明する。
第２図は本発明の実施例のブロック図であり、11は磁
気ヘッド、12は増幅器、13,16はイコライザ、14はパル
ス化回路、15は位相同期回路（PLL）、17はAD変換器（A
/D）、18,19は第1,第２のビタビ復号器、20は誤り訂正
復号器である。
気ヘッド、12は増幅器、13,16はイコライザ、14はパル
ス化回路、15は位相同期回路（PLL）、17はAD変換器（A
/D）、18,19は第1,第２のビタビ復号器、20は誤り訂正
復号器である。
磁気ディスク等の記録媒体から磁気ヘッド11により再
生された信号は、波形干渉を受けているものであり、こ
の再生信号は増幅器12により増幅され、フィルタ等を含
むイコライザ13,16により等化増幅されると共にノイズ
除去等が行われ、パルス化回路14に於いてピーク検出に
よりパルス化されて位相同期回路15に加えられ、位相同
期回路15から再生信号位相に同期したクロック信号がAD
変換器17に加えられる。AD変換器17は、このクロック信
号のタイミングに従って、イコライザ16からの再生信号
をサンプリングするもので、サンプル値は第1,第２のビ
タビ復号器18,19に加えられる。
生された信号は、波形干渉を受けているものであり、こ
の再生信号は増幅器12により増幅され、フィルタ等を含
むイコライザ13,16により等化増幅されると共にノイズ
除去等が行われ、パルス化回路14に於いてピーク検出に
よりパルス化されて位相同期回路15に加えられ、位相同
期回路15から再生信号位相に同期したクロック信号がAD
変換器17に加えられる。AD変換器17は、このクロック信
号のタイミングに従って、イコライザ16からの再生信号
をサンプリングするもので、サンプル値は第1,第２のビ
タビ復号器18,19に加えられる。
第１のビタビ復号器18は、ACS回路とパスメモリとパ
スセレクタと仮定パスメモリとを含み、従来例と同様に
して復号処理を行い、その復号出力を仮の復号値とする
ものである。又第２のビタビ復号器19は、この仮の復号
値を用いて仮定パスの前方からの干渉量を推測して復号
処理を行うものである。この場合、仮の復号値と、第２
のビタビ復号器19に入力されるサンプル値との位相合わ
せが必要となるが、第１のビタビ復号器18に於ける仮定
パスの長さ（拘束長）と、パスメモリの長さから、仮の
復号値が得られる遅延量を求めることができるので、シ
フトレジスタ等による遅延回路により位相合わせの構成
は容易に実現できる。
スセレクタと仮定パスメモリとを含み、従来例と同様に
して復号処理を行い、その復号出力を仮の復号値とする
ものである。又第２のビタビ復号器19は、この仮の復号
値を用いて仮定パスの前方からの干渉量を推測して復号
処理を行うものである。この場合、仮の復号値と、第２
のビタビ復号器19に入力されるサンプル値との位相合わ
せが必要となるが、第１のビタビ復号器18に於ける仮定
パスの長さ（拘束長）と、パスメモリの長さから、仮の
復号値が得られる遅延量を求めることができるので、シ
フトレジスタ等による遅延回路により位相合わせの構成
は容易に実現できる。
又誤り訂正復号器20は、入力された信号が誤り訂正符
号化されている場合に設けるもので、第１のビタビ復号
器18の復号出力について、誤り訂正復号し、それを仮の
復号値として、第２のビタビ復号器19に入力することに
なる。
号化されている場合に設けるもので、第１のビタビ復号
器18の復号出力について、誤り訂正復号し、それを仮の
復号値として、第２のビタビ復号器19に入力することに
なる。
前述のように、第１のビタビ復号器18により誤り訂正
復号が行われ、更に第２のビタビ復号器19により誤り訂
正復号が行われるから、誤り率が改善される。
復号が行われ、更に第２のビタビ復号器19により誤り訂
正復号が行われるから、誤り率が改善される。
前述のように、未来のデータによる干渉を考慮した場
合に、第９図の（ｃ）の孤立波形のビット周期のサンプ
ル値giと、現在，過去，未来のパスの値ai,bi,ciとを用
いて、仮定サンプル値ｙを次式で求めるものである。
合に、第９図の（ｃ）の孤立波形のビット周期のサンプ
ル値giと、現在，過去，未来のパスの値ai,bi,ciとを用
いて、仮定サンプル値ｙを次式で求めるものである。
第３図は前述の（３）式の処理を行う第２のビタビ復
号器19の要部を示し、21は第１のビタビ復号器18と同様
な構成の復号部、22は仮の復号値をシフトするシフトレ
ジスタ、23は仮定パスメモリ、24はACS回路、25はパス
メモリ、26はパスセレクタである。シフトレジスタ22と
仮定パスメモリ23とパスメモリ25とは、それぞれ“1",
“0",“−1"を記憶できる構成とするものである。又第
１のビタビ復号器18からの仮の復号値はシフトレジスタ
22に順次シフトされ、サンプル値はACS回路24に入力さ
れる。
号器19の要部を示し、21は第１のビタビ復号器18と同様
な構成の復号部、22は仮の復号値をシフトするシフトレ
ジスタ、23は仮定パスメモリ、24はACS回路、25はパス
メモリ、26はパスセレクタである。シフトレジスタ22と
仮定パスメモリ23とパスメモリ25とは、それぞれ“1",
“0",“−1"を記憶できる構成とするものである。又第
１のビタビ復号器18からの仮の復号値はシフトレジスタ
22に順次シフトされ、サンプル値はACS回路24に入力さ
れる。
拘束長ｋ（仮定パスの長さ）を３とすると、仮定パス
メモリ23の３ビットa-1,a0,a1と、パスメモリ25の３ビ
ットb2,b3,b4と、シフトレジスタ22の３ビットc-2,c-3,
c-4（各ビットの時間位置は第９図の（ａ）参照）と、
孤立波形のサンプル値gi（サンプル値の時間位置は第９
図の（ｃ）参照）とを用いて、仮定サンプル値ｙが
（３）式に従って求められるもので、矢印により乗算と
加算とを行うことを示す。
メモリ23の３ビットa-1,a0,a1と、パスメモリ25の３ビ
ットb2,b3,b4と、シフトレジスタ22の３ビットc-2,c-3,
c-4（各ビットの時間位置は第９図の（ａ）参照）と、
孤立波形のサンプル値gi（サンプル値の時間位置は第９
図の（ｃ）参照）とを用いて、仮定サンプル値ｙが
（３）式に従って求められるもので、矢印により乗算と
加算とを行うことを示す。
第４図は（３）式による仮定サンプル値ｙを算出する
仮定サンプル算出部の要部ブロック図であり、22はシフ
トレジスタ、23は仮定パスメモリ、25はパスメモリ、31
〜39は乗算器、40は加算器である。孤立波形のサンプル
値g-4〜g4（第９図の（ｃ）参照）に対して、第１のビ
タビ復号器18からの仮の復号値が加えられるシフトレジ
スタ22の３ビットc-4,c-3,c-2と、仮定パスメモリ23の
３ビットa-1,a0,a1と、パスメモリ25の３ビットb2,b3,b
4とが乗算器31〜39に加えられて乗算され、各乗算器31
〜39の出力が加算器40に加えられ、その加算器40の出力
が仮定サンプル値ｙとしてACS回路24に入力されるもの
である。そして、ACS回路24に於いてサンプル値との差
が求められる。即ち、過去のデータによる干渉と未来の
データによる干渉とを考慮した仮定サンプル値ｙが得ら
れる。
仮定サンプル算出部の要部ブロック図であり、22はシフ
トレジスタ、23は仮定パスメモリ、25はパスメモリ、31
〜39は乗算器、40は加算器である。孤立波形のサンプル
値g-4〜g4（第９図の（ｃ）参照）に対して、第１のビ
タビ復号器18からの仮の復号値が加えられるシフトレジ
スタ22の３ビットc-4,c-3,c-2と、仮定パスメモリ23の
３ビットa-1,a0,a1と、パスメモリ25の３ビットb2,b3,b
4とが乗算器31〜39に加えられて乗算され、各乗算器31
〜39の出力が加算器40に加えられ、その加算器40の出力
が仮定サンプル値ｙとしてACS回路24に入力されるもの
である。そして、ACS回路24に於いてサンプル値との差
が求められる。即ち、過去のデータによる干渉と未来の
データによる干渉とを考慮した仮定サンプル値ｙが得ら
れる。
第５図は本発明の他の実施例の要部ブロック図であ
り、41,42はシフトレジスタ、43は仮定パスメモリ、44
はACS回路、45はパスメモリ、51は第１のビタビ復号
器、52は第２のビタビ復号器、53は仮定パスメモリ、54
はACS回路、55はパスメモリ、56はパスセレクタ、57は
シフトレジスタである。
り、41,42はシフトレジスタ、43は仮定パスメモリ、44
はACS回路、45はパスメモリ、51は第１のビタビ復号
器、52は第２のビタビ復号器、53は仮定パスメモリ、54
はACS回路、55はパスメモリ、56はパスセレクタ、57は
シフトレジスタである。
第１のビタビ復号器51のACS回路44にサンプル値が入
力され、仮定パスメモリ43の内容に基づいて（１）式に
よる仮定サンプル値が求められ、或いはパスメモリ45の
内容も用いて（２）式による仮定サンプル値が求めら
れ、サンプル値と仮定サンプル値との差の二乗出力と前
回のメトリック値との和が求められて比較され、小さい
方を次のメトリック値として選択され、そのメトリック
値はシフトレジスタ42を介して第２のビタビ復号器52の
ACS回路54に入力され、選択情報はパスメモリ45に加え
られ、そのパスメモリ45の最終段の出力は第２のビタビ
復号器52のシフトレジスタ57に入力される。又サンプル
値はシフトレジスタ41を介して第２のビタビ復号器52の
ACS回路54に入力される。
力され、仮定パスメモリ43の内容に基づいて（１）式に
よる仮定サンプル値が求められ、或いはパスメモリ45の
内容も用いて（２）式による仮定サンプル値が求めら
れ、サンプル値と仮定サンプル値との差の二乗出力と前
回のメトリック値との和が求められて比較され、小さい
方を次のメトリック値として選択され、そのメトリック
値はシフトレジスタ42を介して第２のビタビ復号器52の
ACS回路54に入力され、選択情報はパスメモリ45に加え
られ、そのパスメモリ45の最終段の出力は第２のビタビ
復号器52のシフトレジスタ57に入力される。又サンプル
値はシフトレジスタ41を介して第２のビタビ復号器52の
ACS回路54に入力される。
シフトレジスタ41,42は、第１のビタビ復号器51と第
２のビタビ復号器52との間の位相合わせを行う為の遅延
回路として作用するものであり、第１のビタビ復号器51
の仮定パスメモリ43の長さとパスメモリ45の長さとに対
応して選定される。
２のビタビ復号器52との間の位相合わせを行う為の遅延
回路として作用するものであり、第１のビタビ復号器51
の仮定パスメモリ43の長さとパスメモリ45の長さとに対
応して選定される。
第２のビタビ復号器52に於いては、シフトレジスタ57
の内容と、仮定パスメモリ53の内容と、パスメモリ55の
内容とを基に、矢印で示すように、（３）式に従った乗
算，加算処理により、仮定サンプル値が算出され、ACS
回路54に於いては、この仮定サンプル値とシフトレジス
タ41を介して入力されたサンプル値との差の二乗出力
と、前回のメトリック値及びシフトレジスタ42を介して
入力されたメトリック値との和が求められて比較され、
小さい方が次のメトリック値として選択がされて、次回
のメトリック値となる。従って、第１のビタビ復号器51
の復号値として可能性のあるパスメモリ45の値と、その
確からしさを示すメトリック値とを含めて、第２のビタ
ビ復号器52に転送され、サンプル値の最尤復号が行われ
るから、誤り率が改善される。
の内容と、仮定パスメモリ53の内容と、パスメモリ55の
内容とを基に、矢印で示すように、（３）式に従った乗
算，加算処理により、仮定サンプル値が算出され、ACS
回路54に於いては、この仮定サンプル値とシフトレジス
タ41を介して入力されたサンプル値との差の二乗出力
と、前回のメトリック値及びシフトレジスタ42を介して
入力されたメトリック値との和が求められて比較され、
小さい方が次のメトリック値として選択がされて、次回
のメトリック値となる。従って、第１のビタビ復号器51
の復号値として可能性のあるパスメモリ45の値と、その
確からしさを示すメトリック値とを含めて、第２のビタ
ビ復号器52に転送され、サンプル値の最尤復号が行われ
るから、誤り率が改善される。
本発明は、前述の各実施例にのみ限定されるものでは
なく、磁気記録装置の再生信号以外の波形干渉を受けた
信号の復号にも適用できるものである。
なく、磁気記録装置の再生信号以外の波形干渉を受けた
信号の復号にも適用できるものである。
以上説明したように、本発明は、第１のビタビ復号器
１と第２のビタビ復号器２との２段構成により最尤復号
するものであり、拘束長を大きくすることなく、仮定パ
スより未来に相当するデータからの波形干渉を予測し
て、より正確な仮定サンプル値を求めることができるか
ら、回路規模を増大することなく、復号の誤り率を改善
することができる利点がある。
１と第２のビタビ復号器２との２段構成により最尤復号
するものであり、拘束長を大きくすることなく、仮定パ
スより未来に相当するデータからの波形干渉を予測し
て、より正確な仮定サンプル値を求めることができるか
ら、回路規模を増大することなく、復号の誤り率を改善
することができる利点がある。
又過去のデータからの波形干渉のみを考慮した従来例
に於いては、未来に相当するデータからの波形干渉を除
く為に特殊な等化が必要となり、実用的な構成を実現す
ることは困難であるが、本発明によれば、このような特
殊な等化は不要となり、実用化が容易となる利点があ
る。
に於いては、未来に相当するデータからの波形干渉を除
く為に特殊な等化が必要となり、実用的な構成を実現す
ることは困難であるが、本発明によれば、このような特
殊な等化は不要となり、実用化が容易となる利点があ
る。
第１図は本発明の原理説明図、第２図は本発明の実施例
のブロック図、第３図は本発明の一実施例の要部ブロッ
ク図、第４図は仮定サンプル値算出部の要部ブロック
図、第５図は本発明の他の実施例の要部ブロック図、第
６図は従来例のブロック図、第７図はビタビ復号器のブ
ロック図、第８図は拘束長３のトレリス線図、第９図
（ａ）〜（ｅ）は信号波形説明図、第10図は従来例の要
部ブロック図である。 １は第１のビタビ復号器、２は第２のビタビ復号器、３
はAD変換器（A/D）である。
のブロック図、第３図は本発明の一実施例の要部ブロッ
ク図、第４図は仮定サンプル値算出部の要部ブロック
図、第５図は本発明の他の実施例の要部ブロック図、第
６図は従来例のブロック図、第７図はビタビ復号器のブ
ロック図、第８図は拘束長３のトレリス線図、第９図
（ａ）〜（ｅ）は信号波形説明図、第10図は従来例の要
部ブロック図である。 １は第１のビタビ復号器、２は第２のビタビ復号器、３
はAD変換器（A/D）である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武藤 弘 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 笠井 希一郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平３−160668（ＪＰ，Ａ)
Claims (2)
- 【請求項１】波形干渉を受けた信号を最尤復号法により
復号する最尤復号制御方式に於いて、 前記信号のサンプル値を用いて仮に最尤復号する第１の
ビタビ復号器（１）と、 該第１のビタビ復号器（１）の出力と前記サンプル値と
を入力して最尤復号する第２のビタビ復号器（２）とを
備え、 該第２のビタビ復号器（２）に於いて、前記第１のビタ
ビ復号器（１）の出力を用いて現時点のデータに対する
未来のデータによる干渉量を推測し、且つパスメモリの
内容により現時点のデータに対する過去のデータによる
干渉量を推測して仮定サンプル値を求め、該仮定サンプ
ル値と前記サンプル値とを用いて復号処理を行う ことを特徴とする最尤復号制御方式。 - 【請求項２】前記第１のビタビ復号器（１）のACS回路
からのメトリック値を前記第２のビタビ復号器（２）の
ACS回路に入力し、且つ前記第１のビタビ復号器（１）
のパスメモリの最終段の出力を前記第２のビタビ復号器
（２）のACS回路に加える仮定サンプル値の算出部に入
力することを特徴とする請求項１記載の最尤復号制御方
式。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311570A JP2668449B2 (ja) | 1990-11-19 | 1990-11-19 | 最尤復号制御方式 |
| EP91919830A EP0593763B1 (en) | 1990-11-19 | 1991-11-19 | Maximum likelihood decoding method and device thereof |
| KR1019920701697A KR950013877B1 (ko) | 1990-11-19 | 1991-11-19 | 최대 공산복호 방법 및 장치 |
| PCT/JP1991/001579 WO1992009144A1 (fr) | 1990-11-19 | 1991-11-19 | Procede de decodage de vraisemblance maximale et dispositif relatif |
| US07/910,311 US5432820A (en) | 1990-11-19 | 1991-11-19 | Maximum-likelihood decoding method and device |
| CA002074174A CA2074174A1 (en) | 1990-11-19 | 1991-11-19 | Maximum likelihood decoding method and device thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311570A JP2668449B2 (ja) | 1990-11-19 | 1990-11-19 | 最尤復号制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04182968A JPH04182968A (ja) | 1992-06-30 |
| JP2668449B2 true JP2668449B2 (ja) | 1997-10-27 |
Family
ID=18018824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2311570A Expired - Fee Related JP2668449B2 (ja) | 1990-11-19 | 1990-11-19 | 最尤復号制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2668449B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4191393B2 (ja) | 2001-06-11 | 2008-12-03 | 富士通株式会社 | 情報記録再生装置及び方法並びに信号復号回路 |
| JP4910059B2 (ja) | 2010-04-21 | 2012-04-04 | 株式会社東芝 | 信号処理装置、信号処理方法及び信号再生装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2855717B2 (ja) * | 1989-11-17 | 1999-02-10 | ソニー株式会社 | 符号間干渉除去装置 |
-
1990
- 1990-11-19 JP JP2311570A patent/JP2668449B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04182968A (ja) | 1992-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101034771B1 (ko) | 데이터 검출 방법 | |
| US5689532A (en) | Reduced complexity EPR4 post-processor for sampled data detection | |
| US5432820A (en) | Maximum-likelihood decoding method and device | |
| EP0647036A1 (en) | Method and means for detecting partial response waveforms using a modified dynamic programming Heuristic | |
| US6606728B1 (en) | Rate (M/N) code encoder, detector, and decoder for control data | |
| US6480984B1 (en) | Rate (M/N) code encoder, detector, and decoder for control data | |
| JP4695814B2 (ja) | データ復号方法・回路及びこれを用いた情報記録再生装置 | |
| JPH06188748A (ja) | 適応ビテルビ検出器 | |
| US5805637A (en) | Automatic equalizer and digital signal reproducing apparatus carrying the same | |
| US6282251B1 (en) | Modified viterbi detector which accounts for correlated noise | |
| JP2001024519A (ja) | 検出誤り抑制回路および方法 | |
| JPH06188749A (ja) | 適応ビテルビ検出器 | |
| JP2668449B2 (ja) | 最尤復号制御方式 | |
| JP3521584B2 (ja) | 最尤復号化器および情報再生装置 | |
| JP4024364B2 (ja) | デジタル伝送システム、デジタル信号の受信機及びデジタル信号の受信方法 | |
| JPH0745001A (ja) | ディジタルデータの磁気再生装置 | |
| JP2668451B2 (ja) | 最尤復号制御方式 | |
| JPH09205373A (ja) | ビタビ復号方法及びビタビ復号器 | |
| JP2668452B2 (ja) | 最尤復号制御方式 | |
| JP2002525788A (ja) | パーシャルレスポンス最尤ビット検出装置 | |
| US7876861B2 (en) | Methods, apparatus, and systems for determining 1T state metric differences in an nT implementation of a viterbi decoder | |
| JPH06343039A (ja) | 位相検出回路およびデジタルｐｌｌ回路 | |
| JPH11355151A (ja) | ビタビ検出器及びこれを用いたディジタル磁気記録再生装置 | |
| JPH11238320A (ja) | 信号処理方法およびそれを用いた記録再生装置 | |
| JP3645478B2 (ja) | 制御データ列符号化方法およびその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |