CN100444274C - 相位调整电路以及解调电路 - Google Patents

Abstract

提供一种相位调整电路，包含：载波延迟调整电路，依据相位信息，使输入的载波延迟后输出；相位差检测调整电路，求出输入信号和上述延迟的载波之间的相位差，并将与此相应的值作为上述相位信息输出，调整上述延迟的载波，使其相位与上述输入的信号的相位基本一致，并输出相位调整后的载波。上述相位差检测调整电路，在常规状态下，将表示具有相位差的值作为上述相位信息输出。这样，就能够稳定地调整输入信号和载波之间的相位差。

Description

相位调整电路以及解调电路

技术领域

本发明涉及一种在摆动纹槽上记录有地址信息的光盘的记录或者再生装置，特别是用于地址解调的解调电路。

背景技术

在DVD(digital versatile disk：数字多功能光盘)+R光盘或DVD+RW光盘等光盘中，利用按正弦波弯曲的沟槽(摆动纹槽)，来记录地址。这样记录的地址，被称作ADIP(address in pre-groove：地址预制纹槽)。

将照射在光盘上并反射的光转换成电信号后所获得的信号，为根据摆动纹槽调制得到的摆动信号。根据利用这种摆动信号，就可能得到高精度的地址检测。

图18，是摆动信号波形的一例的曲线。如图18所示，摆动信号为BPSK(binary phase shift keying：二进制相移键控)方式进行相位调制的。对其解调的解调电路，在如日本特公平6-19898号公报、日本特开平5-260413号公报，以及日本特开2001-126413号公报已经公开。

图19表示以往的解调电路的构成框图。图19的解调电路900包含：BPF3、乘法器4、LPF5、二值化电路6、相位调整电路910。

LPF1，将从输入的摆动信号WB，在除去高频噪声后输出，A/D转换器2将其转换成数字信号。BPF3，从A/D转换器2输出的信号中进一步除去噪声，所得的摆动信号WDF输出到乘法器4以及相位调整电路910。而且，向相位调整器910中，输入由PLL生成的、具有和摆动信号WB相同周期的载波CB。相位调整电路910，检测摆动信号WDF和载波CB之间的相位差，调整载波CB的相位使其与摆动信号WDF的相位一致，并输出到乘法器4。

乘法器4，将BPF3的输出，和相位调整电路910的输出相乘后输出到LPF5。LPF5，将乘法器4的输出平滑化后，二值化电路6，将LPF5的输出值和阈值进行比较，并输出该结果。如此之后，就能对由摆动纹槽记录的地址解调。

图20(a)表示在载波CB的相位比摆动信号WDF的相位稍微超前时载波CB和摆动信号WDF之间的关系曲线。图20(b)表示在载波CB的相位比摆动信号WDF的相位稍微滞后时载波CB和摆动信号WDF之间的关系曲线。

相位调整电路910，将从摆动信号WDF超过给定值开始至载波CB上升为止的时间作为相位差进行检测。图20(a)的情况下，相位调整电路910，将近似于360°的值P1作为相位差进行检测。在图20(b)的情况下，载波CB能比图20(a)的情况稍微延迟，相位调整电路910，将近似于0°的值P2作为相差进行检测。

如此，在一些情况下，如图19的相位调整电路910中输入的摆动信号WDF和载波CB之间的相位差较小时，由于偏置随机偏差、振幅随机偏差、速度随机偏差等的影响，信号的相位稍微一变动后，检测的相位差便会有很大的变动。于是，产生的问题是，相位调整电路910，由于不能跟踪这些变动，就不能对载波CB的相位作适当调整，因此无法解调地址。

发明内容

本发明的目的在于提供一种对输入的信号和载波之间的相位差进行稳定调整的相位调整电路，以及对输入的信号进行稳定解调的解调电路。

为解决上述问题，本发明之一，提供一种相位调整电路，包含：载波延迟调整电路，其依据相位信息将输入的载波延迟后输出；和相位差检测调整电路，其求出输入信号和上述延迟后的载波之间的相位差，并将与此相应的值作为上述相位信息输出，调整上述延迟后的载波，使其相位与上述输入信号的相位基本一致，并输出相位调整后的载波。上述相位差检测调整电路，在常规状态下将表示具有相位差的值作为上述相位信息输出。

依据本发明之一，在常规状态下，由于将表示具有相位差的值作为相位信息输出，在相位差始终由零或者正值表示的情况下，就能使相位差在成为近似于零的值和近似于载波1周期的值之间重复。因此，就能够稳定输出相位与输入信号的相位基本一致的载波。

本发明之二，在本发明之一所述的相位调整电路中，还具有载波形成电路，其将上述延迟后的载波变换成不同波形的载波后输出。上述相位差检测调整电路利用上述载波形成电路的输出进行处理。

依据本发明之二，就能够将载波的波形转换为适合解调的波形。因此，就能够正确进行解调。而且，由于使载波延迟后进行波形的转换，因此能够使延迟载波的电路规模不会增大。

本发明之三，在本发明之一所述的相位调整电路中，还具有载波形成电路，其将输入的载波变换成不同波形的载波后输出。上述载波延迟调整电路利用上述载波形成电路的输出进行处理。

依据本发明之三，就能够将载波的波形转换成适合解调的波形。

本发明之四，在本发明之一所述的相位调整电路中，上述载波延迟调整电路包含：延迟控制信号生成电路，其依据上述相位信息，生成并输出延迟控制信号，对向上述输入的载波提供的延迟进行控制；和延迟选择电路，根据上述延迟控制信号，向上述输入的载波提供延迟并输出。

本发明之五，在本发明之四所述的相位调整电路中，上述延迟控制信号生成电路包含：减法器，其从上述相位信息中减去第1值后输出；积分器，其将上述减法器的输出积分后输出；和加法器，其将上述积分器的输出加上第2值后，并作为上述延迟控制信号输出。

本发明之六，在本发明之五所述的相位调整电路中，上述延迟控制信号生成电路还具有乘法器，其将上述减法器的输出乘以系数后输出。上述积分器对上述乘法器的输出积分后输出。

依据本发明之六，可以适当确定延迟控制信号生成电路中的积分的时间常数，适当设定对载波提供延迟的控制的应答性。

本发明之七，在本发明之六所述的相位调整电路中，上述乘法器将输入给该乘法器的值作为上述系数使用。

依据本发明之七，就能够很容易变换延迟控制信号生成电路中积分的时间常数。比如，可以容易让时间常数在控制开始时增大，而在经过一定时间后变小。

本发明之八，在本发明之五所述的相位调整电路中，上述延迟控制信号生成电路还具有正负判定电路，其判定上述减法器的输出的正负，并将表示结果的值输出。上述积分器将上述正负判定电路的输出进行积分后输出。

依据本发明之八，由于正负判定电路输出正负的判定结果，就能够缩小积分器等的电路规模。

本发明之九，在本发明之五所述的相位调整电路中，上述延迟控制信号生成电路还包含：第1乘法器，其将上述减法器的输出乘以第1系数后输出；第2乘法器，其将上述减法器的输出乘以第2系数后输出；比较器，其将上述减法器的输出和从该延迟控制信号生成电路的外部输入到该比较器的控制信号的值作比较，并输出其结果；和选择器，其根据上述比较器的输出，选择上述第1和第2乘法器中的任一个的输出。上述积分器对上述选择器的输出积分后输出。

依据本发明之九，由于减法器的输出在控制开始时大，随后逐渐变小，因此能够容易切换延迟控制信号生成电路中的积分的时间常数。

本发明之十，在本发明之四所述的相位调整电路中，上述延迟控制信号生成电路包含：比较器，其将上述相位信息和第1值作比较，并输出表示得到的比较结果的值；积分器，其对上述表示比较结果的值进行积分后输出；加法器，其将上述积分器的输出加上第2值后，作为上述延迟控制信号输出。

依据本发明之十，由于利用比较器，因此能够使电路规模比使用减法器的情况下更小。

本发明之十一，在本发明之四所述的相位调整电路中，上述延迟选择电路包含：延迟电路，其对上述输入的载波提供延迟后，生成被提供了互不相同延迟的多个载波并输出；和选择器，其根据上述延迟控制信号，从上述多个载波中选择一个并输出。

本发明之十二，在本发明之十一所述的相位调整电路中，上述相位差检测调整电路，给上述延迟后的载波提供延迟，并生成被提供互不相同的延迟的多个载波，从上述多个载波中选择1个并作为上述相位调整后的载波输出。上述相位差检测调整电路提供的延迟的最大值，比上述延迟选择电路提供的延迟的最大值小。

本发明之十三，提供一种解调电路，包含：载波延迟调整电路，其依据相位信息将输入的载波延迟后输出；相位差检测调整电路，其求出输入信号和上述延迟后的载波之间的相位差，并将与此相应的值作为上述相位信息输出，调整上述延迟后的载波，使其相位与上述输入信号的相位基本一致，并输出相位调整后的载波；乘法器，其将上述输入信号和上述相位调整后的载波作乘法运算；和二值化电路，其将根据上述乘法器运算的结果与阈值作比较，并将其结果输出。上述相位差检测调整电路，在常规状态下将表示具有相位差的值作为上述相位信息输出。

依据本发明之十三，由于具备可以稳定输出相位与输入信号的相位基本一致的载波的相位调整电路，所以能够稳定进行输入信号的解调。因此，在输入信号根据地址信息调制的情况下，能够得到正确的地址信息。

本发明之十四，提供一种相位调整电路，包含：载波延迟调整电路，其依据相位信息将输入的载波延迟后输出；和相位差检测电路，其求出输入信号和与上述延迟后的载波对应的信号之间的相位差，将与其对应的值作为上述相位信息输出。上述相位差检测电路，在常规状态下将表示具有相位差的值作为上述相位信息输出；上述载波延迟调整电路延迟上述输入的载波，以便让上述延迟后的载波或者据此生成的载波，作为其相位与上述输入信号的相位基本一致的相位调整后的载波输出。

依据本发明之十四，能够稳定输出相位与输入信号的相位基本一致的载波。而且，由于只是在载波延迟调整电路中，调整对载波提供的延迟，因此能够使电路规模变得比较小。

本发明之十五，在本发明之十四所述的相位调整电路中，还具有载波形成电路，其将上述延迟后的载波，变换成不同波形的载波后，将其作为上述相位调整后的载波输出。

本发明之十六，在本发明之十四所述的相位调整电路中，还具有载波形成电路，其将输入的载波，变换成不同波形的载波后输出。上述载波延迟调整电路，利用上述载波形成电路的输出进行处理，并将上述延迟后的载波，作为上述相位调整后的载波输出。

本发明之十七，在本发明之十四所述的相位调整电路中，还具备延迟电路，其对上述延迟后的载波进一步延迟后输出。上述相位差检测电路，求出上述输入信号和上述延迟电路的输出之间的相位差。

本发明之十八，在本发明之十七所述的相位调整电路中，上述延迟电路构成为能控制对上述延迟后的载波提供的延迟的大小。

本发明之十九，在本发明之十四所述的相位调整电路中，上述相位差检测电路对求出的相位差施加偏置，并作为上述相位信息输出。

本发明之二十，在本发明之十四所述的相位调整电路中，上述载波延迟调整电路，依据上述相位信息，对上述输入的载波提供第1延迟后并作为上述相位调整后的载波输出，并且，对上述输入的载波提供与上述第1延迟具有给定差的第2延迟后输出。上述相位差检测电路，求出上述输入信号和被提供上述第2延迟的载波之间的相位差。

本发明之二十一，在本发明之十四所述的相位调整电路中，还具有延迟电路，对上述延迟后的载波进一步延迟，并作为上述相位调整后的载波输出。

本发明之二十二，在本发明之十四所述的相位调整电路中，上述载波延迟调整电路包含：延迟控制信号生成电路，其依据上述相位信息，生成并输出延迟控制信号，控制对上述输入的载波提供的延迟；和延迟选择电路，其根据上述延迟控制信号，对上述输入的载波提供延迟后输出。

本发明之二十三，在本发明之二十二所述的相位调整电路中，上述延迟控制信号生成电路包含：减法器，其从上述相位信息中减去第1值后输出；积分器，其将上述减法器的输出积分后输出；和加法器，其将上述积分器的输出加上第2值，并作为上述延迟控制信号输出。

本发明之二十四，在本发明之二十三所述的相位调整电路中，上述延迟控制信号生成电路还具备乘法器，其将上述减法器的输出乘以系数后输出。上述积分器将上述乘法器的输出积分后输出。

本发明之二十五，在本发明之二十四所述的相位调整电路中，上述乘法器将输入的值作为上述系数使用。

本发明之二十六，在本发明之二十三所述的相位调整电路中，上述延迟控制信号生成电路还具备正负判定电路，其判定上述减法器的输出的正负，并输出其结果。上述积分器将上述正负判定电路的输出积分后输出。

本发明之二十七，在本发明之二十三所述的相位调整电路中，上述延迟控制信号生成电路还包含：第1乘法器，其将上述减法器的输出乘以第1系数后输出；第2乘法器，其将上述减法器的输出乘以第2系数后输出；比较器，其将上述减法器的输出与输入的控制信号的值作比较，并输出其结果；和选择器，其根据上述比较器的输出，选择上述第1或者第2乘法器中任一个输出。上述积分器将上述选择器的输出积分后输出。

本发明之二十八，在本发明之二十二所述的相位调整电路中，上述延迟控制信号生成电路还包含：比较器，其比较上述相位信息和第1值，并输出得到的比较结果；积分器，其将上述比较结果积分后输出；和加法器，其将上述积分器的输出加上第2值后，并作为上述延迟控制信号输出。

本发明之二十九，在本发明之二十二所述的相位调整电路中，上述延迟选择电路包含：延迟电路，其对上述输入的载波提供延迟后，生成被提供了互不相同的延迟的多个载波后输出；和选择器，其根据上述延迟控制信号，从上述多个载波中选择一个后输出。

本发明之三十，提供一种解调电路，包含：载波延迟调整电路，其依据相位信息将输入的载波延迟后输出；与上述延迟后的载波对应的信号之间的相位差，将与其对应的值作为上述相位信息输出；乘法器，其将上述输入信号和上述相位调整后的载波作乘法运算；和二值化电路，其将上述乘法器运算的结果与阈值作比较，并将其结果输出。上述相位差检测调整电路，在常规状态下将表示具有相位差的值作为上述相位信息输出；上述载波延迟调整电路延迟上述输入的载波，以便让上述延迟后的载波或者据此生成的载波，作为其相位与上述输入信号的相位基本一致的上述相位调整后的载波输出。

依据本发明之三十，由于具备可以稳定输出相位与输入信号的相位基本一致的载波的相位调整电路，所以能够稳定进行输入信号的解调。而且，由于只是在载波延迟调整电路中，调整对载波提供的延迟，因此能够缩小电路规模。

根据本发明，由于能比较稳定地得到相位与输入信号的相位基本一致的载波，所以能够利用该载波稳定进行输入信号的解调。因此，对由地址信息调制的摆动信号进行解调，就能得到正确的地址信息。

附图说明

图1表示有关本发明第1实施方式的解调电路的构成例的框图。

图2表示图1的载波延迟调整电路的构成例的框图。

图3表示图2的延迟控制信号生成电路的构成例的框图。

图4表示图2的延迟选择电路的构成例的框图。

图5表示图4的延迟电路的构成例的电路图。

图6表示本发明第1实施方式的解调电路的另一构成例的框图。

图7表示图2的延迟控制信号生成电路的另一构成例的框图。

图8表示图2的延迟控制信号生成电路的又一构成例的框图。

图9表示图2的延迟控制信号生成电路的又一构成例的框图。

图10表示图2的延迟控制信号生成电路的又一构成例的框图。

图11表示具有图1的相位差检测调整电路的延迟电路的电路图。

图12表示有关本发明第2实施方式的解调电路的构成例的框图。

图13表示有关有关本发明第2实施方式的第1变形例的解调电路的构成例的框图。

图14表示有关本发明第2实施方式的第2变形例的解调电路的构成例的框图。

图15表示有关本发明第2实施方式的第3变形例的解调电路的构成例的框图。

图16表示有关本发明第2实施方式的第4变形例的解调电路的构成例的框图。

图17表示有关本发明第2实施方式的第5变形例的解调电路的构成例的框图。

图18表示摆动信号的波形例的曲线。

图19表示以往的解调电路的构成例的框图。

图20(a)表示载波的相位比摆动信号的相位稍微超前时载波和摆动信号之间的关系曲线。(b)表示载波的相位比摆动信号的相位稍微滞后时载波和摆动信号之间的关系曲线。

图中：3-BPF，4-乘法器，5-LPF，6-二值化电路，10、210、310、410、510、610、710、810-相位调整电路，12、212、612-载波延迟调整电路，14-相位差检测调整电路，16-载波形成电路，18、418、518-相位差检测电路，19、419-延迟电路，22、122、222、322、422-延迟控制信号生成电路，24-延迟选择电路，32-减法器，33-正负判定电路，34、34A、34B-乘法器，35-比较器，36-积分器，37-选择器，38-加法器，39-比较器，100、200、300、400、500、600、700、800-解调电路。

具体实施方式

以下，参照附图来说明有关本发明的实施方式。

(第1实施方式)

图1表示有关本发明第1实施方式的解调电路的构成例的框图。图1的电路包含：LPF1、A/D转换器2，和解调电路100。解调电路100，包含：BPF(band-pass filter：带通滤波器)、乘法器4、LPF(low-pass filter：低通滤波器)5、二值化电路6，和相位调整电路10。相位调整电路10，包含：载波延迟调整电路12、相位差检测调整电路14，和载波形成电路16。

比如，就有关使用DVD+R光盘和DVD+RW光盘的情况进行说明。这时，如图18所示，摆动信号，其周期为32T(T为通道时钟周期)，是与DVD-R光盘等的情况相比频率更高的信号。以下，作为相位信息PH，将相位差0～31T用整数值0～31表示。相位信息PH的值，通常为零或正值。比如，相位差变小时，相位信息PH的值，按2，1，0，31，30…变化。

光拾取器(图示略)，将在光盘上照射光束而反射的光变换成电信号后，输出得到的摆动信号WB。摆动信号WB，根据记录有地址信息的摆动纹槽而调制。摆动信号WB，为根据地址信息按BPSK方式调制的信号，因此如果解调摆动信号WB，就能够得到地址信息。

LPF1，从作为模拟信号的摆动信号WB中除去高频噪声后输出，A/D转换器2，将LPF1的输出转换成数字信号，然后输出数字化的摆动信号WD。BPF3，将从A/D转换器2输入的摆动信号WD的噪声进一步除去后，得到的摆动信号WDF输出到乘法器4以及相位差检测调整电路14。

载波延迟调整电路12中，输入与摆动信号WB具有同一周期，由PLL(phase locked loop：锁相环)电路(图示略)生成的载波CB。载波CB为脉冲信号，其值采用1比特来表示。载波延迟调整电路12，使依据相位差检测调整电路14输出的相位信息PH将载波CB延迟，并将延迟后的载波DCB输出到载波形成电路16。

载波形成电路16，将载波DCB转换成与之具有同一周期的正弦波，然后将载波DCR输出到相位差检测调整电路14。载波DCR，为其值采用多比特表示的信号。并且，载波形成电路16，将载波DCB，也可以转换成具有三角波等其它波形的信号。

相位差检测调整电路14，检测出摆动信号WDF和延迟的载波DCR之间的相位差，并将相位信息PH输出到载波延迟调整电路12。而且，相位差检测调整电路14，调整延迟的载波DCR，使其相位与摆动信号WDF的相位基本一致，然后将相位调整后的载波ICR输出到乘法器4。

乘法器4，将BPF3输出的摆动信号WDF，和相位调整后的载波ICR相乘后输出到LPF5。LPF5，将乘法器4的输出平滑化后输出。二值化电路6，将LPF5的输出和阈值进行比较，作为解调其结果所得到的地址信息输出。

这里，延迟的载波DCR和摆动信号WDF间的相位差，为载波DCR以及摆动信号WDF的半周期，即，相当于16T。为此，在常规状态下，相位差检测调整电路14，将相位差16T的表示值“16”作为相位信息PH输出。

图2表示图1的载波延迟调整电路12的构成例的框图。载波延迟调整电路12包含：延迟控制信号生成电路22、和延迟选择电路24。延迟控制信号生成电路22，对相位信息PH进行积分等运算，并生成与相位信息PH相应的延迟控制信号DCN，再输出到延迟选择电路24。延迟选择电路24，从输入的载波CB中，将提供与延迟控制信号DCN相应的延迟的信号，作为延迟载波DCB输出。

图3表示图2的延迟控制信号生成电路22的构成例的框图。延迟控制信号生成电路22包含：减法器32、乘法器34、积分器36和加法器38。

减法器32，从相位信息PH中减去参照值VA后输出。参照值VA，可以是固定值，也可以是由寄存器提供的值。这里，参照值VA设为“16”。乘法器34，将减法器32的输出乘以系数后输出。系数可以是乘法器34中输入的值CCN，也可以是预定的值。积分器36，将乘法器34的输出积分后输出。加法器38，将积分器36的输出中加上参照值VB，并将其作为延迟控制信号DCN输出。参照值VB，可以是固定值，也可以是由寄存器提供的值。这里，参照值VB设为与参照值VA相同的“16”。

图4表示图2的延迟选择电路24的构成例的框图。延迟选择电路24包含延迟电路42和选择器44。图5表示图4的延迟电路42的构成例的电路图。

如图5所示，延迟电路42，具有串联连接的31个锁存器54。锁存器54中，分别有通道时钟输入，各个锁存器54中，每次输入该时钟脉冲，都将保持的值输出到下一段的锁存装置。因此，延迟电路42，输出让载波CB具有互不相同的延迟0～31T的载波S0～S31。图4的选择器44，根据延迟控制信号DCN选择载波S0～S31中的一个，将其作为延迟的载波DCB输出。

相位差检测调整电路14，对于摆动信号WDF的载波DCR的相位的延迟作为相位信息PH输出后，载波DCR的延迟大时，延迟控制信号DCN的值也变大。这里，延迟选择电路24，在载波S0～S31中，延迟控制信号DCN的值越大，就越选择比延迟小的载波。

这样，根据图1的相位调整电路10，在常规状态下，由于将表示具有相位差的值“16”作为相位信息PH输出，在相位差通常由零或者正值表示的情况下，就能使相位差不会在“0”等零附近的值和载波的1个周期的近似值“31”等之间重复了。因此，就能稳定输出相位与摆动信号WDF的相位基本一致的载波ICR。为此，根据解调电路100，就能稳定进行摆动信号的解调，能够确切地读取地址。

图6表示有关本发明第1实施方式的解调电路的另一构成例的框图。图6的解调电路200，是在图1的解调电路100中，具备替代相位调整电路10的相位调整电路210。相位调整电路210包含：载波延迟调整电路212、相位差检测调整电路14、和载波形成电路16。

图1的解调电路100，对载波CB延迟后，转换成正弦波等的波形，而图6的解调电路200，是将载波CB转换成正弦波等之后，进行延迟，在这一点上相互不同。

载波形成电路16中，输入具有与摆动信号WB相同周期的载波CB。载波形成电路16，将载波CB转换成与之具有同一周期的正弦波后，将其作为载波CR输出到载波延迟调整电路212。载波CR的值由多比特表示。载波延迟调整电路212，依据相位差检测调整电路14输出的相位信息PH让载波CR延迟，并将延迟后的载波DCR输出到相位差检测调整电路14。其它点，由于与图1的解调电路同样，在此省略其说明。

载波延迟调整电路212，为与图1的载波延迟调整电路12基本相同的构成，但是替代了图2的延迟选择电路24，而包括可以将由多比特表示的载波CR延迟后输出的延迟选择电路。即，载波延迟调整电路212的延迟选择电路，需要替代图5的延迟电路42，而包括将多个与之相同的电路并列构成的延迟电路，并且需要替代图4的选择器44，而包括从由多比特表示的多个信号中选择一个的选择器。

这样，根据图6的解调电路200，也能同图1的解调电路100一样，能够稳定进行摆动信号的解调，能够确切地读取地址。但是，由于载波延迟调整电路处理的载波的比特数不同，因此图1的解调电路100可以减少电路规模。

图7表示图2的延迟控制信号生成电路的另一构成例的框图。图7的延迟控制信号生成电路122，是从图3的延迟控制信号生成电路22中省去乘法器34的电路。在没必要细微控制时间常数的情况下，可以利用图7所示的延迟控制信号生成电路122。

图8表示图2的延迟控制信号生成电路的又一构成例的框图。图8的延迟控制信号生成电路222，代替图3的延迟控制信号生成电路22中的乘法器34，而具有正负判定电路33。正负判定电路33，判定减法器32的输出的正负，并将其结果输出到积分器36。具体来讲，正负判定电路33，在减法器32的输出为正的情况下，输出为“1”，在为零的情况下，输出为“0”，在其它情况下，输出为“-1”。利用正负判定电路33，就能够比使用乘法器34的情况下缩小电路规模。

图9表示图2的延迟控制信号生成电路的又一构成例的框图。图9的延迟控制信号生成电路322，代替图3的延迟控制信号生成电路22中的乘法器34，而具有第1以及第2乘法器34A、34B，选择器37、和比较器39。

乘法器34A、34B，分别保持各自不同的系数。这里，作为例子，使乘法器34A保持的系数，比乘法器34B保持的系数大。乘法器34A、34B，将分别保持的系数乘以减法器32的输出，并将得到的结果输出到选择器37。比较器39，将减法器32的输出，和从延迟控制信号生成电路322的外部输入的控制信号CS的值作比较，并将其结果输出到选择器37。选择器37，根据比较器39的输出，选择乘法器34A、34B中的任一项输出，并输出到积分器36。

减法器32的值，在控制开始时较大，之后，逐渐接近于零。这里，选择器37，在减法器32的输出比控制信号CS的值大的情况下，选择乘法器34A的输出，在其它情况下，选择乘法器34B的输出。于是，在控制开始时使控制迅速接近常规状态，在控制接近常规状态后就能够稳定进行控制。

图10表示图2的延迟控制信号生成电路的又一构成例的框图。图10的延迟控制信号生成电路422，替代图7的延迟控制信号生成电路122的减法器322，而具有比较器35。比较器35，将输入的相位信息PH的值与参照值VA作比较，在相位信息PH的值较大的情况下，输出“1”；在两者相等的情况下，输出“0”；在其它情况下，输出“-1”，输出结果分别输入到积分器36。利用比较器35，就能够比使用减法器32的情况下缩小电路规模。

图11表示具有图1的相位差检测调整电路14的延迟电路62的电路图。相位差检测调整电路14，具有如图11所示的延迟电路62，其将延迟的载波DCR进一步延迟后输出。延迟电路62，具有多个将锁存器54串联连接的电路64。电路64，与延迟电路42类似，但电路64中的锁存器54的数量比延迟电路42中要少，比如为17个。

电路64中分别输入载波DCR的各比特，其各比特，与通道时钟同期被输入到下一级的锁存器54。信号U0～U17为对各个载波DCR有0～17T的延迟的信号。同样，信号V0～V17也是对各个载波DCR有0～17T的延迟。这些信号中，提供同一延迟的多个信号(比如信号U16、V16等)，构成1个载波。因此，延迟电路62，输出对载波DCR提供互不相同的延迟0～17T的多个载波。相位差检测调整电路14，在这些多个载波中，选择相位与摆动信号WDF基本相等的载波，并作为载波ICR输出。

图1的解调电路100，控制载波DCR和摆动信号WDF之间的相位差，使其在载波DCR以及摆动信号WDF的半周期(即，16T)，因此控制在常规状态后，相位差检测调整电路14，选择经过16个锁存器54输出的信号U16、V16等，并输出。为此，相位差检测调整电路14，不必如延迟选择电路24那样给载波提供最大31T的延迟，只要给载波提供较之小的如16T一般大的延迟即可。

即，相位差检测调整电路14，具有锁存器54，有关其载波DCR的各位，只有其数量超过16位则可，不必如图5的延迟电路42那样具有31个锁存器54。换言之，相位差检测调整电路14，具有的锁存器54，有关载波DCR的各比特，只要是比产生相当于载波DCR以及摆动信号WDF的1个周期的延迟而需要的数中减1后(本实施方式中为31)还小的数则可。并且，代替锁存器，也可以是利用存储多比特的寄存器。

(第2实施方式)

图12表示有关本发明第2实施方式的解调电路的构成例的框图。解调电路300，在图1的解调电路100中，替代了相位调整电路10而包括相位调整电路310。相位调整电路310包含：载波延迟调整电路12、载波形成电路16、相位差检测电路18、和延迟电路19。

与图1的解调电路100一样，BPF3中，输入经过LPF1以及A/D转换器2的摆动信号WD。BPF3，进一步除去摆动信号WD的噪声，得到的摆动信号WDF输出到乘法器4以及相位差检测电路18。载波延迟调整电路12以及载波形成电路16与参照图1的说明相同。

载波延迟调整电路12，依据相位信息PH延迟载波CB，并将延迟的载波DCB输出到载波形成电路16。这时，载波延迟调整电路12，考虑由载波形成电路16生成的延迟，根据延迟后的载波DCB由载波形成电路16生成与摆动信号WDF同相位的载波DCR，由此对载波CB进行延迟。载波形成电路16，将生成的载波DCR作为相位调整后的载波输出到乘法器4以及延迟电路19。

延迟电路19，向载波形成电路16输出的载波DCR，提供摆动信号WD的半周期(即16T)的延迟，并输出到相位差检测电路18。相位差检测电路18，依据延迟电路19的输出的上升沿，检测出BPF3输出的摆动信号WDF和延迟电路19的输出之间的相位差，并将其作为相位信息PH输出到载波延迟调整电路12。相位信息PH的值，为0～31。

这里，常规状态下，由于载波DCR和摆动信号WDF只能是同相位，使延迟电路19的输出和摆动信号WDF之间的相位差，控制在摆动信号WD的半周期，即，接近于16T。为此，常规状态下，相位差检测电路18，将值“16”作为相位信息PH输出。

图3的延迟控制信号生成电路22中使用的VA值，在常规状态下为相位差检测电路18输出的相位信息PH的值，是图12的载波延迟控制调整电路12中的“16”。参照值VB，为常规状态下使载波形成电路16输出的载波DCR与摆动信号WDF同相位的延迟控制信号DCN的值。

图1的解调电路中，是在载波延迟调整电路12以及相位差检测调整电路14双方中生成提供各不相同延迟的多个载波，并从其中选择1个，但在图12的解调电路中，只是在载波延迟调整电路12中，生成以及选择这样的多个载波。因此，根据图12的解调电路，就能够减少锁存器、寄存器等的数量，缩小电路规模。

(第2实施方式的第1变形例)

图13表示有关本发明第2实施方式的第1变形例的解调电路的构成例的框图。图13的解调电路400，在图12的解调电路300中，替代了相位调整电路310而包括相位调整电路410。相位调整电路410，在图12的相位调整电路310中，替代了相位差检测电路18以及延迟电路19，而分别具有相位差检测电路418以及延迟电路419。

延迟电路419，接受的并非载波形成电路16输出的载波DCR，而是载波延迟调整电路12输出的载波DCB，并给以提供给定的延迟后输出给相位差检测电路418。相位差检测电路418，与图12的相位差检测电路18一样，检测出BPF3输出的摆动信号WDF和延迟电路419的输出之间的相位差，并将其作为相位信息PH输出到载波延迟调整电路12。如果延迟电路419提供的延迟与延迟电路19相同，在常规状态下的相位信息PH的值，是比图12的情况下载波形成电路16产生的延迟还小的值。

而且，向延迟电路419中，输入延迟控制信号DL，就能将与之相应的延迟提供给载波DCB。为此，根据延迟控制信号DL，就能够控制相位信息PH的值，能够使常规状态下的相位信息PH的值确切为0以外的值。

延迟电路419，由于采用将由1比特表示的载波DCB延迟的构成即可，因此与延迟由多比特表示的载波DCR的延迟电路19相比，可以缩小电路规模。

(第2实施方式的第2变形例)

图14表示有关本发明第2实施方式的第2变形例的解调电路的构成例的框图。图14的解调电路500，在图13的解调电路400中，替代了相位调整电路410而包括相位调整电路510。相位调整电路510，在图13的相位调整电路410中，替代了相位差检测电路418而包括相位差检测电路518，但没有包括延迟电路419。

向相位差检测电路518，输入偏置控制信号OC。相位差检测电路518，检测出摆动信号WDF，和载波延迟调整电路12输出的载波DCB之间的相位差，并将其加上与偏置控制信号OC相应的值，将得到的值作为相位信息PH输出到载波延迟调整电路12。偏置控制信号OC，在常规状态下，为相位信息PH的值是16的信号。

根据图14的解调电路500，由于不需要延迟电路419，因此能够实现比图13的解调电路400在电路上的小规模化。而且，由于在控制循环中没有延迟电路419，因此控制响应快，能够使载波DCR的相位可以更早与摆动信号WDF保持一致。

(第2实施方式的第3变形例)

图15表示有关本发明第2实施方式的第3变形例的解调电路的构成例的框图。图15的解调电路600，在图13的解调电路400中，替代了相位解调电路410，而包括相位调整电路610。相位调整电路610，在图13的相位调整电路410中，替代了载波延迟调整电路12，而包括载波延迟调整电路612，但不具有延迟电路419。

载波延迟调整电路612，与载波延迟调整电路12一样向载波形成电路16输出载波DCB之外，向相位差检测电路418输出与此不同延迟的载波DCB2。载波DCB2，考虑由载波形成电路16产生的延迟，为与载波DCR之间的相位差是16T的信号，与载波DCB之间的相位差为一定值。

图15的解调电路600，由于不需要延迟电路419，因此能够实现比图13的解调电路400在电路上的小规模化。

(第2实施方式的第4变形例)

图16表示有关本发明第2实施方式的第4变形例的解调电路的构成例的框图。图16的解调电路700，在图12的解调电路300中，替代了相位调整电路310，而包括相位调整电路710。相位调整电路710，在图12的相位调整电路310中，将延迟电路19的输出不是提供给相位差检测电路18而是提供给乘法器4，将载波16的输出提供给相位差检测电路18。

相位调整电路710，使载波形成电路16输出的载波DCR与摆动信号WDF之间的相位差控制为16T。根据图16的解调电路700，由于延迟电路19在控制循环之外，因此控制响应快，能够使延迟电路19输出的载波的相位更早与摆动信号WDF保持一致。

并且，也可以使给图3的加法器38提供的参照值VB变化。这种情况下，给载波延迟调整电路12输出的载波DCB提供的延迟变化了，就能够控制对乘法器4提供的载波的延迟。

而且，依据参照值VB，如果延迟电路19对载波DCR提供的延迟变化了，对乘法器4提供的载波和摆动信号WDF之间的相位仍保持一致，而使载波延迟调整电路12以及延迟电路19所提供的延迟变化。

(第2实施方式的第5变形例)

图17表示有关本发明第2实施方式的第5变形例的解调电路的构成例的框图。图17的解调电路800，在图12的解调电路300中，替代了相位调整电路310，而包括相位调整电路810。相位调整电路810，在图12的相位调整电路310中，替代了载波延迟调整电路12而具有载波延迟调整电路212。

图12的解调电路300，给载波CB提供延迟后，向正弦波等波形进行转换，而图17的解调电路800，使载波CB向正弦波等转换后，提供延迟，这一点上不同。

载波延迟调整电路212，使延迟的载波DCR作为相位调整后的载波输出到延迟电路19以及乘法器4，除此之外，载波形成电路16以及载波延迟调整电路212，与参照图6的说明一样。而且，其它点由于与图12的解调电路300一样，在此省略其详细说明。

这样，根据图17的解调电路800，也能和图12的解调电路300一样，稳定进行摆动信号的解调，能够确切地读取地址。但是，由于载波延迟调整电路处理的载波的比特数不同，因此图12的解调电路300可以缩小电路规模。

另外，在图12～图17的解调电路中，对使用具有图3的延迟控制信号生成电路22的载波延迟调整电路12、212的情况进行说明了，然而也可以替代延迟控制信号生成电路22，利用具有图7～图10的延迟控制信号生成电路122、222、322、422中任一个的载波延迟调整电路。

而且，常规状态下，主要对相位差检测调整电路14和相位差检测电路18输出的相位信息PH的值为16进行控制的情况进行了说明，但是也可以在常规状态下以0以外的其它值作为相位信息PH输出。

另外，以上的实施方式中，也可以不包括载波形成电路16。这种情况下，乘法器4，在载波延迟调整电路12、212输出的载波DCB、DCR、和摆动信号WDF之间进行乘法运算。

本发明中的相位调整电路以及解调电路，对根据地址信息调制的摆动信号进行解调，能够得到正确的地址信息，对于在摆动纹槽上记录地址信息的光盘的记录或者再生装置等都是有用的。

Claims (13)

1、一种相位调整电路，其特征在于，包含：

载波延迟调整电路，其依据相位信息将输入的载波延迟后输出；和

相位差检测调整电路，其求出输入信号和所述延迟后的载波之间的相位差，并将与此相应的值作为所述相位信息输出，调整所述延迟后的载波，使其相位与所述输入信号的相位一致，并输出相位调整后的载波；

所述相位差检测调整电路，在常规状态下将表示具有相位差的值作为所述相位信息输出。

2、根据权利要求1所述的相位调整电路，其特征在于，还具有载波形成电路，其将所述延迟后的载波变换成不同波形的载波后输出；

所述相位差检测调整电路利用所述载波形成电路的输出进行处理。

3、根据权利要求1所述的相位调整电路，其特征在于，还具有载波形成电路，其将输入的载波变换成不同波形的载波后输出；

所述载波延迟调整电路利用所述载波形成电路的输出进行处理。

4、根据权利要求1所述的相位调整电路，其特征在于，所述载波延迟调整电路包含：

延迟控制信号生成电路，其依据所述相位信息，生成并输出延迟控制信号，对向所述输入的载波提供的延迟进行控制；和

延迟选择电路，根据所述延迟控制信号，向所述输入的载波提供延迟并输出。

5、根据权利要求4所述的相位调整电路，其特征在于，所述延迟控制信号生成电路，包含：

减法器，其从所述相位信息中减去第1值后输出；

积分器，其将所述减法器的输出积分后输出；和

加法器，其将所述积分器的输出加上第2值后，并作为所述延迟控制信号输出。

6、根据权利要求5所述的相位调整电路，其特征在于，所述延迟控制信号生成电路还具有乘法器，其将所述减法器的输出乘以系数后输出；

所述积分器对所述乘法器的输出积分后输出。

7、根据权利要求6所述的相位调整电路，其特征在于，所述乘法器将输入给该乘法器的值作为所述系数使用。

8、根据权利要求5所述的相位调整电路，其特征在于，所述延迟控制信号生成电路还具有正负判定电路，其判定所述减法器的输出的正负，并将表示结果的值输出；

所述积分器将所述正负判定电路的输出进行积分后输出。

9、根据权利要求5所述的相位调整电路，其特征在于，所述延迟控制信号生成电路还包含：

第1乘法器，其将所述减法器的输出乘以第1系数后输出；

第2乘法器，其将所述减法器的输出乘以第2系数后输出；

比较器，其将所述减法器的输出和从该延迟控制信号生成电路的外部输入到该比较器的控制信号的值作比较，并输出其结果；和

选择器，其根据所述比较器的输出，选择所述第1和第2乘法器中的任一个的输出；

所述积分器对所述选择器的输出积分后输出。

10、根据权利要求4所述的相位调整电路，其特征在于，所述延迟控制信号生成电路包含：

比较器，其将所述相位信息和第1值作比较，并输出表示得到的比较结果的值；

积分器，其对所述表示比较结果的值进行积分后输出；

加法器，其将所述积分器的输出加上第2值后，作为所述延迟控制信号输出。

11、根据权利要求4所述的相位调整电路，其特征在于，所述延迟选择电路包含：

延迟电路，其对所述输入的载波提供延迟后，生成被提供了互不相同延迟的多个载波并输出；和

选择器，其根据所述延迟控制信号，从所述多个载波中选择一个并输出。

12、根据权利要求11所述的相位调整电路，其特征在于，所述相位差检测调整电路，给所述延迟后的载波提供延迟，并生成被提供互不相同的延迟的多个载波，从所述多个载波中选择1个并作为所述相位调整后的载波输出；

所述相位差检测调整电路提供的延迟的最大值，比所述延迟选择电路提供的延迟的最大值小。

13、一种解调电路，其特征在于，包含：

载波延迟调整电路，其依据相位信息将输入的载波延迟后输出；

相位差检测调整电路，其求出输入信号和所述延迟后的载波之间的相位差，并将与此相应的值作为所述相位信息输出，调整所述延迟后的载波，使其相位与所述输入信号的相位一致，并输出相位调整后的载波；

乘法器，其将所述输入信号和所述相位调整后的载波作乘法运算；和

二值化电路，其将根据所述乘法器运算的结果与阈值作比较，并将其结果输出；

所述相位差检测调整电路，在常规状态下将表示具有相位差的值作为所述相位信息输出。

Images