JPH0982028A - データ再生回路 - Google Patents
データ再生回路Info
- Publication number
- JPH0982028A JPH0982028A JP7232536A JP23253695A JPH0982028A JP H0982028 A JPH0982028 A JP H0982028A JP 7232536 A JP7232536 A JP 7232536A JP 23253695 A JP23253695 A JP 23253695A JP H0982028 A JPH0982028 A JP H0982028A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- control signal
- data rate
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 回転ムラの影響等を受けにくいとともに、Ｉ
Ｃ化に適したデータ再生回路を提供する。 【解決手段】 ディスクの回転速度が上昇した場合は、
記録メディアからの読み出し速度が上昇して、データレ
ートが上昇するので、これをデータレート検出部１１で
検出し、データレートに基づいた制御信号を制御信号発
生部１２で発生させて、波形等化器１０２の利得を抑え
るように制御する。これにより常に最良の波形等化を行
うことができる。
Ｃ化に適したデータ再生回路を提供する。 【解決手段】 ディスクの回転速度が上昇した場合は、
記録メディアからの読み出し速度が上昇して、データレ
ートが上昇するので、これをデータレート検出部１１で
検出し、データレートに基づいた制御信号を制御信号発
生部１２で発生させて、波形等化器１０２の利得を抑え
るように制御する。これにより常に最良の波形等化を行
うことができる。
Description
【０００１】
【発明の属する技術分野】この発明は、変調信号を波形
等化してデータ再生をするもので、特に、変調信号が時
間的ゆらぎを持つ場合にでも精度よく波形等化を行うこ
とができるデータ再生回路に関する。
等化してデータ再生をするもので、特に、変調信号が時
間的ゆらぎを持つ場合にでも精度よく波形等化を行うこ
とができるデータ再生回路に関する。
【０００２】
【従来の技術】図１０に従来の回路例を示す。変調信号
抽出部１０１と波形等化器１０２とデータ抽出部１０３
とを直列に接続し、変調信号抽出部１０１で取り出され
た変調信号を波形等化器１０２により波形等化を行い、
データ抽出部１０３でデジタルデータを取り出す。変調
信号抽出部１０１の出力信号は、伝送経路あるいは記録
メディアあるいは再生回路等の帯域制限によって符号間
干渉を含む信号になっている。波形等化器１０２は、こ
の符号間干渉を取り除く。データ抽出部１０３は、符号
間干渉の除去された変調信号からデータを取り出す。変
調信号抽出部１０１は放送される信号の受信回路であっ
たり、光ディスクからの再生回路であったり、磁気記録
装置の再生回路であったりするが、以後の説明では、こ
れらを一纏めにして伝送メディアからの再生信号抽出回
路として説明する。
抽出部１０１と波形等化器１０２とデータ抽出部１０３
とを直列に接続し、変調信号抽出部１０１で取り出され
た変調信号を波形等化器１０２により波形等化を行い、
データ抽出部１０３でデジタルデータを取り出す。変調
信号抽出部１０１の出力信号は、伝送経路あるいは記録
メディアあるいは再生回路等の帯域制限によって符号間
干渉を含む信号になっている。波形等化器１０２は、こ
の符号間干渉を取り除く。データ抽出部１０３は、符号
間干渉の除去された変調信号からデータを取り出す。変
調信号抽出部１０１は放送される信号の受信回路であっ
たり、光ディスクからの再生回路であったり、磁気記録
装置の再生回路であったりするが、以後の説明では、こ
れらを一纏めにして伝送メディアからの再生信号抽出回
路として説明する。
【０００３】たとえば、光ディスクに記録された信号
が、再生されたときの信号は図１１に示すような周波数
特性を持つ。すなわち、利得が零になる周波数をｆｔｃ
ｏ、レーザー光源の波長をλ、開口数をＮＡ、ディスク
の線速度をＶとすれば、 ftco= (2・NA/ λ)V …（１） となる関係がある。すなわち、λやＮＡやＶが一定のま
まで記録密度を上げようとすれば、ｆｔｃｏが一定のま
まで再生データ数を増やすということになり、符号間干
渉を生じてしまう。従って、通常のシステムは波形等化
を前提とし、波形等化で符号間干渉を除去できる限界ま
で、符号間干渉を許容して記録密度を上げるよう設計す
る。
が、再生されたときの信号は図１１に示すような周波数
特性を持つ。すなわち、利得が零になる周波数をｆｔｃ
ｏ、レーザー光源の波長をλ、開口数をＮＡ、ディスク
の線速度をＶとすれば、 ftco= (2・NA/ λ)V …（１） となる関係がある。すなわち、λやＮＡやＶが一定のま
まで記録密度を上げようとすれば、ｆｔｃｏが一定のま
まで再生データ数を増やすということになり、符号間干
渉を生じてしまう。従って、通常のシステムは波形等化
を前提とし、波形等化で符号間干渉を除去できる限界ま
で、符号間干渉を許容して記録密度を上げるよう設計す
る。
【０００４】ここに用いる波形等化器１０２は、図１２
に示すように伝送メディアの特性と波形等化部の特性を
総合すると、符号間干渉のない特性になるよう設計す
る。この特性は余弦下降特性として知られており、符号
間干渉が最小になる。データ抽出部１０３は、この符号
間干渉が除去された変調信号からデジタルデータを取り
出す。符号間干渉が除去できるのは、ｔ＝ｎ・Ｔ（ｎは
整数、Ｔはデータ間隔＝チャネルビット周期）のタイミ
ングの所だけであるので、通常はデータを正確に取り出
すために、ＰＬＬ回路でチャネルビットのデータレート
を取り出し、このポイントだけを比較してデジタルデー
タを再生する。
に示すように伝送メディアの特性と波形等化部の特性を
総合すると、符号間干渉のない特性になるよう設計す
る。この特性は余弦下降特性として知られており、符号
間干渉が最小になる。データ抽出部１０３は、この符号
間干渉が除去された変調信号からデジタルデータを取り
出す。符号間干渉が除去できるのは、ｔ＝ｎ・Ｔ（ｎは
整数、Ｔはデータ間隔＝チャネルビット周期）のタイミ
ングの所だけであるので、通常はデータを正確に取り出
すために、ＰＬＬ回路でチャネルビットのデータレート
を取り出し、このポイントだけを比較してデジタルデー
タを再生する。
【０００５】もう少し詳しく説明すると、通常、変調信
号は直流を含まないような変調手段で変調されており、
データレートは変調信号の平均直流電圧と変調信号の電
位の大小を比較して１，０のデジタル信号にし、その反
転間隔から検出している。
号は直流を含まないような変調手段で変調されており、
データレートは変調信号の平均直流電圧と変調信号の電
位の大小を比較して１，０のデジタル信号にし、その反
転間隔から検出している。
【０００６】変調方式には数多くの方法があるが、例え
ば、コンパクトディスクの場合にはＥＦＭ(Eight to Fo
urteen Modulation)という変調方式が用いられている。
コンパクトディスクにおけるデータレートは、４．３１
９ＭＨｚである。すなわち、データの周期は２３２ｎｓ
ｅｃで、最小でも同じデータが３個連続するように変調
されるので、最小反転間隔は６９５ｎｓｅｃとなってい
る。このように、最小反転間隔を広く取ることにより、
信号帯域を抑えて記録密度を上げることができる。
ば、コンパクトディスクの場合にはＥＦＭ(Eight to Fo
urteen Modulation)という変調方式が用いられている。
コンパクトディスクにおけるデータレートは、４．３１
９ＭＨｚである。すなわち、データの周期は２３２ｎｓ
ｅｃで、最小でも同じデータが３個連続するように変調
されるので、最小反転間隔は６９５ｎｓｅｃとなってい
る。このように、最小反転間隔を広く取ることにより、
信号帯域を抑えて記録密度を上げることができる。
【０００７】このようなデータ再生回路を利用した伝送
システムは、伝送メディアによる符号間干渉を波形等化
器で除去し、少ない帯域でより多くのデータを伝送する
ことができるという利点を持つ。しかし、伝送メディア
の特性が変化すると符号間干渉が除去できずにエラーを
生じる、という問題がある。
システムは、伝送メディアによる符号間干渉を波形等化
器で除去し、少ない帯域でより多くのデータを伝送する
ことができるという利点を持つ。しかし、伝送メディア
の特性が変化すると符号間干渉が除去できずにエラーを
生じる、という問題がある。
【０００８】例えば、光ディスクにおいて、伝送メディ
アの再生周波数限界は、式（１）で現されるが、Ｖはデ
ィスクの回転速度の影響を受ける線速度であるので、回
転ムラがあると生じる符号間干渉は理想化したものと外
れてくるので、波形等化部で符号間干渉を除去しきれず
に、エラーを生じてしまう。これは磁気テープや磁気デ
ィスク等においても同様である。
アの再生周波数限界は、式（１）で現されるが、Ｖはデ
ィスクの回転速度の影響を受ける線速度であるので、回
転ムラがあると生じる符号間干渉は理想化したものと外
れてくるので、波形等化部で符号間干渉を除去しきれず
に、エラーを生じてしまう。これは磁気テープや磁気デ
ィスク等においても同様である。
【０００９】
【発明が解決しようとする課題】従来のデータ再生回路
では、伝送メディアによる符号間干渉を波形等化器で除
去し、少ない帯域でより多くのデータを伝送することが
できるという反面、伝送メディアの特性が変化すると符
号間干渉が除去できずにエラーを生じる、という問題が
ある。
では、伝送メディアによる符号間干渉を波形等化器で除
去し、少ない帯域でより多くのデータを伝送することが
できるという反面、伝送メディアの特性が変化すると符
号間干渉が除去できずにエラーを生じる、という問題が
ある。
【００１０】この発明は、回転ムラの影響等を受けにく
い高精度なデータ再生回路を提供するとともに、ＩＣ化
に適したデータ再生回路を提供する。
い高精度なデータ再生回路を提供するとともに、ＩＣ化
に適したデータ再生回路を提供する。
【００１１】
【課題を解決するための手段】上記した課題を解決する
ためにこの発明では、変調を行って記録媒体に記録され
たデジタルデータを再生するデータ再生回路において、
変調された前記デジタルデータを復調する過程で、所望
の周波数特性に制御可能な波形等化手段と、前記波形等
化手段の出力データのレートを検出する検出手段と、前
記検出手段の出力に応じて制御信号を発生する制御信号
発生手段と、前記制御信号により前記波形等化手段の周
波数特性を制御する制御手段とからなることを特徴とす
る。
ためにこの発明では、変調を行って記録媒体に記録され
たデジタルデータを再生するデータ再生回路において、
変調された前記デジタルデータを復調する過程で、所望
の周波数特性に制御可能な波形等化手段と、前記波形等
化手段の出力データのレートを検出する検出手段と、前
記検出手段の出力に応じて制御信号を発生する制御信号
発生手段と、前記制御信号により前記波形等化手段の周
波数特性を制御する制御手段とからなることを特徴とす
る。
【００１２】このように構成したことにより、再生デー
タレートに応じて波形等化手段の特性を変化させ、常に
符号間干渉を最小にしてエラーを最小限に留めることが
できる。光ディスク等のデータ再生においては、伝送帯
域がデータレートに比例する関係にあり、再生データレ
ートを検出して波形等化手段の特性を可変するとこで、
伝送帯域の変動の悪影響を大幅に低減することができ
る。言い換えれば、この発明のデータ再生回路を前提に
システムを設計すれば、回転ムラ等の影響を除去できる
分だけ記録密度を高めることができる。
タレートに応じて波形等化手段の特性を変化させ、常に
符号間干渉を最小にしてエラーを最小限に留めることが
できる。光ディスク等のデータ再生においては、伝送帯
域がデータレートに比例する関係にあり、再生データレ
ートを検出して波形等化手段の特性を可変するとこで、
伝送帯域の変動の悪影響を大幅に低減することができ
る。言い換えれば、この発明のデータ再生回路を前提に
システムを設計すれば、回転ムラ等の影響を除去できる
分だけ記録密度を高めることができる。
【００１３】また、線速度一定方式のディスクを再生中
に離れたトラックにジャンプするとモーターの回転数は
急激には変わらないのでデータ再生が遅れるが、この発
明の回路を使用すると、ずれた状態ですばやく波形等化
できるので、トラックジャンプ後のデータ再生をより早
くから行えるという効果もある。
に離れたトラックにジャンプするとモーターの回転数は
急激には変わらないのでデータ再生が遅れるが、この発
明の回路を使用すると、ずれた状態ですばやく波形等化
できるので、トラックジャンプ後のデータ再生をより早
くから行えるという効果もある。
【００１４】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照しながら詳細に説明する。図１は、この
発明のデータ再生回路の第１の実施の形態を説明するた
めの回路構成図である。この実施の形態は、データレー
ト検出部１１と制御信号発生部１２を追加した部分が図
１０の構成と異なる。すなわち、データレート検出部１
１は、波形等化器１０２により波形等化された変調信号
からデータレートを検出する。制御信号発生部１２で
は、検出されたデータレートに基づき制御信号に変換
し、波形等化器１０２を制御する。
いて図面を参照しながら詳細に説明する。図１は、この
発明のデータ再生回路の第１の実施の形態を説明するた
めの回路構成図である。この実施の形態は、データレー
ト検出部１１と制御信号発生部１２を追加した部分が図
１０の構成と異なる。すなわち、データレート検出部１
１は、波形等化器１０２により波形等化された変調信号
からデータレートを検出する。制御信号発生部１２で
は、検出されたデータレートに基づき制御信号に変換
し、波形等化器１０２を制御する。
【００１５】ディスクの回転速度が速くなっている場合
は、図１１の伝送メディアの特性図に示した点線のよう
に、再生周波数限界が上昇して全体的に利得が上昇し、
ディスクの回転速度が遅くなっている場合には、鎖線の
ように再生周波数限界が下降して全体的に利得が下降す
る。この特性と波形等化器１０２の合成特性が例えば図
１２になるようにするのであるから、例えば、回転速度
が上昇して点線のようにメディアの特性がずれた場合に
は、波形等化器１０２はこれと逆特性がずれるようにす
れば、波形等化は常に最適にできる。
は、図１１の伝送メディアの特性図に示した点線のよう
に、再生周波数限界が上昇して全体的に利得が上昇し、
ディスクの回転速度が遅くなっている場合には、鎖線の
ように再生周波数限界が下降して全体的に利得が下降す
る。この特性と波形等化器１０２の合成特性が例えば図
１２になるようにするのであるから、例えば、回転速度
が上昇して点線のようにメディアの特性がずれた場合に
は、波形等化器１０２はこれと逆特性がずれるようにす
れば、波形等化は常に最適にできる。
【００１６】回転速度が上昇した場合には、記録メディ
アからの読み出し速度が上昇してデータレートが上昇す
るので、これをデータレート検出部１１により検出を行
って、データレートに基づいた制御信号を制御信号発生
部１２に発生させ、波形等化器１０２の利得を抑えるよ
うに制御する。これにより常に最良の波形等化を行うこ
とができる。
アからの読み出し速度が上昇してデータレートが上昇す
るので、これをデータレート検出部１１により検出を行
って、データレートに基づいた制御信号を制御信号発生
部１２に発生させ、波形等化器１０２の利得を抑えるよ
うに制御する。これにより常に最良の波形等化を行うこ
とができる。
【００１７】この実施の形態では、ディスクの回転速度
が上昇した場合には、記録メディアからの読み出し速度
が上昇してデータレートが上昇するので、これをデータ
レートに基づいた制御信号を発生させ、波形等化器１０
２の利得を抑えるように制御したことにより、常に最良
の波形等化を行うことができる。
が上昇した場合には、記録メディアからの読み出し速度
が上昇してデータレートが上昇するので、これをデータ
レートに基づいた制御信号を発生させ、波形等化器１０
２の利得を抑えるように制御したことにより、常に最良
の波形等化を行うことができる。
【００１８】データレート検出部１１は、別の目的から
データ抽出部１０３が備えている場合が多い。その場合
は、図２に示す構成となる。データレート検出部１１を
備えたデータ抽出部１０３１としては、Ｔｍａｘ検出回
路やＴｍｉｎ検出回路やＰＬＬ回路などがある。Ｔｍａ
ｘ検出回路は、変調方式で規定されるデータの最大反転
間隔を検出する回路であり、Ｔｍｉｎ検出回路は、デー
タの最小反転間隔を検出する回路である。ＰＬＬ回路は
位相同期によりデータレートを取り出す回路である。変
調方式によってＴｍａｘ，Ｔｍｉｎは決まっており、こ
の３種類の回路は、どれもこの発明に必要なデータレー
ト検出部１１として使用できる。
データ抽出部１０３が備えている場合が多い。その場合
は、図２に示す構成となる。データレート検出部１１を
備えたデータ抽出部１０３１としては、Ｔｍａｘ検出回
路やＴｍｉｎ検出回路やＰＬＬ回路などがある。Ｔｍａ
ｘ検出回路は、変調方式で規定されるデータの最大反転
間隔を検出する回路であり、Ｔｍｉｎ検出回路は、デー
タの最小反転間隔を検出する回路である。ＰＬＬ回路は
位相同期によりデータレートを取り出す回路である。変
調方式によってＴｍａｘ，Ｔｍｉｎは決まっており、こ
の３種類の回路は、どれもこの発明に必要なデータレー
ト検出部１１として使用できる。
【００１９】図３はデータ抽出部１０３１の構成の一部
であるＰＬＬ回路を、データレート検出部として利用し
たこの発明の第２の実施の形態の回路構成図である。Ｐ
ＬＬ回路３１は、データ抽出のタイミングを得るために
クロックを発生するが、これは極めて精度のよいクロッ
クであるため、波形等化器の制御も高精度に行うことが
できる。従って、回転ムラによる符号間干渉は高精度に
除去できる。ただし、ある程度データレートが設計値に
近い範囲でしかＰＬＬ回路３１は動作できないので、例
えば、線速度一定方式で離れたトラックにジャンプした
場合などに応用することは難しい。
であるＰＬＬ回路を、データレート検出部として利用し
たこの発明の第２の実施の形態の回路構成図である。Ｐ
ＬＬ回路３１は、データ抽出のタイミングを得るために
クロックを発生するが、これは極めて精度のよいクロッ
クであるため、波形等化器の制御も高精度に行うことが
できる。従って、回転ムラによる符号間干渉は高精度に
除去できる。ただし、ある程度データレートが設計値に
近い範囲でしかＰＬＬ回路３１は動作できないので、例
えば、線速度一定方式で離れたトラックにジャンプした
場合などに応用することは難しい。
【００２０】なお、図３中のピックアップ３２とプリア
ンプ３３はコンパクトディスクに記録されたデジタル情
報を拾う変調抽出部１０１に相当し、波形等化フィルタ
３４は波形等化器１０２に相当する。データスライス回
路３５、フリップフロップ回路３６それにＰＬＬ回路３
１はデータ抽出部１０３１に相当する。また、時定数調
整回路３７は制御信号発生部１２に相当する。時定数調
整回路３７はＰＬＬ回路３１の出力に基づき、その出力
より波形等化フィルタ３４を、所望の周波数特性に制御
する。
ンプ３３はコンパクトディスクに記録されたデジタル情
報を拾う変調抽出部１０１に相当し、波形等化フィルタ
３４は波形等化器１０２に相当する。データスライス回
路３５、フリップフロップ回路３６それにＰＬＬ回路３
１はデータ抽出部１０３１に相当する。また、時定数調
整回路３７は制御信号発生部１２に相当する。時定数調
整回路３７はＰＬＬ回路３１の出力に基づき、その出力
より波形等化フィルタ３４を、所望の周波数特性に制御
する。
【００２１】Ｔｍａｘ検出回路あるいはＴｍｉｎ検出回
路は、検出精度がＰＬＬ回路よりも悪く残留誤差が残る
が、ＰＬＬ回路よりも動作範囲が広い。従って、線速度
一定方式でトラックジャンプした場合等において、より
速く波形等化部を追従させることができて、このような
場合にすばやくデータ再生を行うことができる。
路は、検出精度がＰＬＬ回路よりも悪く残留誤差が残る
が、ＰＬＬ回路よりも動作範囲が広い。従って、線速度
一定方式でトラックジャンプした場合等において、より
速く波形等化部を追従させることができて、このような
場合にすばやくデータ再生を行うことができる。
【００２２】この特徴を組み合わせて、トラックジャン
プ時には素早く応答するとともに、通常再生時には高精
度にデータレートを検出するデータレート検出部の具体
例について図４を用いて説明する。
プ時には素早く応答するとともに、通常再生時には高精
度にデータレートを検出するデータレート検出部の具体
例について図４を用いて説明する。
【００２３】すなわち、適正レート判定部を備え、通常
はデータレート検出手段としてＰＬＬ回路４１を利用
し、トラックジャンプさせる場合等には、そのときだけ
ＴＭＡＸ回路４２をデータレート検出手段として使用す
るものである。適正レート判定部４３は、ＴＭＡＸ検出
回路４２のレートと、ＰＬＬ回路４１のレートと、固定
の基準クロック等とを比較し、あるアルゴリズムにより
望ましいレートを判定してスイッチ４４を制御し、ＰＬ
Ｌ回路４１かＴＭＡＸ検出回路４２の出力を選択的に出
力する。
はデータレート検出手段としてＰＬＬ回路４１を利用
し、トラックジャンプさせる場合等には、そのときだけ
ＴＭＡＸ回路４２をデータレート検出手段として使用す
るものである。適正レート判定部４３は、ＴＭＡＸ検出
回路４２のレートと、ＰＬＬ回路４１のレートと、固定
の基準クロック等とを比較し、あるアルゴリズムにより
望ましいレートを判定してスイッチ４４を制御し、ＰＬ
Ｌ回路４１かＴＭＡＸ検出回路４２の出力を選択的に出
力する。
【００２４】あるいは、トラックジャンプ後ある一定期
間だけＴＭＡＸ検出回路４２のレートを採用し、他の期
間はＰＬＬ回路４１のレートを採用するという、より簡
単な方法でもよい。
間だけＴＭＡＸ検出回路４２のレートを採用し、他の期
間はＰＬＬ回路４１のレートを採用するという、より簡
単な方法でもよい。
【００２５】図５を用い、波形等化器１０２を具体例に
ついて説明する。ＡＰＦ５１〜５４は全域通過フィルタ
で、この回路はＦＩＲ型のトランスバーサルフィルタで
ある。ＡＰＦ５１〜５４には制御端子があって、制御信
号により遅延時間を可変できるようになっている。ＡＰ
Ｆ５１〜５４が縦列接続してあるのは、１個の２次ＡＰ
Ｆでは遅延時間が不足する場合が多いので、この例では
２次ＡＰＦを２個縦列接続した。入力信号は２個の遅延
時間可変の４段のＡＰＦで遅延され、その両端と中間か
ら取り出されて加算器５５で加算され、出力信号とな
る。両端の信号の加算利得を−ａ、中央タップの信号の
加算利得をｂとし、式を簡単にするために２次ＡＰＦ２
個分の遅延時間をＴとし、さらに、ＡＰＦの遅延が平坦
な範囲内で考えることにしてＡＰＦの遅延時間は平坦で
あると仮定し、入力信号をＶｉｎ、出力信号をＶｏｕｔ
と置くと、
ついて説明する。ＡＰＦ５１〜５４は全域通過フィルタ
で、この回路はＦＩＲ型のトランスバーサルフィルタで
ある。ＡＰＦ５１〜５４には制御端子があって、制御信
号により遅延時間を可変できるようになっている。ＡＰ
Ｆ５１〜５４が縦列接続してあるのは、１個の２次ＡＰ
Ｆでは遅延時間が不足する場合が多いので、この例では
２次ＡＰＦを２個縦列接続した。入力信号は２個の遅延
時間可変の４段のＡＰＦで遅延され、その両端と中間か
ら取り出されて加算器５５で加算され、出力信号とな
る。両端の信号の加算利得を−ａ、中央タップの信号の
加算利得をｂとし、式を簡単にするために２次ＡＰＦ２
個分の遅延時間をＴとし、さらに、ＡＰＦの遅延が平坦
な範囲内で考えることにしてＡＰＦの遅延時間は平坦で
あると仮定し、入力信号をＶｉｎ、出力信号をＶｏｕｔ
と置くと、
【数１】 となる。ここで、ｅは自然対数の底、ｓはラプラス変数
であり、角周波数をωとし、ｊ＝−１1/2 と置けばｓ＝
ｊωであるので、式（２）は、
であり、角周波数をωとし、ｊ＝−１1/2 と置けばｓ＝
ｊωであるので、式（２）は、
【数２】 と書き直せる。この中でｅ-sT は利得の周波数特性は一
定で位相を変えるだけの効果があるので無視して、［ｂ
−２ａ・ｃｏｓ（ω・Ｔ）］について見ることにすれ
ば、この回路の利得はｃｏｓ（ωＴ）が１となる周波数
で利得が最小になり、ｃｏｓ（ωＴ）が−１となる周波
数で利得が最大になる。すなわち、ｎを任意の整数とし
て、ｆ＝ｎ／Ｔの周波数で利得が最小で値はｂ−２ａと
なり、ｆ＝（２・ｎ＋１）／２Ｔの周波数で利得が最大
で値はｂ＋２ａとなる。波形等化器としては、このｆ＝
（２・ｎ＋１）／２Ｔの周波数で利得が最大になる点を
利用して、劣化している高域成分を持ち上げる。式から
明らかなように、ＡＰＦの遅延時間を短くすると、最大
利得となる周波数が高域に移動し、その最大利得の値は
変化しない。逆にＡＰＦの遅延時間を長くすると、最大
利得となる周波数が低域に移動し、その最大利得の値は
変化しない。よって、この発明に応用する可変周波数特
性の波形等化器として好適である。
定で位相を変えるだけの効果があるので無視して、［ｂ
−２ａ・ｃｏｓ（ω・Ｔ）］について見ることにすれ
ば、この回路の利得はｃｏｓ（ωＴ）が１となる周波数
で利得が最小になり、ｃｏｓ（ωＴ）が−１となる周波
数で利得が最大になる。すなわち、ｎを任意の整数とし
て、ｆ＝ｎ／Ｔの周波数で利得が最小で値はｂ−２ａと
なり、ｆ＝（２・ｎ＋１）／２Ｔの周波数で利得が最大
で値はｂ＋２ａとなる。波形等化器としては、このｆ＝
（２・ｎ＋１）／２Ｔの周波数で利得が最大になる点を
利用して、劣化している高域成分を持ち上げる。式から
明らかなように、ＡＰＦの遅延時間を短くすると、最大
利得となる周波数が高域に移動し、その最大利得の値は
変化しない。逆にＡＰＦの遅延時間を長くすると、最大
利得となる周波数が低域に移動し、その最大利得の値は
変化しない。よって、この発明に応用する可変周波数特
性の波形等化器として好適である。
【００２６】ところで、ＡＰＦ５１〜５４の制御端子
は、データレート検出部１１を兼ねたＰＬＬ回路より出
力されるデータレートに基づき、それを電圧に変換する
Ｆ／Ｖ変換器５５の出力より出力される電圧により制御
する。なお、Ｆ／Ｖ変換器５５は制御信号発生部に相当
する。
は、データレート検出部１１を兼ねたＰＬＬ回路より出
力されるデータレートに基づき、それを電圧に変換する
Ｆ／Ｖ変換器５５の出力より出力される電圧により制御
する。なお、Ｆ／Ｖ変換器５５は制御信号発生部に相当
する。
【００２７】図６は図５に示した制御端子を有するＡＰ
Ｆの具体的な回路例である。ｇｍは制御端子があり、制
御信号でトランスコンダクタンスの値を可変できる可変
トランスコンダクタンス・アンプである。このように構
成した回路は、
Ｆの具体的な回路例である。ｇｍは制御端子があり、制
御信号でトランスコンダクタンスの値を可変できる可変
トランスコンダクタンス・アンプである。このように構
成した回路は、
【数３】 という特性になり、全域通過フィルタＡＰＦとなる。
【００２８】図７は図６に示した可変トランスコンダク
タンス・アンプｇｍの具体的回路例である。エミッタを
直結したトランジスタＱ１，Ｑ２で構成される差動回路
７１の電流値を変えてトランスコンダクタンスを制御す
る。この回路のトランスコンダクタンスは、差動回路７
１の片方のトランジスタを流れる電流値をＩｃとすれ
ば、ｇｍ＝ｑ・Ｉｃ／ｋＴとなり、トランスコンダクタ
ンスｇｍは、Ｉｃに比例して変化する。
タンス・アンプｇｍの具体的回路例である。エミッタを
直結したトランジスタＱ１，Ｑ２で構成される差動回路
７１の電流値を変えてトランスコンダクタンスを制御す
る。この回路のトランスコンダクタンスは、差動回路７
１の片方のトランジスタを流れる電流値をＩｃとすれ
ば、ｇｍ＝ｑ・Ｉｃ／ｋＴとなり、トランスコンダクタ
ンスｇｍは、Ｉｃに比例して変化する。
【００２９】すなわち、このような回路を用いることに
よって、周波数特性の制御が可能で良好な特性の波形等
化手段を実現できる。
よって、周波数特性の制御が可能で良好な特性の波形等
化手段を実現できる。
【００３０】図８はＩＣ化する場合に好適な、ＡＰＦと
制御信号発生部の回路構成例である。ＡＰＦ部分は図６
と同じである。よく知られているように、ＩＣにおいて
は、素子間の相対精度はよいが絶対精度は悪い。従っ
て、図６のＡＰＦも遅延時間の絶対精度は極めて悪く、
図５の波形等化器の特性もそのままではバラツキが大き
い。フィルタの時定数を自動調整する手段は幾つかの方
法が考えられており、図８の下部はそのうちの１つの方
法である。この回路を時定数調整回路と呼ぶことにす
る。
制御信号発生部の回路構成例である。ＡＰＦ部分は図６
と同じである。よく知られているように、ＩＣにおいて
は、素子間の相対精度はよいが絶対精度は悪い。従っ
て、図６のＡＰＦも遅延時間の絶対精度は極めて悪く、
図５の波形等化器の特性もそのままではバラツキが大き
い。フィルタの時定数を自動調整する手段は幾つかの方
法が考えられており、図８の下部はそのうちの１つの方
法である。この回路を時定数調整回路と呼ぶことにす
る。
【００３１】まず、クロック端子ＣＬＫに供給するクロ
ックが一定の周期であると仮定する。スイッチＳＷはク
ロックの周期に応じて開閉する。スイッチＳＷが閉じて
いると、コンデンサＣ３は放電され、ｇｍの出力、つま
りピークホールドの入力は接地になる。スイッチＳＷが
開くとコンデンサＣ３はｇｍ・Ｖｒｅｆという電流で充
電されるので、期間Ｔ後にはピークホールドの電位はｇ
ｍ・Ｖｒｅｆ・Ｔ／Ｃ３となる。ピークホールドは、最
大電位をホールドするので、期間ＴだけスイッチＳＷが
開く場合には、ピークホールドの出力端電位Ｖｃｏｍｐ
もｇｍ・Ｖｒｅｆ・Ｔ／Ｃ３となる。
ックが一定の周期であると仮定する。スイッチＳＷはク
ロックの周期に応じて開閉する。スイッチＳＷが閉じて
いると、コンデンサＣ３は放電され、ｇｍの出力、つま
りピークホールドの入力は接地になる。スイッチＳＷが
開くとコンデンサＣ３はｇｍ・Ｖｒｅｆという電流で充
電されるので、期間Ｔ後にはピークホールドの電位はｇ
ｍ・Ｖｒｅｆ・Ｔ／Ｃ３となる。ピークホールドは、最
大電位をホールドするので、期間ＴだけスイッチＳＷが
開く場合には、ピークホールドの出力端電位Ｖｃｏｍｐ
もｇｍ・Ｖｒｅｆ・Ｔ／Ｃ３となる。
【００３２】コンパレータ８１は基準電位Ｖｒｅｆとピ
ークホールド８２の出力とを比較し、その値が同じにな
るようにコンデンサＣ４を充放電してｇｍの制御電圧を
調整する。ｇｍは制御電圧が高い時にトランスコンダク
タンスが上昇するように構成されていれば、コンパレー
タ８１の極性を図のようにすれば、比較電圧Ｖｃｏｍｐ
が低い時にはＶｃｏｍｐ＜Ｖｒｅｆの比較により、コン
パレータ８１はコンデンサＣ４を充電し、ｇｍが上昇し
てＶｃｏｍｐを大きくするよう帰還が働く。逆に比較電
圧Ｖｃｏｍｐが高い時にはコンパレータ８１は、コンデ
ンサＣ４を放電し、ｇｍが下降してＶｃｏｍｐを小さく
するよう帰還が働く。つまり、常に１／Ｔ＝ｇｍ／Ｃ３
となるよう動作する。
ークホールド８２の出力とを比較し、その値が同じにな
るようにコンデンサＣ４を充放電してｇｍの制御電圧を
調整する。ｇｍは制御電圧が高い時にトランスコンダク
タンスが上昇するように構成されていれば、コンパレー
タ８１の極性を図のようにすれば、比較電圧Ｖｃｏｍｐ
が低い時にはＶｃｏｍｐ＜Ｖｒｅｆの比較により、コン
パレータ８１はコンデンサＣ４を充電し、ｇｍが上昇し
てＶｃｏｍｐを大きくするよう帰還が働く。逆に比較電
圧Ｖｃｏｍｐが高い時にはコンパレータ８１は、コンデ
ンサＣ４を放電し、ｇｍが下降してＶｃｏｍｐを小さく
するよう帰還が働く。つまり、常に１／Ｔ＝ｇｍ／Ｃ３
となるよう動作する。
【００３３】ＡＰＦの特性は、
【数４】 であるので、コンデンサとトランスコンダクタンスの比
を、この時定数調整回路で調整すれば、ＡＰＦの特性は
ＩＣに内蔵した素子の絶対値には依存せず、クロックの
周期で決まる。また、クロックの周期を変えることでＡ
ＰＦの特性を変えることができ、この発明のデータ再生
回路の制御信号発生部として使用するのは極めて好適で
ある。
を、この時定数調整回路で調整すれば、ＡＰＦの特性は
ＩＣに内蔵した素子の絶対値には依存せず、クロックの
周期で決まる。また、クロックの周期を変えることでＡ
ＰＦの特性を変えることができ、この発明のデータ再生
回路の制御信号発生部として使用するのは極めて好適で
ある。
【００３４】また、ＦＩＲフィルタの周波数特性を制御
可能な波形等化器の他の具体例を図９に示す。この波形
等化器では、ＦＩＲフィルタの利得が最大になる周波数
は変わらないが、ピークの量が変化する。多くのシステ
ムにおいて信号の主成分は、図１１の利得が零になる周
波数ｆｔｃｏの半分の周波数よりも低い部分にある。こ
れと波形等化器の合成の周波数特性を図１２のようにす
るのであるから、波形等化器の周波数特性はｆｔｃｏの
半分の周波数前後、あるいはそれよりも低い周波数を持
ち上げる形になる。従って、伝送メディアの特性が図１
１において点線のように変化した場合には、波形等化器
は周波数特性を持ち上げる量を減らすことによって、図
１２の波形を保ちつつ、波形等化誤差を増やさないよう
にすることもできる。
可能な波形等化器の他の具体例を図９に示す。この波形
等化器では、ＦＩＲフィルタの利得が最大になる周波数
は変わらないが、ピークの量が変化する。多くのシステ
ムにおいて信号の主成分は、図１１の利得が零になる周
波数ｆｔｃｏの半分の周波数よりも低い部分にある。こ
れと波形等化器の合成の周波数特性を図１２のようにす
るのであるから、波形等化器の周波数特性はｆｔｃｏの
半分の周波数前後、あるいはそれよりも低い周波数を持
ち上げる形になる。従って、伝送メディアの特性が図１
１において点線のように変化した場合には、波形等化器
は周波数特性を持ち上げる量を減らすことによって、図
１２の波形を保ちつつ、波形等化誤差を増やさないよう
にすることもできる。
【００３５】この実施の形態では、主としてｆｔｃｏの
半分の周波数よりも上の部分で誤差が増えるが、この部
分には信号のエネルギーがあまりないので、波形等化誤
差としての影響は小さい。すなわち、補正の方法として
は、伝送帯域が広がった時に波形等化器の帯域を広げる
方法と、伝送帯域が広がったときに波形等化器の高域利
得を下げる方法とがある。図５は前者の例であり、図９
は後者の例である。
半分の周波数よりも上の部分で誤差が増えるが、この部
分には信号のエネルギーがあまりないので、波形等化誤
差としての影響は小さい。すなわち、補正の方法として
は、伝送帯域が広がった時に波形等化器の帯域を広げる
方法と、伝送帯域が広がったときに波形等化器の高域利
得を下げる方法とがある。図５は前者の例であり、図９
は後者の例である。
【００３６】上記したこの発明の各実施の形態を前提に
システムを設計すれば、回転ムラ等の影響を除去できる
分だけ記録密度を高めることができる。また、線速度一
定方式のディスクを再生中に離れたトラックにジャンプ
すると、モーターの回転数は急激には変わらないのでデ
ータ再生が遅れるが、この発明の回路を使用すると、ず
れた状態で素早く波形等化できるので、トラックジャン
プ後のデータ再生をより早くから行うことができる。
システムを設計すれば、回転ムラ等の影響を除去できる
分だけ記録密度を高めることができる。また、線速度一
定方式のディスクを再生中に離れたトラックにジャンプ
すると、モーターの回転数は急激には変わらないのでデ
ータ再生が遅れるが、この発明の回路を使用すると、ず
れた状態で素早く波形等化できるので、トラックジャン
プ後のデータ再生をより早くから行うことができる。
【００３７】この発明は、光ディスク等のデータ再生回
路に応用すると最も効果が大きいが、これには限らずデ
ジタルデータを変調した変調信号を伝送するシステムす
べてに広く適用できる。
路に応用すると最も効果が大きいが、これには限らずデ
ジタルデータを変調した変調信号を伝送するシステムす
べてに広く適用できる。
【００３８】
【発明の効果】以上説明したように、この発明のデータ
再生回路は、再生データレートに応じて波形等化器の特
性を変化させ、常に符号間干渉を最小にしてエラーを最
小限に抑えることができる。
再生回路は、再生データレートに応じて波形等化器の特
性を変化させ、常に符号間干渉を最小にしてエラーを最
小限に抑えることができる。
【図１】この発明の第１の実施の形態を説明するための
回路構成図。
回路構成図。
【図２】図１のデータ抽出部の構成の一部をデータレー
ト検出部とした場合について説明するための回路構成
図。
ト検出部とした場合について説明するための回路構成
図。
【図３】この発明の第２の実施の形態を説明するための
回路構成図。
回路構成図。
【図４】データレート検出部の具体例について説明する
ための回路構成図。
ための回路構成図。
【図５】図３で用いる、周波数特性可変の他の波形等化
器の具体例を説明するための回路構成図。
器の具体例を説明するための回路構成図。
【図６】図５に示した、制御端子を有するＡＰＦの具体
的な回路構成図。
的な回路構成図。
【図７】図６に示した、可変トランスコンダクタンス・
アンプｇｍの具体的な回路構成図。
アンプｇｍの具体的な回路構成図。
【図８】ＩＣ化する場合に好適な、この発明に用いる全
域通過フィルタと制御信号発生部の具体的な回路構成
図。
域通過フィルタと制御信号発生部の具体的な回路構成
図。
【図９】この発明に用いる、ＦＩＲフィルタの周波数特
性を制御可能な波形等化器の他の具体例を説明するため
の回路構成図。
性を制御可能な波形等化器の他の具体例を説明するため
の回路構成図。
【図１０】従来のデータ再生回路を説明するための説明
図。
図。
【図１１】光ディスクの再生特性例を説明するための説
明図。
明図。
【図１２】余弦下降特性について説明するための説明
図。
図。
１１…データレート検出部、１２…制御信号発生部、１
０１…変調信号等化器、１０２…波形等化器、１０３，
１０３１…データ抽出部。
０１…変調信号等化器、１０２…波形等化器、１０３，
１０３１…データ抽出部。
Claims (6)
- 【請求項１】 変調を行って記録媒体に記録されたデジ
タルデータを再生するデータ再生回路において、 変調された前記デジタルデータを復調する過程で、所望
の周波数特性に制御可能な波形等化手段と、 前記波形等化手段の出力データのレートを検出する検出
手段と、 前記検出手段の出力に応じた制御信号を発生する制御信
号発生手段と、 前記制御信号に基づいて前記波形等化手段の周波数特性
を制御する制御手段とからなることを特徴とするデータ
再生回路。 - 【請求項２】 データレート検出手段による検出結果に
基づき、データレートが高くなっているときは、波形等
化手段の高域利得を低下させるように制御してなること
を特徴とする請求項１記載のデータ再生回路。 - 【請求項３】 データレート検出手段による検出結果に
基づき、データレートが高くなっているときは、波形等
化手段の周波数特性を伸ばすように制御してなることを
特徴とする請求項１記載のデータ再生回路。 - 【請求項４】 ＰＬＬ回路またはＴｍａｘ検出回路また
はＴｍｉｎ検出回路のいずれかにより、データレート検
出手段を構成してなることを特徴とする請求項１記載の
データ再生回路。 - 【請求項５】 変調を行って記録媒体に記録されたデジ
タル信号を抽出する抽出手段と、 前記抽出手段の出力に接続し、該出力に波形等化を行う
フィルタ回路と、 前記フィルタ回路の出力を、所定のしきい値で１，０判
別するデータスライス回路と、 前記変調されたデジタル信号のデータレートに基づいた
クロックを再生するＰＬＬ回路と、 前記データスライス回路で判別したデジタル信号を前記
クロックに同期してデジタルデータを取り出すフリップ
フロップ回路と、 前記ＰＬＬ回路のクロックに基づいて制御信号を発生す
る制御信号発生回路と、 前記制御信号発生回路の制御信号により、前記フィルタ
回路の周波数特性を制御する制御手段とからなることを
特徴とするデータ再生回路。 - 【請求項６】 制御信号発生回路は、入力クロックと集
積回路内部の素子値に応じて制御信号を発生する時定数
調整回路であることを特徴とする請求項１または５のい
ずれかに記載のデータ再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7232536A JPH0982028A (ja) | 1995-09-11 | 1995-09-11 | データ再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7232536A JPH0982028A (ja) | 1995-09-11 | 1995-09-11 | データ再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0982028A true JPH0982028A (ja) | 1997-03-28 |
Family
ID=16940874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7232536A Withdrawn JPH0982028A (ja) | 1995-09-11 | 1995-09-11 | データ再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0982028A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6236632B1 (en) | 1998-04-30 | 2001-05-22 | Kabushiki Kaisha Toshiba | Disk driver |
| JP5031768B2 (ja) * | 2006-12-05 | 2012-09-26 | パイオニア株式会社 | 情報再生装置及び方法、並びにコンピュータプログラム |
-
1995
- 1995-09-11 JP JP7232536A patent/JPH0982028A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6236632B1 (en) | 1998-04-30 | 2001-05-22 | Kabushiki Kaisha Toshiba | Disk driver |
| JP5031768B2 (ja) * | 2006-12-05 | 2012-09-26 | パイオニア株式会社 | 情報再生装置及び方法、並びにコンピュータプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0455749B1 (en) | Read channel detector for use in digital magnetic recording systems | |
| US6111710A (en) | Asynchronous/synchronous gain control for interpolated timing recovery in a sampled amplitude read channel | |
| US6801380B1 (en) | Acquisition timing loop for read channel | |
| JP2999759B1 (ja) | デジタル再生信号処理装置 | |
| US6501610B1 (en) | Detecting circuit for read signal from magnetic recording system using partial response | |
| KR100550510B1 (ko) | 부분 응답 채널에서 노이즈 상관을 감소시키기 위한 방법과 장치 | |
| EP0940811B1 (en) | Waveform equalizer for use in a recorded information reproducing apparatus | |
| JP3366389B2 (ja) | 伝送媒体からデジタル信号を入力する可変イコライザ手段を含む入力装置 | |
| JPH06162680A (ja) | クロック再生装置及びｒｌｌチャネルクロック再生方法 | |
| JPH0365705B2 (ja) | ||
| US5107379A (en) | Read channel detector with improved signaling speed | |
| KR100419598B1 (ko) | 적응 등화 회로 | |
| US5781521A (en) | Optical disk recording/reproducing apparatus | |
| JPH0982028A (ja) | データ再生回路 | |
| US7362957B2 (en) | Reproducing apparatus | |
| US20050053174A1 (en) | Device and method for data reproduction | |
| US5546245A (en) | Data storage apparatus with an A/D converter having a reference voltage control based upon a signal before and after discrimination | |
| Abbott et al. | Timing recovery for adaptive decision feedback equalization of the magnetic storage channel | |
| MY118089A (en) | Optical disc reproduction apparatus capable of correcting a characteristic of an equalizer | |
| JP3818032B2 (ja) | 記録情報再生装置 | |
| US6407977B1 (en) | Method for controlling equalizer characteristics of reproduced signals | |
| JP4266536B2 (ja) | 再生装置及び再生方法 | |
| Ko et al. | A robust digital timing recovery with asymmetry compensator for high speed optical drive systems | |
| JP2629255B2 (ja) | 自動等化回路 | |
| JP2001339263A (ja) | イコライザ自動調整装置及び方法、並びにデジタル記録再生装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |