KR19980032724A

KR19980032724A - 파형 등화 회로

Info

Publication number: KR19980032724A
Application number: KR1019970051994A
Authority: KR
Inventors: 도나미준이치로
Original assignee: 다케오스즈이; 닛폰비쿠타가부시끼가이샤
Priority date: 1996-10-31
Filing date: 1997-10-10
Publication date: 1998-07-25
Also published as: KR100480317B1; EP0840318B1; DE69709833D1; US6061395A; DE69709833T2; EP0840318A3; JPH10134513A; JP3428329B2; EP0840318A2

Abstract

재생된 신호의 특성에 의해서 계수의 수렴이 지연되거나, 판정 에러가 증가함으로써 계수가 발산하는 것을 방지하는 파형 등화 회로를 제공한다.

전송된 디지털 정보 신호의 지연 출력에 대하여, 각기 적응적으로 제어되는 탭계수에 의한 승산과 이들을 가산하여 이 정보 신호의 부호간 간섭을 억압하는 트랜스버설형 필터를 사용한 파형 등화 회로에 있어서, 필터의 출력으로부터 가장 확실할 것 같은 정보를 판별하는 가판별 수단 B와, 이것에 기초한 진폭 오차를 얻는 오차 연산 수단 C와, 디지털 정보 신호와 그 지연 신호를 각기 유지 선택하는 유지 선택 수단 D와, 오차 연산 수단 C와 유지 선택 수단 D의 출력을 승산하여 탭계수를 갱신하는 갱신 수단(31∼40)을 구비하고, 가판별 수단 B는 신호 성분의 상관 관계를 이용한 피크 검출에 의해서 가장 확실할 것 같은 디지털 정보 신호의 값을 가판별하고, 오차 연산 수단 C에 의해서 그 진폭 오차를 얻는 것을 특징으로 한다.

Description

파형 등화 회로

본 발명은 디지털 정보 신호의 기록 재생 장치에 적합한 파형 등화 회로에 있어서, 재생된 신호의 특성에 따라 계수의 수렴이 지연되거나, 판정 에러가 증가함으로써 계수가 발산하는 것을 방지하는 파형 등화 회로에 관한 것이다.

종래부터 파형 등화 회로로서 사용되어 온 트랜스버설형 필터의 기본적 구성은, 신호 주기와 동일한 탭간 지연을 갖는 지연 소자의 탭계수를 추정 제어부에 의해 자동 제어하는 것이었다. 상기 필터는 비순회형이라는 점에서 기본적으로 안정적이라고 하는 특징을 갖는다.

부분 응답 방식(partial response method)에 의한 디지털 정보 신호의 기록 재생을 행하는 자기 기록 재생 장치에 있어서, 상기한 트랜스버설형 필터로 구성된 파형 등화 회로를 이용하는 것이 있다. 이 때 상기한 필터에 있어서, 재생 디지털 정보 신호의 부호간 간섭을 억압하기 위해, 가판정하여 얻은 추측값(3치)과 비교하여 신호 진폭의 오차분을 이용하여 적응화하고, 이 필터의 출력은 여기서는 도시하지 않은 비터비(Viterbi) 복호 회로 또는 판정 회로에 의해 얻어진 2치 디지털 데이터 계열로 된 후, 에러 정정 등의 처리가 행하여진다.

상기한 자기 기록 재생 장치의 재생 시스템에서, 도 7에 도시한 바와 같이, 도시하지 않은 회전 드럼에 탑재된 자기 헤드(H)가 테이프형상 기록 매체(이하, 간단히「테이프」라고 칭한다)(T)를 주사함으로써 얻은 재생 신호를, 재생 앰프(전치 증폭기: PA)(1)에 의해 소정 레벨까지 증폭하여, 필터(2)에 의해 잡음 성분을 제거하고, AD 변환기(3)에 의해 디지털 신호로 변환하여, DC 제거 회로(4)에 의해 직류 레벨을 설정하여 파형 등화 회로(E)에 공급한다.

이 파형 등화 회로(E)는, 공급되는 재생 디지털 정보 신호를 순차적으로 지연 출력하는 지연 회로(11∼14), 재생 디지털 신호와 지연 회로(11∼14)로부터의 출력과 후술하는 저역 통과 필터(이하, 간단히 「LPF」라고 한다)(36∼40)로부터의 출력을 각기 승산하는 승산기(15∼19), 승산기(15∼19)로부터의 출력을 각기 가산하여 합성 출력하는 가산기(20), 가산기(20)로부터의 출력을 소정의 임계 레벨에서 비교하여 디지털 정보 신호의 값을 가판별하는 가판별 회로(F), 가판별 회로(F)로부터의 출력과 가산기(20)로부터의 출력과의 연산에 의해 이상적인 값에 대한 정보 신호의 진폭 오차를 출력하는 오차 연산 회로(G), 오차 연산 회로(G)로부터의 진폭 오차와, 상기한 재생 디지털 정보 신호와 지연 회로(11∼14)로부터의 출력을 각기 승산하는 승산기(31∼35), 승산기(31∼35)로부터의 출력을 각기 적분 출력하고, 신호의 저역 성분을 출력하는 LPF(36∼40)로 구성된다.

여기에서, 상기한 재생 디지털 정보 신호와 지연 회로(11∼14)로부터의 출력과 오차 연산 회로(G)로부터의 진폭 오차를 승산할 때, 이 진폭 오차에는 가판정 회로(F) 또는 오차 연산 회로(G)를 통과함으로써 기인하는 신호 지연이 생긴다. 그래서, 여기에서는 도시하지 않은 지연 소자를 지연 회로(11∼14)와 승산기(31∼35) 사이에 설치하여 상기한 재생 디지털 정보 신호와 지연 회로(11∼14)로부터의 출력을 지연하여 승산을 하기 위한 타이밍을 일치시키고 있다.

이와 관련하여, 재생 디지털 정보 신호, 지연 회로(11∼14)로부터의 개개의 출력 각각에 대하여 지연 소자를 설치할 수도 있고, 지연 회로(14)로부터의 출력을 순차적으로 지연하여 승산기(31∼35)에 공급하도록 할 수도 있다.

지연 회로(11∼14)에 의해 공급된 재생 디지털 정보 신호를 순차적으로 소정량씩 지연하고, 승산기(15∼19)에 있어서 LPF(36∼40)의 출력과 그 승산에 의해 소정의 탭계수에 의한 승산이 행해져, 그 출력에 가중된다. 그리고 이것을 가산 합성함으로써, 2치의 디지털 정보 신호값을 얻기 위해 여러 값의 신호 파형을 식별하기 쉽도록 정형화한다. 즉, 부호간 간섭 등에 의해 원래의 디지털 정보 신호 파형이 열화될 때, 소정량 지연된 신호에 탭계수에 의한 가중을 행하여 이를 합성함으로써 파형 등화를 행하고, 부호간 간섭 성분을 억압한다.

가산기(20)의 출력은 가판정 회로(F)에 공급된다. 가판정 회로(F)는 소정의 신호 레벨과의 비교에 의해서 기대값(예를 들면, 이 경우에는 [-l], [0], [1]의 3치)을 판정하는 것으로, 이 판정 결과를 오차 연산 회로(G)에 공급한다. 오차 연산 회로(G)는 가산기(20)의 출력 신호와 상기한 기대값의 진폭차를 연산하고, 진폭 오차를 구하여 이것을 승산기(31∼35)에 공급한다.

승산기(31∼35)는 공급된 진폭 오차와, 원래의 신호, 재생 디지털 정보 신호 및 그 지연 신호(상기한 바와 같이, 재차 지연 소자를 통해 타이밍이 조정된다)를 각각 승산한다. 승산기(31∼35)에 있어서 파형 등화의 오차 출력과 등화하기 전의 입력을 승산함으로써, 파형 등화해야 할 재생 디지털 정보 신호에 승산하기 위한 탭계수가 정해진다. 그리고 이 계수와 파형 등화해야 할 디지털 정보 신호를 승산함으로써 부호간 간섭이 억압되어 파형 등화가 이루어진다.

상기한 파형 등화 회로로서, 예를 들면, 비디오 신호를 디지털 신호로 변환하고, 소위 부분 응답 방식을 이용하여 자기 기록 매체에 기록한 신호를 재생하는 자기 재생 장치에 있어서, 재생 신호에 전치 등화기의 특성에 의해 간이적인 등화를 하여, 적응형 등화기로 되는 디지털 필터의 각 탭계수마다의 승산 계수(탭계수)의 초기값이 불필요하고, 또한 작동구동시에 조속한 안정성이 얻어지는 필터를 구비한 자기 재생 장치(특개평 5-102793호 공보), 또는, 디지털 데이터 통신이나 기록 장치에서 복조에 이용되는 등화기의 탭계수를 입력 신호의 왜곡에 대응하여 자동적으로 보정하고, 아날로그 회로로 실현 가능한 자동 등화 회로(특개평 5-291879호 공보) 등이 제안되어 있었다.

그러나, 상기한 필터의 탭계수의 초기값이 적절하지 않거나, 입력 신호의 주파수 특성이 열화하기 때문에 부호간 간섭이 커지거나 하면, 재생 신호의 판정값이 에러 값으로 수렴(결과적으로 값이 발산한다)되는 문제가 있었다.

예를 들면, 도 8a에 도시한 디지털 정보 신호가 상기한 파형 등화 회로에 입력되었을 때, 도 8b와 같은 디지털 정보 신호로 등화된다.

도 8c에서는 파형 등화 전의 정보 신호의 샘플링값이 음의 방향으로 표시되고, 대응하는 타이밍의 파형 등화후의 샘플링값이 양의 방향으로 표시된다. 샘플링값은 「+1」 또는 「-1」중의 어느 쪽인가가 구해졌을 때에 대응한다. 여기에서, 파형 등화 후의 정보 신호의 「+1」 또는 「-1」의 위치가 구해져야 할 값에 대해 완전히 일치하지 않음을 알 수 있다. 즉, 일치하지 않는 샘플링 데이터(음의 샘플링에 대응하지 않는 데이터)는 값이 발산함으로써 「+ 1」 또는 「-1」로 잘못 인식된 것이다. 따라서, 도 8b와 같이 구해진 정보 신호는, 도 9에 도시한 바와 같이, 그 아이(eye) 패턴이 잘못된 값으로 수렴되어 버린다(도 9a은 재생 디지털 정보 신호 그대로의 아이 패턴, 도 9b는 에러값으로 수렴된 정보 신호의 아이 패턴).

또한, 종래는 상기한 트랜스버설형 필터를 아날로그 회로로 형성한 것이 주류를 이루었고, 이 때 지연량에 개체 차이를 가지는 복수의 지연 회로를 이용하게 되므로, 개개의 등화기의 응답을 조정할 필요가 있거나, 경우에 따라서는 필터의 전단에 조정 가능한 등화기를 별도로 추가할 필요가 있으므로, 회로의 조정 및 회로 규모가 번잡하게 되는 문제점이 있었다.

이 때, 수 십 MHz의 통신 속도를 갖는 신호에 대하여 등화를 하는 경우, 신호파형을 샘플링하기 위해서 수 n sec (n sec = 10억분의 1초)단위의 샘플링 게이트를 발생시키기 때문에, 그 게이트 발생 위치를 엄밀히 조정해야 할 필요가 있어서 번잡했다.

부분 응답 방식에 의한 디지털 정보 신호의 기록 재생에 있어서 비터비 복호를 사용하는 전송 시스템에서, 상기한 트랜스버설형 필터를 사용하는 것으로서, 전송로의 왜곡에 의해 발생된 파형 에러를 비터비 복호를 사용한 비트클록에 의해 샘플링하여 제거하는 파형 등화 회로(특개평6-303099호공보)가 본 출원인에 의해 제안되었지만, 상기한 문제를 해결하는 것에 관해서 전혀 개시되어 있지 않았다.

또한, 파형 등화 기능을 개선하는 것과는 별도로, 비터비 복호를 행하는 전용의 회로를 사용하여 판별된 결과에 따라 재생 신호의 판별을 행하고, 파형 등화를 행할 것이라 생각되지만, 파형 등화되기 전의 신호에 대하여 비터비 복호의 판별이 유효하다라고 할 수 없는 문제점이 있었다. 즉, 재생 신호의 파형등화 후는 비터비 복호의 판정 결과에 의한 지연 제어가 행해지기 때문에, 그 만큼 정보가 지워지는 경우도 있어 파형 등화 전의 재생 신호의 판정을 효율적으로 행한다고 보증할 수 없는 문제점이 있었다.

또한 상기한 비터비 복호 회로에서는, 피크 검출에 의해서 가장 확실할 것 같은 값이 확정될 때까지 판별 결과를 유지할 필요가 있고, 비교적 용량이 큰 메모리 사용이 요구되어지므로 회로구성과 그 제어가 번잡할 뿐만 아니라, 코스트의 면에 있어서도 불리하였다.

구체적으로는 부분 응답, 클래스 4 방식의 디지털 정보 신호의 파형 등화에 있어서 2 비트 디지털 지연한 것과의 상관 관계를 이용하는 방식의 전송로에서는, 2개의 메모리를 사용하여 각각에 l 비트 간격으로 정보 신호값의 식별을 행하는 것이 있고, 메모리 엑세스와 관련하여 비용 상승을 억제할 수 있지만, 파형 등화 전의 신호에 대하여 올바른 디지털값 판정을 행할 수 없는 곤란함이 있었다.

또한, 비터비 복호와의 판별 공용 회로도 포함하여, 디지털 정보 신호의 가판별을 하기 위한 임계 레벨이 최종적인 디지털값 식별을 위한 임계값과 동일하게 설정되어 있었기 때문에, 입력 신호의 레벨이 작을 때는 파형 등화되지 않는다는 문제점이 있었다.

상기한 자기 재생 장치(특개평5-102793호공보), 또는 자동 등화 회로(특개평5-291879호공보)에서는 상기한 문제를 해결하는 것에 관해서는 전혀 개시되어 있지 않았다.

도 1은 본 발명의 파형 등화 회로를 설명하는 블럭도

도 2는 판별 수단을 설명하기 위한 블럭도

도 3은 유지 수단을 설명하기 위한 블럭도

도 4는 판별 수단의 동작을 설명하기 위한 도면

도 5는 본 파형 등화 회로에 의해서 얻은 재생 디지털 정보 신호의 파형도

도 6은 본 파형 등화 회로에 의해서 얻은 재생 디지털 정보 신호의 아이 패턴

도 7은 종래의 파형 등화 회로를 도시하는 블럭도

도 8은 종래의 파형 등화의 알고리즘을 설명하기 위한 도면

도 9는 종래의 파형 등화에 의한 재생 디지털 정보 신호의 아이 패턴

도면의 주요부분에 대한 부호의 설명

A 파형 등화 회로 B 가판별 수단

C 유지 선택 수단 31∼40 갱신 수단

본 발명은 상기한 과제를 해결하기 위해 이하(1)∼(6)의 구성을 제공한다.

(1) 제 l의 발명은, 전송된 디지털 정보 신호의 지연 출력을 각기 적응적으로 제어되는 탭계수에 의한 승산에 의해서 가중하여 가산함으로써, 이 디지털 정보 신호의 부호간 간섭을 억압하는 트랜스버설형 필터를 사용한 파형 등화 회로에 있어서, 상기 트랜스버설형 필터의 출력으로부터 확실할 것 같은 디지털 정보를 가판별하는 가판별 수단 B와, 이것에 기초한 진폭 오차에 응한 값을 출력하는 오차 연산 수단 C와, 상기 디지털 정보 신호와 그 지연 신호를 각각 유지 선택하는 유지 선택 수단 D와, 상기 오차 연산 수단 C에서 출력한 진폭 오차와 상기 유지 선택 수단 D에서 출력한 신호값을 승산하여, 그 결과에 따라서 상기 트랜스버설형 필터의 탭계수를 갱신하는 갱신 수단(31∼40)을 구비하고, 상기 가판별 수단 B는, 전송된 디지털 정보 신호의 신호 성분의 상관 관계를 이용한 피크 검출에 의해서 가장 확실할 것 같은 디지털 정보 신호의 값을 가판별하여, 이것에 따라서 상기 오차 연산 수단 C에 의해 그 진폭 오차를 구하는 것을 특징으로 하는 파형 등화 회로를 제공하는 것이다.

(2) 제 2의 발명은, 상기 가판별 수단 B는, 공급되는 신호의 레벨 또는 그 주파수 특성에 응답하여, 확실할 것 같은 디지털 정보 신호를 가판별하기 위한 임계값을 적응적으로 가변하는 것을 특징으로 하는 상기 (1)에 기재한 파형 등화 회로를 제공하는 것이다.

(3) 제 3의 발명은, 상기 디지털 정보 신호가, 부호간 간섭을 이용한 부분 응답 방식에 의해 전송된 디지털 정보 신호인 것을 특징으로 하는 상기 (1) 내지 (2)에 기재한 파형 등화 회로를 제공하는 것이다.

(4) 제 4의 발명은, 디지털 정보 신호를 기록 재생하는 정보 신호 기록 재생 장치에 있어서 재생된 디지털 정보 신호의 파형 등화를 행하는 것을 특징으로 하는 상기 (1) 내지 (3)에 기재된 파형 등화 회로를 제공하는 것이다.

(5) 제 5의 발명은, 디지털 정보 신호가 기록된 기록 매체로부터 디지털 정보 신호를 재생하는 정보 신호 재생 장치에 있어서 재생된 디지털 정보 신호의 파형 등화를 행하는 것을 특징으로 하는 상기 (1) 내지 (3)에 기재된 파형 등화 회로를 제공하는 것이다.

(6) 제 6의 발명은, 대역전송에 의해서 송신된 디지털 정보 신호를 수신하여 재생하는 정보 신호 수신 장치 또는 정보 신호 송수신 장치에 있어서 수신된 디지털 정보 신호의 파형 등화를 행하는 것을 특징으로 하는 상기 (1) 내지 (3)에 기재된 파형 등화 회로를 제공하는 것이다.

(실시예)

도 1은 본 발명의 파형 등화 회로를 설명하는 블럭도, 도 2는 가판별 회로 및 오차 연산 회로를 설명하기 위한 블럭도, 도 3은 유지 선택 회로를 설명하는 블럭도, 도 4는 가판별 회로의 동작을 설명하기 위한 도면, 도 5는 파형 등화 회로에 의해서 얻은 재생 디지털 정보 신호의 파형도, 도 6은 파형 등화 회로에 의해 얻은 재생 디지털 정보 신호의 아이 패턴이다.

이하, 본 발명의 바람직한 실시예를 도면을 참조하면서 설명한다. 또한, 상술한 것과 동일한 구성에는 동일부호를 사용하였고, 그 설명을 생략한다.

본 발명의 파형 등화 회로는, 상기한 비터비 복호의 피크 검출의 알고리즘을 사용하여 확실한 디지털 정보 신호의 값을 판별하여, 파형 등화를 행하는 것이다. 도 1에 도시한 바와 같이, 예를 들면, 상기한 바와 같이 자기 헤드(H)가 테이프형상을 주사하여 얻은 재생 신호를 상기한 전치 증폭기(1), 필터(2), AD 변환기(3), DC 제거 회로(4) 등을 통해 본 발명의 파형 등화 회로 A에 공급한다.

본 발명의 파형 등화 회로 A는, 공급된 재생 신호를 순차적으로 소정량 지연시키는 지연 회로(11∼14), 각 지연 회로(11∼14)로부터의 지연된 출력을 유지하는 유지 선택 회로 D, 재생 신호 및 각 지연 회로(11∼14)로부터의 지연 출력을 승산기(15∼19)를 통해 가산하는 가산기(20), 가산기(20)의 출력으로부터 디지털 신호값을 판별하는 가판별 회로 B, 가판별 회로 B로부터의 가판별 결과에 따라서 기대값과 실제 신호와의 진폭 오차를 출력하는 오차 연산 회로 C와, 상기한 유지 선택 회로 D가 유지한 신호값과 오차 연산 회로 C로부터의 진폭 오차를 승산하는 승산기(31∼35), 승산기(31∼35)의 출력을 적분하여 저주파수 성분을 출력하고, 승산기(15∼19)에 공급하는 저역 통과 필터(이하,「LPF」라고 칭한다)(36∼40)로 구성된다.

여기에서, 본 파형 등화 회로 A는, 종래부터의 트랜스버설형 필터의 가판별 회로(F)와 오차 연산 회로(G)를 개량하여, 새롭게 유지 선택 회로 D를 추가한 것이다. 또한, 여기에서는 상기한 바와 같이 재생 신호와 그의 지연 출력과 유지 선택 회로 D와의 사이에는 신호 처리에 의해서 진폭 오차에 생긴 지연을 흡수하기 위한 지연 소자(도시되지 않음)를 구비한 것으로 한다.

가산기(20)는 출력한 정보 신호를 전송로(도시되지 않음) 및 가판별 회로 B에 공급한다. 전송로(도시되지 않음)는 디지털 신호 처리 회로 등으로 구성되고, 이 트랜스버설형 필터의 출력으로부터 디지털 신호의 2진값을 판정하여, 판정된 디지털 신호의 에러 정정, 디셔플링(deshuffling) 등의 재생 처리를 행하고, 이 재생 디지털 정보 신호에 포함되는 영상, 음성 등의 정보를 복원한다.

한편, 가산기(20)로부터의 트랜스버설형 필터의 출력은 가판별 회로 B에 공급된다. 도 2에 도시한 바와 같이, 오차 연산 회로 C는 3계통의 레벨 판정 회로(21, 24, 27), 감산기(22, 25, 28) 및 래치 회로(23, 26, 29)로 구성된다. 가판별 수단으로서의 가판별 회로 B는 공급된 정보 신호를, 과거의 샘플링값에 의해 정해지는 임계값과 비교하여, 「+ 1」, 「0」, 「-1」의 어느 하나를 가판별한다. 그리고, 그 가판별의 결과에 따라서 전환 스위치(SW6)를 제어하여, 상기한 래치 회로(23, 26, 29)의 출력 또는 감산기(25)의 출력중 어느 하나를 선택한다.

가판별 회로 B의 동작을, 도 8a에 도시한 바와 같이 재생 신호의 구간(AA)을 사용하여 설명한다. 편의상, 구간(AA)의 확대 개략도를 도 4에 도시한다. 구간(AA)의 재생해야 하는 디지털 신호가 「… 1 1 0 0 0 1 0 0 1 1 1 1 0 0 0 1 …」이라고 하면(도 4a), 자기 기록 재생 시스템과 트랜스버설형 필터에서는 1-D(D:비트 주기의 지연 연산자)의 전달 특성을 가지기 때문에「 … 1 0 (-1) 0 0 1 (-1) 0 1 0 0 0 (-1) 0 0 1 …」 의 정보 신호가 얻어질 것이다. (-1)은 부호간 간섭에 영향을 받는 신호이다.

여기에서, 부분 응답 방식에 의한 디지털 정보 신호의 자기 기록의 부호화의 전달함수는 1/1-D²이고, 1/(1-D) (1+D)로 분리할 수 있다. 이것들 중 1-D는 재생시의 미분 특성으로 대행할 수 있다. 즉, 재생되는 신호는 1-D의 처리에 의해서 상기한 「… 1 0 (-1) 0 0 1 (-1) 0 1 0 0 0 (-1) 0 0 1 …」이 얻어진다. 그리고, 여기서는 설명되어 있지 않지만, 파형 등화 후의 정보 신호는 1+D(1비트 지연 및 가산)에 의해서 처리되어 복호화된다.

도 4b에 도시한 바와 같이, 재생 신호를 소정의 타이밍 ①②…마다 샘플링할 때, 예를 들면, 타이밍 ①에 대하여 과거의 샘플링 결과가「-1」로 판정되면, 타이밍 ①에 있어서, 도 4c에 도시한 바와 같이, 어떤 레벨의 비교 데이타(점선 화살표)가 설정된다. 이 때, 가판정값「-1」부터 다음 「+1」을 검출하기 위해 비교 데이타는 도면의 점선 화살표처럼 한 방향에 설정된다.

다음으로, 샘플링되는 타이밍 ②에 있어서, 검출된 레벨이 타이밍 ①의 비교 데이타를 초과했으므로, 타이밍 ②에 있어서의 비교 데이타의 방향이 「+」로 전환됨과 동시에 타이밍 ①의 샘플링값이 「+1」로 확정된다. 이 시점에서 타이밍 ②의 값은「0」또는「-1」이다.

타이밍 ③에 있어서, 검출된 레벨이 타이밍 ②의 값보다도「-1」에 가깝기 때문에, 여기에서 처음으로 타이밍 ②의 값은 「0」으로 된다. 타이밍 ④에 있어서, 검출된 레벨이 타이밍 ③의 레벨과 비교하여 「0」에 가깝고, 또한 타이밍 ③의 비교 데이타를 초과하지 않으므로, ③의 값은 불확정한 상태로 타이밍 ④의 값이 「0」으로 확정된다.

타이밍 ⑤에 있어서, 검출된 레벨이 타이밍 ③의 비교 데이타를 초과했으므로, ③의 샘플링값「-1」이 확정된다.

즉, 「+1」, 「-1」등의 값은 급격한 파형을 가지고 있어서, 그 전후의 파형은 설정된 비교 데이타를 초과하게 되어 있으므로, 어떤 샘플링 값에 대하여, 다음의 샘플링 값이 그 비교 데이타를 초과하지 않고, 「0」에 보다 가까운 값이었던 경우, 그 데이타는「0」으로 확정한다. 단, 이전의 데이타는 확정되지 않는다.

예를 들면, 타이밍 ④의 시점에서 샘플링값「0」이 확정되고 있는데, ③의 데이터는 불확정한 상태에서, 타이밍 ⑤이 검출되어 비로소 타이밍 ③이 확정된다. 타이밍 ⑤의 검출 레벨이 ③의 레벨보다 더욱 낮으면 ③의 값이「0」으로 확정되고, 도 4c에 도시한 바와 같이, 타이밍 ⑤의 검출 레벨이 ④의 레벨보다 크면, ③의 값이「-1」로 확정된다. 타이밍 ⑥이후는 동일한 샘플링이 계속해서 행해진다.

가판별 회로 B는 상기한 바와 같이, 가장 확실하게 여겨지는 「+1」또는「-l」을 검출하고 있는데, 환언하면 「+1」또는 「-1」이 확정되면 기타의 값은「0」으로써 처리하는 것이다. 따라서, 급격한 파형을 가지는 전후의 값에서는, 부호간 간섭에 의해서 원래 「0」이여야 하는 값에 노이즈가 가해지고, 종래의 임계 레벨로부터 「+1」 또는 「-1」로 잘못 판별될 경우에도「0」을 확정할 수 있다.

한편, 상기한 레벨 판정 회로(2l,24,27)는 각각 재생해야 할 디지털 정보 신호가 이상적인 「1」, 「0」, 「-l」의 신호 레벨값이 설정되어 있고, 이것을 감산기(22,25,28)에 각기 공급하고 있다. 감산기(22,25,28)는 공급된 디지털 정보 신호로부터 레벨 판정 회로(21,24,27)로부터의 이상 레벨을 감산하여, 그 차분을 오차 레벨의 값으로서 각 래치 회로(23,26,29)에 공급한다. 래치 회로(23,26,29)는 상기한 가판정 회로(30)의 샘플링의 타이밍에 응답하여 래치 동작을 행하고, 출력된 오차 레벨값을 전환 스위치(SW6)에 공급한다.

예를 들면, 도 4에 있어서 상기한 타이밍 ①에서 가판별 회로 B에 있어서의 샘플링값이 「0」또는 「+1」이라고 하는 확정되지 않은 값으로 설정되었을 때, 검출된 신호 레벨과 이상적인 신호 레벨(이 경우「0」과「1」)의 차분(진폭 오차)이 감산기(22,25)에 의해 래치 회로(23,26)에 각각 공급, 유지된다. 타이밍 ②에서 검출된 값이 ①의 비교 데이터를 초과함으로써, 타이밍 ①의 샘플링값이 「+1」로 확정되기 때문에, 가판별 회로 B가 전환 스위치(SW6)를 제어하여 래치 회로(23)로부터의 진폭 오차를 승산기(31∼35)에 공급한다.

타이밍 ②에서 검출된 값이 ①의 비교 데이터를 초과하지 않고 「0」에 가까운 경우는, ①은 불확정한 채로 ②의 값이 「0」로 확정되어 전환 스위치(SW6)가 감산기(25)로부터의 출력을 전환한다. 또한, 타이밍 ②에서 검출된 값이 ①의 비교 데이터를 초과하지 않고 「+1」에 가까운 경우는, ①의 값이「0」으로 확정되어 전환 스위치(SW6)가 래치 회로(26)로부터의 출력을 전환한다. 마찬가지로, 「-1」이 확정된 경우는, 전환 스위치(SW6)가 래치 회로(29)로부터의 출력을 전환한다.

여기서, 도 2에서는 3계통의 레벨 판정 회로(21,24,27)를 사용하고 있지만, 레벨 판정 회로(21, 27)를 함께 사용함으로써 감산기(22, 28) 및 래치 회로(23, 29)도 함께 사용하여, 2계통의 레벨 판정을 행하도록 하더라도 무방하다.

예를 들면, 레벨 판정 회로(21,27)는, 과거의 값에 대하여 「+1」의 판정을 행할 때는 「+1」의 임계 레벨을 설정하여, 이에 따라 가산기(20)로부터 입력되는 신호의 레벨을 판정하고, 과거의 값에 대하여「-1」의 판정을 할 때는「-1」의 임계 레벨을 설정하여, 이에 따라 가산기(20)로부터 입력되는 신호의 레벨을 판정하도록, 2개의 레벨을 1개의 판정회로에 의해서 전환하여 판정한다.

또한, 이 때 레벨 판정 회로를 함께 사용함으로써, 감산기(22, 28)와 래치 회로(23, 29)도 각각 함께 사용한 것으로 할 수 있다.

이렇게 해서, 상기한 많은 값(3치)의 정보 신호「… 1 0 - 1 0 0 1 - 1 0 1 0 0 0 - 1 0 0 1 …」 가 등화에 의해 얻어지기 때문에, 이 파형 등화 회로의 후단에 구성되는 1+D의 지연 회로 및 판별 회로(도시되지 않음)에 의해서 2치의 디지털 정보 신호 「 … 1 1 0 0 0 1 0 0 1 1 1 1 0 0 0 1 …」 를 재생할 수 있다.

디지털 정보 신호의 경우, 특히 부분 응답 방식에 의해서 기록된 디지털 신호는 부호간 간섭을 응용한 기록 방식이기 때문에, 동일 방향의 산(peak) 이 연속하여 검출되지는 않는다. 예를 들면, 「… 0 0 1 0 0 …」 으로 입력된 디지털 정보 신호는 「… 0 0 1 - 1 0 …」 와 같이 검출되어, 「+1」의 고립 펄스에 연속하여 「-1」의 값을 가지는 부호간 간섭이 생긴다. 따라서, 어떤 샘플링에 의해서 「+1」의 레벨이 2회 판별되면 「-1」이 샘플링되기 전에 동일한「+1」이 검출되지는 않기 때문에, 어느 하나의 「+1」은 노이즈이다.

이들 중 어느 「+1」이 노이즈인지, 참의(또는, 확실할 것 같은) 「+1」인지를 피크 검출의 알고리즘을 사용하여 행한다. 이것은 확실할 것 같은 값을 구해 가는 검출방법이고, 신호 성분에 상관이 있고 노이즈 성분에는 상관이 없다는 것을 전제로 하고 있다. 예를 들면, 어떤 샘플링에 의해서 「+1」의 레벨이 검출되고, 다음의 샘플링에서 더욱 레벨이 높은 「+1」이 검출되면, 레벨이 높은 쪽이 이 경우 확실할 것 같은 「+1」이다. 그러나, 특히 레벨이 높은 「+1」을 대신하여「-1」같은 것이 검출되면 그 직전의 「+ 1」이 확실할 것 같은 값으로 판별된다.

또한, 어떤 샘플링에서 「+1」이 검출되고, 그 다음이 「-1」같은 것일지라도, 특히 그 다음의 샘플링에서 더욱 낮은 레벨의「-1」같은 것이 검출되면, 그 직전의「-1」같은 것은 노이즈로 간주하고「0」이었다고 판별한다.

한편, 파형 등화 회로 A에 공급되는 재생 디지털 정보 신호는 지연 회로(11∼14)를 통해 유지 선택 회로 D에 공급된다. 도 3에 도시한 바와 같이 유지 선택 회로 D는 복수 계통의 래치 회로와 전환 스위치로 구성된다. 재생 신호는 래치 회로(41) 및 전환 스위치(SW1)에 공급되어, 이하, 지연 회로(11∼14)의 출력은 각각 래치 회로(42∼45), 전환 스위치(SW2∼SW5)에 각기 공급된다. 래치 회로(41∼45), 전환 스위치(SW1∼SW5)는 각각 상기한 가판별 회로 B에 의해서 동작 제어되어 있고, 전환 스위치(SW6)가 래치 회로(23, 26, 29)로부터의 출력을 선택했을 때 전환 스위치(SW1∼SW5)는 각각 래치 회로(41∼45)로부터의 출력을 선택하며, 전환 스위치(SW6)가 감산기(25)로부터의 출력을 선택했을 때 전환 스위치(SW1∼SW5)는 참(true)의 선택을 한다.

여기서, 전환 스위치(SW6)가 래치 회로(23, 26, 29)로부터의 출력을 선택했을 때는 래치 회로(41∼45)에 있어서, 그 때까지 래치된 신호가 출력됨과 동시에 재생 디지털 정보 신호와 지연 회로(11∼14)로부터의 출력 신호가 새롭게 각각 래치되고 갱신된다.

또한, 상기한 재생 신호 및 지연 회로(11∼14)로부터의 출력 신호는 상술한 바와 같이, 신호 지연이 생긴 진폭 오차와의 지연 오차를 흡수하기 위해 여기에서는 도시하지 않은 지연소자를 통해 유지 선택 회로 D에 공급되는 것으로 한다.

오차 연산 회로 C에서 디지털 정보 신호의 오차 레벨값이 출력되었을 때, 가판별 회로 B로부터의 제어신호에 따라서, 대응하는 파형의 신호값을 래치한 래치 회로로부터 유지하고 있던 신호가 출력되고, 동시에 전환 스위치가 그 신호를 승산기(31∼35)에 공급한다. 승산기(31∼35)는, 전환 스위치(SW1∼SW5)로부터의 신호와 판별 수단 B로부터의 오차 레벨값을 승산하여 그 결과를 LPF(36∼40)에 공급한다. LPF(36∼40)는 각각 공급된 신호를 적분하여 저주파수 성분을 출력하고, 이것을 승산기(15∼19)에 피드백한다.

승산기(15∼19)는 오차 레벨값과 유지 선택 회로 D의 출력한 신호값과의 승산 결과와, 재생 디지털 정보 신호의 지연 출력과의 연산에 의해 탭계수가 갱신된 재생 디지털 정보 신호를 얻을 수 있으므로, 가산기(20)로부터 출력되는 정보 신호가 보다 확실할 것 같은 파형으로 등화된다.

이렇게 하여, 본 파형 등화 회로 A에 있어서, 판별 수단 B가 재생 디지털 정보 신호의 값을 판별함과 동시에 그 값이 소정의 레벨에 대하여 얼마만큼의 오차를 가지고 있는가를 검출하고, 검출 결과를 유지 선택 회로 D에 의해서 출력된 값에 승산함으로써 확실할 것 같은 디지털 정보 신호의 값과 노이즈를 구별하여 재생 디지털 정보 신호의 파형 등화를 행할 수 있다.

여기서, 진폭 오차가 출력되는 타이밍이 입력 신호에 의해서 변화하지만 LPF(36∼40)에 의해서 충분히 긴 적분 처리가 행해지기 때문에 클럭 단위로 데이터의 확정이 전후하더라도 문제는 없다. 또한, 수렴 과정의 초기 단계에서는 전부를 완전히 판별하는 것은 곤란하지만, 확률적으로 대부분 올바른 판별을 행함으로써 파형 등화의 계수 데이터는 옳은 값을 향해서 수렴하기 때문에 데이터의 발산을 방지할 수 있다.

도 5a에 도시한 바와 같은 재생 디지털 정보 신호의 신호 파형이 본 파형 등화 회로에 입력될 때, 이 재생 디지털 정보 신호는 도면 C와 같이 판별된다. 여기서, 판별된 정보 신호의 상하의 값이 일치함에 따라 원래의 「+1」, 「-1」 및 「0」의 값이 각기 정확히 판별되는 것이 도시되어 있다.

따라서, 도 6에 도시한 바와 같이, 상기한 바와 같이 하여 파형 등화된 재생 디지털 정보 신호의 아이 패턴은, 「+1」, 「0」, 「-1」의 값이 정확하게 분리되어 있고, 확실할 것 같은 값에 수렴하고 있는 것을 알 수 있다.

이렇게 해서, 디지털 VTR 등의 기록 재생 장치로부터 재생된 디지털 정보 신호에 대하여, 확실할 것 같은 재생 디지털 정보 신호를 판별함으로써 파형 등화의 수렴이 빨라짐과 동시에, 수렴 범위를 확대할 수 있는 효과가 있다. 또한, 본 파형 등화 회로를 대부분 디지털 회로로 구성할 수 있기 때문에 특성의 분산이 거의 없고, 안정된 동작을 확보할 수 있는 효과가 있다.

상기한 가판별 회로 B의 비교 데이타 및 오차 연산 회로 C의 신호 레벨은, 각각 미리 설정된 임계값에 의해서 설정되고, 이것에 근거하여 재생 신호로부터 3치의 정보 신호의 판별을 행하는 것을 서술하였지만, 예를 들면, 본 파형 등화 회로에 공급되는 신호의 레벨, 그 주파수 특성 등에 의해서 상기한 임계값을 적응적으로 가변해도 무방하다. 예를 들면, 본 파형 등화 회로에 공급되는 신호의 2차 미분을 구하거나, 상기한 탭계수의 값에 의해서 파형 등화해야 할 신호의 주파수 특성에 따른 임계값을 설정하더라도 무방하다.

또한, 본 파형 등화 회로와, 상술한 조정용 등화기를 포함하는 프리 필터등을 병용함으로써, 보다 정밀도가 높은 파형 등화를 행하도록 구성하더라도 무방하다. 또한 그 때, 상기한 바와 마찬가지로, 본 파형 등화 회로의 탭계수를 사용하여 프리 필터의 탭계수를 자동적으로 결정하도록 해도 무방하다.

또한, 본 파형 등화 회로는, 예를 들면, 디지털 VTR과 같이 디지털 정보 신호를 기록 재생하는 기록 재생 장치에 있어서, 재생된 신호의 파형 등화를 행하는 것을 전제로 하였지만, 디지털 정보 신호의 전송로를 사용하는 것이라면 그 매체에 한정되는 것이 아니라, 디지털 디스크의 기록 재생 장치, 통신용 모뎀, 코스트캔슬러(cost canceler) 등의 신호 송수신 장치 등에 사용하더라도 무방하다.

또한, 본 파형 등화 회로를, 예를 들면, 상기한 비터비 복호 회로와 병용함으로써, 더욱 확실할 것 같은 재생 디지털 정보 신호를 구하도록 하더라도 무방하다.

또한, 트랜스버설형 필터를 사용한 파형 등화 회로에는 제로 - 포싱(Zero-Forcing) 알고리즘을 사용한 것이 있고, 이것은 상기한 실시예와 마찬가지로 파형 등화 회로의 출력을 입력 신호와 연산하는 것이 아니고(이와 관련하여, 본 실시예에서는 최소 2승 오차 알고리즘을 사용한 것이다), 출력 신호만에 의해 입력 신호의 탭계수를 제어하는 것으로, 상기한 파형 등화 회로에 대하여 파형 등화 회로의 출력을 입력 신호와의 사이에서 연산하는 구성을 생략할 수 있고, 특히 2치 논리 연산이 사용되는 간단한 구성으로 할 수 있다.

따라서, 예를 들면, 상기한 판별 수단 B를 제로 - 포싱 파형 등화 회로에 사용하여 더욱 간단한 구성에 의한 파형 등화 회로를 실현하더라도 물론 무방하다.

단지, 제로 - 포싱 파형 등화 회로에는 수렴 조건이 있고, 출력 신호만으로부터 탭계수 제어를 행하기 때문에, 디지털 VTR 등으로부터의 재생 디지털 정보 신호와 같이 큰 지터(jitter)를 가지는 것에 대해서는 신호값이 발산하는 경우가 있다. 따라서 디지털 정보 신호 송수신 장치 등의 통신 기기로 유용하다고 할 수 있다.

또한, 본 파형 등화 회로에 있어서, 재생 디지털 정보 신호의 오차 레벨에 근거하는 탭계수 갱신용의 승산기등, 트랜스버설형 필터의 신호 연산은, 종래의 구성을 사용할 수 있기 때문에, 파형 등화 회로 전체의 연산 제어는 종래보다 번잡하게 되는 것이 아니다.

또한, 본 발명의 실시예로 설명한 트랜스버설형 필터는, 부귀환의 피드백 루프를 구성하고 있는 것으로, 여기서는 도시하지 않은 오차 연산 회로 C로부터의 출력을 반전하는 인버터등의 반전 수단을 구비하는 것이라는 것은 물론이다.

본 발명에 의하면, 트랜스버설형 필터에 재생 디지털 정보 신호의 판별을 하는 가판별 수단과, 그 가판별 결과에 근거하는 진폭 오차를 출력하는 오차 연산 수단과, 상기 트랜스버설형 필터가 출력하는 신호값을 유지 선택하는 유지 선택 수단과, 상기 가판별 수단이 출력하는 진폭 오차와 상기 유지 선택 수단의 출력한 신호값을 승산하고, 그 결과에 따라서 상기 트랜스버설형 필터의 탭계수를 갱신하는 갱신 수단을 구비함으로써, 재생 디지털 정보 신호가 잘못된 값으로 수렴되지 않고 확실할 것 같은 정보 신호를 얻을 수 있는 효과가 있다.

또한, 본 발명에 의하면, 상기한 효과에 부가하여, 파형 등화 회로 전체를 디지털 회로에 의해 구성할 수 있기 때문에, 종래와 같이, 개체 차이를 가지는 복수의 아날로그 등화기의 응답을 조정하거나, 샘플링용의 게이트 위치를 조정하거나, 필터의 전단에 지연 시간 조정용의 등화기를 별도로 추가할 필요가 없으므로, 간단한 구성을 실현할 수 있다. 즉, 집적 회로에 내장한 것으로 회로 규모를 소형화함과 동시에 생산시의 무조정화를 실현할 수 있는 효과가 있다.

특히, 본 발명에 의하면, 상기한 효과에 부가하여, 본 파형 등화 회로를 디지털 회로로 구성함으로써, 재생되는 디지털 정보 신호의 샘플링 비율과 동일한 신호처리가 가능해지는 효과가 있다.

Claims

전송된 디지털 정보 신호의 지연 출력을 각기 적응적으로 제어되는 탭계수에 의한 승산에 의해 가중하여 가산함으로써, 이 디지털 정보 신호의 부호간 간섭을 억압하는 트랜스버설형 필터를 이용한 파형 등화 회로에 있어서,

상기 트랜스버설형 필터의 출력으로부터 확실할 것 같은 디지털 정보를 가판별하는 가판별 수단과, 이것에 기초하여 진폭 오차에 대응한 값을 출력하는 오차 연산 수단과, 상기 디지털 정보 신호와 그 지연 신호를 각기 유지 선택하는 유지 선택 수단과, 상기 오차 연산 수단으로부터 출력한 진폭 오차와 상기 유지 선택 수단으로부터 출력한 신호값을 승산하여, 그 결과에 따라 상기 트랜스버설형 필터의 탭계수를 갱신하는 갱신 수단을 구비하고,

상기 가판별 수단은, 전송된 디지털 정보 신호의 신호 성분의 상관 관계를 이용한 피크 검출에 의해서 가장 확실할 것 같은 디지털 정보 신호의 값을 가판별하고, 이에 기초하여 상기 오차 연산 수단에 의해 그 진폭 오차를 얻는 것을 특징으로 하는 파형 등화 회로.
제 1 항에 있어서,

상기 가판별 수단이, 공급되는 신호의 레벨 또는 그 주파수 특성에 따라, 확실할 것 같은 디지털 정보 신호를 가판별하기 위한 임계값을 적응적으로 가변하는 것을 특징으로 하는 파형 등화 회로.
제 1 항 내지 제 2 항에 있어서,

상기 디지털 정보 신호는, 부호간 간섭을 이용한 부분 응답 방식(partial response method)에 의해 전송된 디지털 정보 신호인 것을 특징으로 하는 파형 등화 회로.
제 1 항 내지 제 3 항에 있어서,

디지털 정보 신호를 기록 재생하는 정보 신호 기록 재생 장치에 있어서 재생된 디지털 정보 신호의 파형 등화를 행하는 것을 특징으로 하는 파형 등화 회로.
제 1 항 내지 제 3 항에 있어서,

디지털 정보 신호가 기록된 기록 매체로부터 디지털 정보 신호를 재생하는 정보 신호 재생 장치에 있어서 재생된 디지털 정보 신호의 파형 등화를 행하는 것을 특징으로 하는 파형 등화 회로.
제 1 항 내지 제 3 항에 있어서,

대역 전송에 의해 송신된 디지털 정보 신호를 수신하여 재생하는 정보 신호 수신 장치 또는 정보 신호 송수신 장치에 있어서 수신된 디지털 정보 신호의 파형 등화를 행하는 것을 특징으로 하는 파형 등화 회로.