JPH01300612A - データ識別装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はＰＣＭ信号を記録再生する装置、例えば光デイ
スク装置におけるデータ識別装置に関するものである。

従来の技術 近年、光デイスク装置は高密度記録再生が可能な大容量
データファイル装置として開発が盛んであり、その再生
信号のデータ識別装置においても再生信号中のクロック
成分を高速に引き込みかつ安定に再生する位相同期回路
を有してデータを識別するデータ識別装置が開発されて
いる。

光デイスク装置の記録再生においては記録信号の”１”
を表すビットの大きさが主として媒体上に結ばれた微小
光スポットの大きさで制限されるため、記録再生に用い
られれるＰＣＭ信号は２−７変Ｕ＠（例えば特公昭５５
−２６４９４号広報）のような最小の符号間隔Ｔｍ１ｎ
がビット間隔Ｔｗよりも大きい変調方式が用いられ、最
短記録波長を極力大きくするような工夫がなされる。こ
こでは符号”１”に一つの記録ビットを対応させて記録
再生し、再生信号のデータ識別においては極大点の時間
情報をもとにクロック再生を行い、この再生クロックで
表された打ち抜きクロックの内、識別点景近傍のものを
”１”、他を°０”とするようにデータの識別が行われ
る。このデータ識別装置の入力信号であるＰＣＭ再生信
号は高密度記録再生装置全般に見られるようにそのクロ
ック成分に変動をもちかつ低域濾波された信号波形とな
っている。そのためこれを−旦微分した後、２値化し位
相同期回路によるクロック再生を行っていた。

また、高い安定性の確保、製造の容易さ、回路規模の削
減を図るためにディジタル信号処理によるデータ識別回
路も８−１０変換等の変調方式においては開発されてい
た（電子通信学会、電気音響研究会資料昭和５７年、Ｅ
Ａ８２−５９等）。

以下、図面を参照しながら上述したような従来のデータ
識別装置について説明を行う。第１７図は従来のデータ
識別装置の第１の構成を示し、第１８図はその信号波形
図、第１９図は第２の構成を示し第２０図はその説明図
である。

第１７図において１は微分器、２及び３は比較器、４は
ＡＮＤゲート、５はパルス幅整形器、６は位相同期回路
、７はＤ−フリップフロップである。第１９図において
８はアナログ−ディジタル変換器、９．１６は遅延器、
１０は符号判定器、１１は位相計算器、１２は減算器、
１３はスイッチ、１４は減衰器、１５は加算器、１７は
位相同期回路、１８はデータ判定器である。

まず、第１８図（ａ）に示されるように２／７変調がか
けられ記録再生された信号は低域濾波された波形となり
この極大点を１°゛とするようにデータの識別が行われ
る。入力信号は微分器１により微分されてその零交差点
が比較器２により検出される。この微分器２の出力にお
いては（ｂ）のように入力信号の比較的平坦な部分から
疑似ピークが発生し検出誤りの原因となる。比較器３は
予め定められた闇値を基準に入力信号レベルを検出し出
力する。ＡＮＤゲート４は比較器２と比較器３の出力の
論理積を出力する。したがって第１８図（Ｃ）にあるよ
うに比較器２の出力にふくまれる疑似ビークは除去され
る。パルス幅整形器５は単安定マルチバイブレーク等で
構成され前記ＡＮＤゲートの出力信号の符号”１”のパ
ルスを入力信号であるＰＣＭ信号のビット間隔に等しい
パルス幅に整形して出力する。位相同期回路６はパルス
幅整形器５の出力の立ち上がりエツジに再生クロックの
立ち上がりエツジが一致するようにクロック成分を再生
して出力する。Ｄフリップフロップ７はパルス幅整形器
５の出力を再生クロック信号の立ち下がりで打ち抜くデ
ータ判定器である。

また第１９図は８−１０変換で変調された信号に対して
、ディジタル信号処理を用いて実現されたデータ識別装
置の例である。８−１０変換の場合は２／７変調を用い
た場合と異なり最小符号量間隔（Ｔｍｉｎ）とビット間
隔（Ｔｗ）は等しく、”１”と０”の絶対的なレベルを
検出することが必要である。まず入力信号は第２０図（
ａｌに示すように低域濾波された信号であり、アナログ
−ディジタル変換器８はこれをビット間隔（Ｔｗ）の２
分の１周期でサンプリングし量子化して出力する。以降
全ての処理はこのサンプリングクロックで動作する。遅
延器９はアナログ−ディジタル変換器出力を１クロック
周期遅延して出力し、アナログ−ディジタル変換ｎ８の
出力と遅延器９の出力とで連続する２つのサンプリング
（１３１，Ｓ２を得る。符号判定器１０は識別点判定器
でありサンプリング値３１．３２が ５ＩＸＳ２≦０　かつ　Ｓ２≠０　　　・・・・・・（
１）であった時に識別点検出信号（Ｄｅｃ）を”１″と
して出力する。位相計算器１１はサンプリング値Ｓｌ、
３２から前記識別点の発生した時刻とサンプリングクロ
ックの相対的時間関係を前記識別点の発生位置を１８０
°と定義して、位相同期回路に対する入力位相φｉを次
式の直線補間により計算し出力する。

２−Ｓｌ ・・・・・・（２） 減算器１２は位相比較器であり、入力位相φｉと再生ク
ロック位相φｒとの差をとり誤差位相φｅとして出力す
る。スイッチ１３は前記入力位相φｉが意味のある値を
とる場合即ち識別点検出信号（Ｄｅｃ）が”１″の時に
位相誤差φｅを出力する。減衰器１４はスイッチ１３の
出力を減衰して出力する。加算器１５は減衰器１４の出
力Ｖｐと再生クロック位相φｒと１８０°の位相値に対
応する値を法を３６０°とする加算を行い出力する。遅
延器１６は加算器１５の出力を１クロック遅延して再生
クロック位相φｒとして出力する。

以上の一連の動作によれば減算器１２、スイッチ１３、
減衰器１４、加算器１５、遅延器１６によって構成され
る位相同期回路１７は入力位相φｉを補間した類億の値
をとる全ての処理タイミングにおいて再生クロック位相
φｒを出力する。データ判定器１８はサンプリング値Ｓ
ｌ、Ｓ２、識別点検出信号Ｄｅｃ、再生クロック位相φ
ｒ、Ｊ衰器１４出力の最上位ピッ）Ｍｓ　ｂ、加算器１
５の桁上げ出力（Ｃａｒｒｙ　）を入力として識別デー
タ（Ｄａｔａ）と打ち抜き指示信号（Ｖａｌｉｄ　）を
出力する。まず、打ち抜き指示信号（Ｖａｌｉｄ　）は
打ち抜きの発生を”１”、そうでない場合を”０”とす
ると処理クロックが８−１Ｏ変換のビットレートの２倍
であることから第２０図（ｅ）に示すように概ね１”と
”０”を交互にとることになる。

例外として入力信号のジッターによりクロック成分の周
波数が本来の値よりも増加したときには”１”が２クロ
ック連続して出力され、減少した場合には”０”が連続
して出力される。この時指示信号（Ｖａｌｉｄ　）は Ｖａｌｉｄ　＝　Ｍ　ｓ　ｂ　−Ｃａｒｒｙ　　　　　
　　　−−（３）で与えられる。但し　は否定、・は論
理積を表す。

次に識別データ（Ｄａｔａ）については打ち抜き指示信
号（Ｖａｌｉｄ　）の”１”であるタイミングに対応す
るサンプリング（ａｓｌ、Ｓ２の符号に従って決定され
Ｓｌ、３２が同符号で共に正の時に°“１”、負の時に
”０”、異符号の時は再生位相φｒから推定される打ち
抜き時刻における入力信号の符号を直線補間により推定
する。この時識別データ（Ｄａｔａ）は次式のように計
算される。

Ｄａ　ｔ　ａ＝ｓ　Ｉ　ＸＳ２＜０の時Ｓ　ｇ　ｎ（（
Ｓ　１−３２）Ｘφｒ＋５２Ｘ１８０°）ＳＩＸＳ２＜
Ｏでない時　ｓｇｎ（３１）・・・・・・（４） 但しｓｇｎ（）は（）の符号をとる操作を表す。

発明が解決しようとする！ｉ題 上記従来の第１の例のような位相同期回路は処理する電
圧の値においては°′０”と１”の２値であるが、再生
クロック位相である時間情報はアナログ情報として取り
扱われている。位相同期回路の安定性の主要因である電
圧制御発振器にはＲＣ発振器が用いられ、周波数安定度
が悪く時間ジッターも多いものとなっていた。また、打
ち抜きの誤りを少なくするためにパルス幅整形器として
ワンショットマルチバイブレークが用いられているが、
このワンショットマチルバイブレークで発生されるパル
ス幅の精度も良いものが必要であった。さらには微分回
路、比較器、位相同期回路等アナログ信号処理の多いも
のであり、加えて光ディスクの再生信号処理に必要なセ
クターマーク検出あるいは書き込み指示フラグ検出とい
った機能の付加を考慮すると回路規模が大きくならざる
を得なかった。

また上記従来の第２の例のような方法ではデータの判定
に際して式（４）でわかるように掛は算を必要としてお
り、回路規模が大きくならざるをえずまた８−１０変換
で変調された信号の識別を行うように構成されており、
２／７変調のような変調方式には使えないものであった
。さらにディジタル信号処理による方法の欠点として信
号処理クロックはビット間隔の２分の１であり、識別デ
ータ出力及び打ち抜き指示信号ともにその転送レートが
アナログ信号処理によるものと比べて高くならざるを得
ないという欠点を有していた。さらに、前記（２）式の
直線補間による位相の計算では実際の、識別点の時刻と
計算された結果とに誤差を持ちこれが識別マージンを悪
化させる原因ともなっていた。

本発明は上記課題に鑑みデータの識別を２／７変調のよ
うな最小反転間隔がビット間隔よりも大きい変調方式に
対して、ディジタル信号処理によって高安定、高精度な
データ識別装置を提供するものである。

課題を解決するための手段 この課題を達成するために本発明のデータ識別装置は、
アナログ−ディジタル変換器と、識別点検出器と、位相
計算器と、位相同期回路と、データ判定器とから構成さ
れている。さらには処理クロンク変換ゲート、レート変
換器とが付加され、加えて位相計算の非線形化が図られ
た構成となっている。

作用 本発明は上記構成によってアナログ−ディジタル変換さ
れたＰＣＭ信号のクロック再生を行い、その識別点位相
及び再生クロック位相及び位相誤差及び打ち抜き数信号
の組合せによってデータ識別を行うことにより簡単な構
成でデータ識別装置を実現するものである。また、ＮＲ
ＺＩ変調された信号に対してはデータの識別と同時にＮ
ＲＺＩ復調を行い、さらには、位相同期回路以降の処理
クロック周波数を低くし、出力データの転送レートの低
減化を行い、加えて位相計算の誤差補正による精度向上
を図るものである。

実施例 以下本発明の実施例のデータ識別装置について、図面を
参照しながら説明する。

第１図は本発明の一実施例におけるデータ識別装置の基
本構成を示すものであり、第２図、第３図、第４図、第
５図及び第６図はその信号説明図、第７図は第２図に第
１の機能を付加した実施例の構成図、第８図及び第９図
はその信号説明図、第１０図はＮＲＺＩ復調の説明図、
第１１図は第２の付加部分の実施例の説明図、第１２図
及び第１３図はその信号波形図、第１４図は位相計算器
の構成図、第１５図及び第１６図はその説明図である。

以降、これらの図中同一の機能を有するものは同一の番
号を付加しその説明を省略して説明する。

第１図において５０はアナログ−ディジタル変換器であ
り、５１は識別点検出器、５２は位相計算器、５３は減
算器、５４はスイッチ、５５は低域濾波器、５６は加算
器、５７は遅延器、５８は位相同期回路、５９はデータ
判定器である。第７図において６０．６２は遅延器、６
１は減算器、６３は識別点検出器、６４はバッファゲー
ト、６５は位相計算器、６６はデータ判定器である。

第１１図において６７．６９はＤフリップフロップ、６
８は２分周器、７０はゲートである。第１４図において
７１は遅延器、７２は減算器、７３は割り算器、７４は
インパーク、７５は非線形掛は算器、７６は位相計算器
である。

以上のように構成されたデータ識別装置について、以下
その動作について説明する。

まず、第１図において２／７変調され、記録再生された
入力信号はそのクロック周波数に等しい固定のクロック
でサンプリング、量子化されて出力される。ここで本デ
ータ識別装置は入力信号の極大点を識別点として動作す
る。識別点検出器５１はアナログ−ディジタル変換器出
力の連続する３点の値Ｓｌ、３２．３３の間に識別点が
発生した場合、即ち、 Ｓ２〜Ｓ１≧０　かつ　３３−３２＜０・・・・・・（
５） であり、さらに疑似ピークの除去のために適当な閾値Ｒ
ｅｆを設定して （Ｓ２−８１）−（３３−３２）＞Ｒｅｆ　　−（６）
の場合に識別点の検出信号Ｄｅｃを”１”とじて出力す
る６位相計算器５２はサンプリング値ＳＬ。

Ｓ２．Ｓ３から第２図（Ｃ）に示すようにその識別点の
発生時刻を０°位相としてサンプリング時刻との相対的
時間間隔を位相同期回路への入力位相φｉとして次式で
計算して出力する。

減算器５３は位相比較器であり、入力位相φｉと再生ク
ロック位相φｒとの差を誤差位相φｅとして出力する。

スイッチ５４は識別点検出信号（Ｄｅｃ）が”１”であ
った時に位相誤差φｅを出力する。低域濾波器５５は位
相誤差φｅを低域濾波して出力する。また加算器５６は
低域濾波器５５の出力Ｖｐと遅延器５７の出力を加算し
、再生クロック位相φｒとして法を３６０ｍとする剰余
を出力すると同時に、桁上げ信号（Ｃａｒｒｙ　）を剰
余を取る際の変化が〔０°、３６０°〕の範囲にある場
合には”０”を、その範囲を越えて変化した場合には、
”１°”を出力する。加算器５６と遅延器５７とで電圧
制御発振器が構成され、この入力信号であるＰＣＭ信号
の打ち抜き情報はこの電圧制御発振器から得られる。入
力信号のサンプリング周波数がそのクロック周波数とほ
ぼ等しいものであるから通常はデータの打ち抜きはＩサ
ン１９フフ間隔内に１回であるが、記録再生に伴うタイ
ムジッターによって０回ないしは２回の場合が発生する
０例えば入力信号のクロック周波数が１％高い場合には
１００サンプリング周期中に打ち抜きクロック数は１０
１個有るはずであるから１００クロック周期中に打ち抜
き回数が２回となる場合が１回発生する。データ判定器
５９は、この打ち抜き点の個数を表す打ち抜き数指示信
号と識別データを表す符号位置指示信号を出力するもの
であり、この機能を以下に説明する。

打ち抜き数が１処理クロック中に０回の場合をＤｏｗｎ
−”１”、２回の場合をＵｐ＝”１”としそれ以外の場
合をＤｏｗｎ、Ｕｐともに°゛０″としてＵｐ、Ｄｏｗ
ｎをデータの打ち抜き数信号として表し、加算器５６の
最上位ビットをＶｐとするとＵｐ、Ｄｏｗｎは （Ｊｐ＝Ｖｐ１Ｃａｒｒｙ Ｄ　ｏ　ｗ　ｎ　＝　Ｖ　ｐ　−Ｃａｒｒｙ　　　　　
　　　−−（８）で与えられ、第２図（Ｃ）に示すよう
に入力信号に識別点が発生する度に識別点位相φｉが出
力され、また減算器５３、スインチ５４、低域濾波器５
５、加算器５６、遅延器５７により構成される位相同期
回路５８によって再生クロック位相φｒ及び位相誤差φ
ｅ及び打ち抜き数指示信号Ｕｐ、Ｄｏｗｎが得られる。

したがって、データの判定は識別点位相φｉで与えられ
る識別点の位置と、再生クロック位相φｒによって与え
られる打ち抜きクロックの位置との対応を求めることに
なる。

今、Ｕｐ、Ｄｏｗｎともに”０′の時には当該信号処理
クロック周期内での打ち抜き点個数は１であり、識別点
の発生時刻を中心にビット間隔の幅士Ｔｗ／２Ｃ秒〕の
範囲、即ち［−１８０°。

１８０°〕の範囲にある打ち抜き点を符号”１”、それ
以外の打ち抜き点を符号”０”と判断すれば良い。但し
、範囲記号（ｘ、　ｙ）はＸ≦Ｚ＜ＹなるＺの範囲を表
す。この場合、識別点位相φｉと再生クロック位相φｒ
の相対的関係から判定することができ、その差を表す位
相誤差φｅを用い、また前述の判定範囲が（−１８０°
、１８０°］であることから特に位相誤差の最上位ビッ
トに注目して判定を行うことが出来る。具体的にはデー
タの判定は請求項（３）記載のデータ識別装置にあるよ
うに、識別点位相φｉ、再生クロック位相φｒ、位相誤
差φｅの最上位ビットを各々φｉ、φｒ。

φｅとすると、第３図に示すように、識別点が検出され
た時の当該クロックに対する打ち抜き点にこの識別点が
対応する場合をＰｒｅｓｅｎｔ、１クロツタ前の打ち抜
き点に対応する場合をＰａ５ｔとして次式となる。

Ｐｒｅｓｅｎｔ＝φｉ・φｒ＋φｉ・φｒ・φｅ＋φｉ
・φｒ・φｅ Ｐａｓ　ｔ＝　φｉ・φ「＋φｉ−φｒ−φｅ＋φｉ・
φｒ・φｅ　　　　　　　　　　・・・・・・（９）但
し、＋は論理和を表す。

データの判定はさらに、Ｕｐ、Ｄｏｗｎが°゛１“′の
場合、即ち当該クロックに打ち抜き点が２個あるいは０
個の場合を考慮する必要がある。この説明を、低域濾波
器５５を前記従来例のように減衰器とし、この減衰器出
力を”＋１″、”０”。

”−１”の３４ｔＬに制限して簡単化して行う。この場
合、電圧制御発振器出力である再生クロック位相φｒは
急峻な変化は起こらない。第４図にＵｐ＝”１”の場合
を、第５図にＤｏｗｎ−”１”の場合の例を示す。この
時のデータの判定は第２図（ｆ）及び（ｇ）に示すよう
に上記Ｐｒｅｓｅｎｔ、　Ｐａ５ｔとＵｐ、Ｄｏｗｎの
組合せから行われ、データ判定器５９は、当該処理クロ
ックにおける打ち抜き点の個数を表す打ち抜き点数指示
信号であるＵｐ。

Ｄｏｗｎと、これらにより与えられる打ち抜き点に符号
”０”及び′”１゛を対応させる符号位置指示信号Ｐｏ
５ｌ、Ｐｏ５２の都合４ビツトとなる。

これらのとり得る組合わせを第６図に示す。この判定式
を表すと次式となる。

（以　下　余　白） Ｐｏｓｔｌ＝Ｄｎｏｒｍ　　−Ｄｐｒｅｓｅｎｔｌ　Ｄ
ｐｅａｋ＋Ｄｕｐ−Ｄｐｅａｋ＋ Ｄｄｏｗｎ−Ｎｏｒｍ・　Ｐｅａｋ＋ Ｄｎｏｒｍ−Ｎｏｒｍ−Ｐａ５ｔ−ＰｅａｋＰｏｓｔ２
＝Ｄｕｐ　　−Ｎｏｒｍ・Ｐａ５ｔ−Ｐｅａｋ＋Ｄｄｏ
ｗｎ　　−ＩＪｐ−Ｄｐｅａｋ ・・・・・・（１０） 但し、 Ｎｏｒｌｌ＝ＩＪｐ　−Ｄｏｗｎであり、Ｄｕｐ　、　
Ｄｄｏｗｎ　、　Ｄｎｏｒｍ　、　Ｄｐｒｅｓｅｎｔ、
　　Ｄｐａｓｔ。

Ｄｐｅａｋは各々Ｌｌｐ、　Ｄｏｗｎ、　Ｎｏｒｍ、　
ｐｒｅｓｅｎｔ　、　Ｐａ５ｔ。

Ｐｅａｋを処理クロックの１周期だけ遅延させたもので
ある。また、打ち抜き数指示信号としてはＵｐ、Ｄｏｗ
ｎを出力するものとする。

以上の一連の動作によれば、識別点とサンプリングクロ
ックの相対的時間関係である識別点位相の計算、ディジ
タル位相同期回路によるクロック成分の再生、識別デー
タの判定出力を行うことが出来る。

このデータ識別装置において、位相同期回路の自走周波
数の安定度は処理クロックに依存し、従って水晶精度と
することができ、高安定である。

このため入力信号である再生信号にドロップアウトが生
じた場合にも再生クロック位相φｒを保持動作すること
により、再生クロック位相の誤差を極めて小さ（できる
。またデータの識別は請求項（３）記載の各位相信号の
最上位ビット及び打ち抜き数指示信号の組合わせで実現
でき、簡単な回路構成で実現できる。さらにこの場合の
処理クロックは従来例の８−１０変換の場合と比べてＰ
ＣＭ信号のクロック周波数に等しい周波数であり、比較
的低い周波数でよいというデータ識別装置が実現出来る
。

なお、本実施例では２／７変調された入力信号のピーク
検出によるデータ識別に際して、ディジタル信号処理で
ピークである識別点を求めたが、前記アナログ−ディジ
タル変換の前で前記従来例の微分器を用いて識別点を立
ち下がり零交差点に変換した後、アナログ−ディジタル
変換してデータ識別を行っても差し支えない。

２／７変調の場合最小符号間隔はビット間隔の３倍であ
るため識別点の発生は少なくとも２クロック以上離れた
ものとなる。入力位相φｉが加わらないときには位相同
期回路の再生クロック位相φｒは保持動作をしており、
従って位相同期回路の動作クロック周期は前記処理クロ
ック周期の２倍であっても良い。請求項（２）記載のデ
ータ識別装置はこの性質を利用したものであり、第７図
の構成図及び第８図の信号説明図に示すように位相同期
回路の処理クロック周期をサンプリング周期の２倍とす
るものである。第７図においては第１図の位相計算器５
２の第（７）式の計算に際して（Ｓ２−３１）及び（Ｓ
３−３２）の計算を遅延器６０と減算器６１による差分
器と遅延器６２で実現し、（３２−３Ｌ）　−Ｘ　１、
（３３−３２）＝Ｘ２・・・・・・０１） として、式（５）及び（６）を識別点検出器５１により
Ｘ１≧Ｏかつ　Ｘ２〈０　　　　　　・・・・・・０２
１ＸＩ−Ｘ２＞ＲＥＦ　　　　　　　　　　・・・・・
・面とし、式（７）を位相計算器６５によりとして計算
したものであり、基本的動作は同一であり、遅延器６０
，６２、減算器６１、識別点検出器６３及び位相計算器
６５は位相計算器５２及び識別点検出器５１の詳細を示
すものである。

サンプリングクロック及び識別点検出器の処理クロック
等を処理クロック１、位相同期回路の処理クロックを処
理クロック２とすると、処理クロック２の１周期に対し
て処理クロック２は２周期となるため、バッファゲート
６４により識別点発生のタイミングを分けて考え、処理
クロック２においても、識別点が前側の半周期、即ち処
理クロックｌの１周期に発生した場合に前側識別点検出
信号Ｄｅｃｆを後側の１周期に発生した場合に後側識別
点検出信号Ｄｅｃｆによって識別点発生のタイミングを
指示する。この場合、位相同期回路５８のスイッチ５４
の制御入力信号Ｄｅｃは、Ｄｅｃ＝Ｄｅｃｆ＋Ｄｅｃｆ
　　　　　　−（１５）となる。パンファゲート６４は
同時に前記連続するＸＩ、Ｘ２を出力保持する。この場
合、処理クロック２の１周期内にデータの打ち抜きは通
常２個あり、Ｕｐが”１″の時には３個、Ｄｏｗｎが”
どの時には１個あることになり、データの定は当該処理
クロックにおいて前述のデータの判定方法と同様に行う
、具体的には、ＵＰ、Ｄｏｗｎ共に”０”の場合には、
存在する２個の打ち抜きを各々前側識別点検出信号及び
後側識別点信号で特定しさらに前述の式（９）で求めら
れるＰａ５ｔ。

Ｐｒｅｓｅｎ　ｔを用いて補正する。またＵｐあるいは
Ｄｏｗｎが”１”である場合にも前述の式（７）と同様
に識別データを判定する。この時の判定式をＥｐｅａｋ
　、　Ｒｐｅａｋが得られた当該処理クロックにおける
ＵＰ　＋　Ｄ　ＯＷ　ＱをＵｐ２．Ｄｏｗｎ２とし１り
０７り以前のＵｐ、ＤｏｗｎをＵｐ　１．Ｄｏｗｎｌと
して次式に示す。

（以　下　余　白） Ｐｏ５ｌ＝（ＤｕｐトＤｎｏｒｍ２＋Ｄｎｏｒｍｌ・Ｄ
ｄｏｗｎ２＋Ｄｕｐｌ◆Ｄｄｏｗｎ２）　・ Ｄｒｐｅａｋ＋ （Ｄｏｗｎｌ−Ｄｎｏｒｍ２＋Ｄｎｏｒｍｌ　・Ｄｕｐ
２＋Ｄｄｏｗｎｌ　・Ｄｕｐ２）・ ０４ｐｅａｋ＋ Ｕｐｌ・　Ｎｏｒｍ２・Ｆｐｅａｋ＋Ｕｐｌ・Ｄｏｗｎ
２・Ｆｐｅａｋ＋Ｄｎｏｒｍｌ・Ｄｎｏｒｍ２−（Ｄｐ
ｒｅｓｅｎｔ−Ｄｆｐｅａｋ＋Ｄｐａｓｔ−Ｄｒｐｅａ
ｋ）＋ＮｏｒｍトＮｏｒｍ２・Ｐａ５Ｌ−ＦｐｅａＫＰ
ｏｓ２＝　Ｄ（Ｄｄｏｗｎｌ・Ｄｎｏｒｍ２＋Ｄｎｏｒ
ｍｌ・Ｄｕｐ２＋Ｄｄｏｗｎｌ・Ｄｕｐ２）・ Ｄｒｐｅａｋ＋ Ｄｎｏｒｍｌ−Ｄｄｏｗｎ２−　　Ｄｆｐｅａｋ＋Ｕｐ
ｌ・Ｎｏｒｍ２・Ｆｐｅａｋ＋Ｕｐｌ・Ｄｏｗｎ２　Ｆ
ｐｅａｋ＋Ｄｎｏｒｍｌ−Ｄｎｏｒｍ２−　　Ｄｐｒｅ
ｓｅｎｔ−Ｒｐｅａｋ・・・・・・０５） 但し、 Ｎｏｒｍｌ＝ＬＩｐｌ−Ｄｏｗｎｌ、Ｎｏｒｍ２＝Ｕｐ
２−　Ｄｏｗｎ２であり、Ｄｕｐｌ、　Ｄｕｐ２．　Ｄ
ｄｏｗｎｌ、　Ｄｄｏｗｎ２．　Ｄｆｐｅａｋ、　Ｄｐ
ｒｅｓｅｎｔ。

Ｄｐａｓ　ｔは各々Ｕｐｌ、Ｕｐ２．Ｄｏｗｎ１．Ｄｏ
ｗｎ２．Ｆｐｅａｋ　＋Ｐｒｅｓｅｎｔ　、　Ｐａ５ｔ
を処理クロック２の１周期だけ遅延させたものである。

ここで打ち抜き数指示信号はＤｕｐｌ、Ｄｄｏｗｎｌ、
Ｄｕｐ２．Ｄｄｏｗｎｌを出力するものとする。

この時出力信号は第８図（ｉ）に示すように符号位置指
示信号であるＰｏ５ｌ、Ｐｏ５２の２ビットで打ち抜き
数指示信号である。Ｕｐ、Ｄｏｗｎの２ビツトの計４ビ
ットとなり、これらの組合わせは第９図に示す場合に分
けることが出来る。

なお、上述のデータ識別装置の動作においては請求項（
４）記載のように識別点は極大値のみである必要はなく
て極小点でも良く、さらにその両方であっても良い。例
えば固定磁気ディスクの再生信号のデータ識別装置にお
いては記録再生特性が微分特性を示すためにＮＲＺＩ変
調された信号が記録再生され、再生信号の極大点及び極
小点が識別点とされるが、このような場合にも本発明の
データ識別装置は有効である。

光ディスクにおいては第１０図（ａ）に示すように２／
７変調がかけられたデータが記録され、■）に示すよう
な再生信号の極大点の検出によりデータの識別が行われ
る。さらに記録密度を向上させるためには、（Ｃ）に示
すように前述の２／７変調に加えてノンリターンツーゼ
ロ変調（Ｎｏｎ　Ｒｅｔｕｒｎ　ｔ。

ｚｅｒｏ、以下ＮＲＺＩ変調）がかけられ最短記録波長
を大きくしつつビット記録密度の増加が図られる。

この場合、通常は再生信号において前述の第２の従来例
のようなレベル検出を行った後、ＮＲＺＩ復調が行われ
る、請求項（５）記載のデータ識別装置においてはその
構成は第１図と同様であるが、適当な闇値を設けて連続
する２サンプリング値から入力信号がこの闇値と交差し
たときに識別点検出信号を出力し、位相計算器は前述の
従来例第１４図の位相計算器と同様に識別点の発生時刻
とサンプリング時刻との相対的時間間隔を出力する。位
相計算以降の位相同期回路及びデータ判定器は前述の第
１図あるいは第７図のデータ識別装置と同様の動作を行
う。この場合、識別データ出力はＮＲＺＩ復調されたデ
ータが出力される。

第１１図は請求項（６）記載のデータ識別装置の一実施
例のレート変換部を示したものであり、第１２図はその
動作信号波形を示している。第１図あるいは第７図のデ
ータ判定器出力にさらにこのレート変換器が接続されて
データ識別装置が構成される。データ判定器の出力であ
る打ち抜き数指示信号２ビット符号位置指示信号２ビッ
ト識別データ出力１ビット、再生クロック信号１ビツト
の合計２ビツトにパラレル−シリアル変換するレート変
換器の構成図であり、Ｎ＝４の場合である。

Ｄフリップフロップ６７は第１３図（ａ）に示される符
号位置指示信号及び（ｂ）で示される打ち抜き数指示信
号を１クロック遅延して出力する。２分周器６８は処理
クロック２を２分周し処理クロック３として出力し、Ｄ
フリップフロップ６９は処理クロック３によって前記符
号位置指示信号、打ち抜き数指示信号及びＤフリップフ
ロップ６７の出力とを保持して出力し、したがってＤフ
リップフロップ６９の出力には（切及び（ｅ）のように
処理クロック１の４周期分の識別データ出力が得られる
。第１２図にこれらの関係を示す。ゲート７０の処理ク
ロック３は処理クロック１の５倍の周波数であり、Ｄフ
リップフロンプロ９の出力である打ち扱き数指示信号の
加算値を再生クロック数として（ｉ）のように出力する
と同時に、前記Ｄフリップフロンプロ９の出力である符
号位置指示信号から再生クロック位置に対応した識別デ
ータを（５）のように出力する。以上の一連の動作によ
れば識別データ信号及び再生クロック信号を本来のビッ
トレートの４分の５倍で出力することができ、従来のデ
ータ識別装置と同程度の転送レートで出力できる。

また位相計算器により計算される識別点位相の値は式（
５）による２次補間によるため、第１５図に示すように
最大３２．９°程度の誤差を持つ。これは直接的に識別
マージンの悪化をきたし、識別誤りの原因となる。第１
４図はこれを改善する請求項（８）記載の位相計算器の
構成を示すものである。

図は第１図の実施例における位相計算器の詳細図であり
、入力信号の連続する３サンプリング値から識別点位相
φｉを求める場合を示している。まず、遅延器７１は第
７図の遅延器６２に対応する遅延器であり、サンプリン
グされ差分がとられた信号Ｘｉ、Ｘ２を得ル、減算器７
２は（Ｘ２−Ｘｉ）を計算し、割り算器７３は式（５）
の第１項の割り算を行う割り算器であり、インバータ７
６は割り算器７３の出力の最上位ビットを反転させるこ
とによって第２項の１８０″′の加算を行う、非線形掛
は算器７５は次式の計算を行い出力する。

・・・・・・０Φ 第１６図（ａ）及び［有１）は真の位相値に対する誤差
を各各式（１）と弐〇４１の場合について示したもので
あり、上述０４１で計算されるψｌを位相計算器出力と
することによって誤差の絶対値を最大７°以下にするこ
とが可能であり、その構成も場合分けのための比較器と
一定の係数を乗するための複数の加算器で実現できる。

発明の効果 本発明は、自走周波数が水晶精度と高安定であり、また
識別点位相、再生クロック位相、位相誤差の最上位ビッ
ト、及び打ち抜き情報の組合せによってデータの識別を
行うことにより簡便な構成で実現できるデータ識別装置
を提供するものである。さらに信号処理クロック周波数
も比較的低くてすみ、加えて位相同期部及びデータ判定
部の処理クロック周期を入力信号のクロック周期の２倍
とし出力を４ビツトのパラレルデータとすることにより
その出力転送レートも低く設定でき、識別点位相計算も
演算の組合わせで実現できる集積化に適した優れたデー
タ識別装置が実現できるものである。

【図面の簡単な説明】

第１図は本発明の一実施例におけるデータ識別装置の構
成を示すブロック図、第２図、第３図。 第４図、第５図及び第６図はその信号波形図である。第
７図は第２の実施例の構成図、第８図及び第９図はその
信号説明図、第１０図は第３の実施例の信号波形図、第
１１図は第４の実施例の要部構成図、第１２図及び第１
３図はその信号説明図である。第１４図は第５の実施例
の要部構成図、第１５図及び第１６図は位相計算誤差の
説明図である。第１７図は従来のデータ識別装置の第１
の構成図、第１８図はその信号波形図、第１９図は第２
の構成図、第２０図はその信号波形図である。 ｌ・・・・・・微分器、２．３・・・・・・比較器、４
・・・・・・ＡＮＤゲート、５・・・・・・パルス幅整
形器、６，１７．５８・・・・・・位相同期回路、７，
６７．６９・・・・・・Ｄ−フリップフロップ、８．５
０・・・・・・アナログ−ディジタル変換器、９，１６
，５７，６０，６２．７１・・・・・・遅延器、１０・
・・・・・符号判定器、１１．６５・・・・・・位相計
算器、１２，５３，６１．７２・・・・・・減算器、１
３．５４・・・・・・スイッチ、１４・・・・・・減衰
器、１５゜５６・・・・・・加算器、１Ｂ、５９．６６
・・・・・・データ判定器、５２’、６３・・・・・・
識別点検出器、５５・・・・・・低域ろ波器、６４・・
・・・・バッファゲート、６８・・・・・・２分周器、
７０・・・・・・ゲート、７３・・・・・・割り算器、
７４・・・・・・インバータ、７５・・・・・・非線形
掛は算器。 代理人の氏名　弁理士　中尾敏男　はか１名派　　　　
　　　　　〈 第　２　図 第　３　図 ０　　　　１０　　　　０　　　　Ｄ Ｒ ｊ　　　　　　　　〈 第　８　図 筑　９　図 第１０図 （ｅ）　ａｔ＄ｌ＝ｉアミツ１−タ　　　　ｔｏｏ　　
　イ　　ｏｏｏｑｏ。 第１１図 第１２囚 第１３囚 り＃）白曳別ダーグ　　　　　　Ｑ　　　（００１００
＋　　　　　　　　　００４第１４匁 第１５躯 →ｙ（１）イｆＬｏｔ、を 第１６図 一〕１［のイｆｒｉ連 −入 第１８図 第２０図

Claims (7)

【特許請求の範囲】
1. （１）帯域制限されたＰＣＭ信号を入力信号としそのク
   ロック周波数に等しいサンプリングクロックでサンプリ
   ングし量子化して出力するアナログ−ディジタル変換器
   と、前記アナログ−ディジタル変換器の出力から前記入
   力信号に識別点が発生したことを検出し出力する識別点
   検出器と、前記アナログ−ディジタル変換器出力から前
   記入力信号の識別点の発生時刻と前記サンプリング時刻
   との相対値である識別点位相を計算して出力する位相計
   算器と、前記位相計算器出力及び前記識別点検出器出力
   を入力とし前記入力信号のクロック成分の瞬時位相を表
   す再生クロック位相を計算して当該処理クロックにおけ
   るデータの打ち抜き数及び再生クロック位相及び前記識
   別点位相と前記再生クロック位相との差である位相誤差
   を出力する位相同期回路と、前記識別点検出器出力と前
   記識別点位相と前記打ち抜き数と前記再生クロック位相
   と前記位相誤差とを入力として識別データと打ち抜きク
   ロック信号とを出力するデータ判定器とを備えたデータ
   識別装置。
2. （２）最小符号間隔がそのビット間隔の３倍以上である
   変調方式で変調された入力信号に対して、識別点検出器
   出力とアナログ−ディジタル変換器出力とを入力とし、
   その処理クロックを奇遇タイミングにわけて奇数番目に
   識別点が発生したときに１クロック保持して出力すると
   同時に前側識別点信号を出力し、偶数番目に発生したと
   きにはこれを保持せず出力すると同時に後側識別点信号
   を出力するバッファを付加し、前記バッファ出力を入力
   とし前記処理クロック周期の２倍の処理クロック周期で
   位相計算器及び位相同期回路及びデータ判定器とを動作
   させる請求項（１）記載のデータ識別装置。
3. （３）データ判定器は識別点位相の最上位ビット及び打
   ち抜き数及び再生クロック位相の最上位ビット及び位相
   誤差の最上位ビットを入力としこれらの組合せによって
   識別データ及び打ち抜きクロック信号を出力する請求項
   （１）または（２）記載のデータ識別装置。
4. （４）識別点は極大点あるいは極小点あるいはその両方
   であって、アナログ−ディジタル変換器出力を入力とし
   て連続する２サンプリング値の減算値を出力する減算器
   と、前記減算器出力を入力として識別点の検出を行い、
   前記連続する２つの減算値から識別点位相を求めること
   を特徴とする請求項（１）または（２）記載のデータ識
   別装置。
5. （５）入力信号はＮＲＺＩ変調された信号であり、識別
   点はレベル交差点であって、連続する２サンプリング値
   の関係により識別点を検出し、前記連続する２サンプリ
   ング点より求まり、 ＮＲＺＩ復調した結果を出力することを特徴とする請求
   項（１）記載のデータ識別装置。
6. （６）データ判定器出力をＰＣＭ信号クロックのＮ周期
   分記憶し、識別データと再生クロックをＮ／（Ｎ＋１）
   倍の周期で出力するレート変換器を備えた請求項（１）
   または（２）記載のデータ識別装置。
7. （７）位相計算器はその２つの連続するサンプリング値
   あるいはその減算値の２つの連続する値の減算を行う減
   算器と、前記２つの入力信号の一方と前記減算器出力と
   の割り算を行う割り算器と、前記減算器と割り算器によ
   り発生する位相計算の誤差特性の逆特性に類似の特性を
   乗ずることによりその位相計算誤差を補正する非線形補
   正器とによりなることを特徴とする請求項（１）または
   （２）記載のデータ識別装置。