TWI424733B - 接收機時序資料校正裝置與方法 - Google Patents

接收機時序資料校正裝置與方法 Download PDF

Info

Publication number
TWI424733B
TWI424733B TW099119963A TW99119963A TWI424733B TW I424733 B TWI424733 B TW I424733B TW 099119963 A TW099119963 A TW 099119963A TW 99119963 A TW99119963 A TW 99119963A TW I424733 B TWI424733 B TW I424733B
Authority
TW
Taiwan
Prior art keywords
data
signal
weight
encoded
generate
Prior art date
Application number
TW099119963A
Other languages
English (en)
Other versions
TW201201555A (en
Inventor
Liang Wei Huang
Mei Chao Yeh
Ting Fa Yu
Ta Chin Tseng
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW099119963A priority Critical patent/TWI424733B/zh
Priority to US13/162,822 priority patent/US9473292B2/en
Publication of TW201201555A publication Critical patent/TW201201555A/zh
Application granted granted Critical
Publication of TWI424733B publication Critical patent/TWI424733B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/0807Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

接收機時序資料校正裝置與方法
本發明係為一種接收機裝置,特別是關於一種接收機時序資料校正裝置與方法。
一般通訊系統的架構,請參考第1圖,其包含發射機101、通道102、與接收機等化器103,其中,接收機等化器103包含有:等化濾波器110與時脈資料回復單元120(Clock Data Recovary unit,CDR單元)。其中,等化濾波器110用以接收通道訊號VX並補償為補償訊號X,而CDR單元120用以接收償訊號X並輸出資料訊號Z與取樣時脈訊號CLK。
先前技術之時脈資料回復單元120,在資料發生轉變時,無視資料的依存性(data dependant),就同樣地去將取樣時脈訊號CLK調快或調慢,如此反而可能將正確的CLK調成一個不正確的CLK,也會使CLK調整的速度變慢。再者,當通道訊號VR被嚴重的干擾,等化濾波器110無法充份補償通道訊號VR,而使得補償訊號X的訊號不完整,CDR單元120接收這不完整的補償訊號X,將使得CDR單元120的CLK之相位與頻率發生嚴重的偏移或脫鎖。這時,當等化濾波器110接收到正常的通道訊號VR而產生補償訊號X,先前技術的CDR單元120仍反覆地利用已偏移的CLK之相位與頻率對補償訊號X進行取樣而得到取樣資料,而CDR單元120內的邏輯運算單元利用取樣資料進行運算,而逐漸地循序漸進得到正常CLK之相位與頻率,並無法將其快速地調整。當CDR單元120內的電路因發生雜訊干擾,而造成CLK發生嚴重偏移或脫鎖,而後當CDR單元恢 復正常時,先前技術的CDR單元亦無法對CLK之相位與頻率做出快速的校正與調整。
本發明提供一種接收機時序資料校正裝置,利用長度編碼技術(run length)進行權位計算,以解決習知技術的問題。
本發明的目的之一係提供一種接收機時序資料校正裝置,其包含:時脈資料回復單元與權位計算單元。其中,時脈資料回復單元耦接等化濾波器,用以接收補償訊號並產生取樣時脈訊號、資料訊號、誤差訊號、及轉換取樣訊號;權位計算單元耦接時脈資料回復單元,用以接收誤差訊號與資料訊號並據以進行權位計算而產生權位資料;其中,時脈資料回復單元係根據權位資料來調整取樣時脈訊號。
本發明另一目的是提供一種接收機時序資料校正之方法,包含以下步驟:接收補償訊號以產生取樣時脈訊號、資料訊號、誤差訊號、及轉換取樣訊號;根據誤差訊號、轉換取樣訊號與資料訊號來進行權位計算,以產生權位資料;以及,根據權位資料來調整取樣時脈訊號。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉數個較佳實施例,並配合所附圖式,作詳細說明如下:
請先參考第2圖,其說明本發明之通訊系統之時序資料校正裝置之功能方塊圖。其中,通訊系統200之接收機時序資料校正裝置105包含:時脈資料回復單元120與權位計算單元130。發射機101傳送傳輸訊號VX經過通道102後成為通道訊號VR。通道訊號VR經過等化濾波器110補償 為補償訊號X。時脈資料回復單元120耦接等化濾波器110,用以處理補償訊號X,並產生誤差訊號E、取樣時脈訊號CLK、轉換(transition)取樣訊號S與資料訊號Z。而權位計算單元130耦接CDR單元120,用以接收誤差訊號E與資料訊號Z(第3圖實施例),或者接收轉換取樣訊號S、誤差訊號E與資料訊號Z(第4圖實施例),並利用長度編碼技術進行權位之計算以產生權位資料we,並根據此權位資料we調整CLK之相位與頻率。
本發明藉由提供了權位計算單元130,利用長度編碼運算的方式來改善先前技術的問題。例如補償訊號X的二進位序列數為1111011111,在此取其後半部的序列數011111來說明,長度編碼運算先定義第一編碼資料為a與第二編碼資料為b,若以[a b]代表資料轉換前後之連續低準位及連續高準位之長度編碼(run length)的長度(長度編碼值),則其run length個別為[1 5]。實務上發現a減去b且取絕對值的結果(abs(a-b))越大,時脈資料回復單元120若已產生較佳的CLK之相位與頻率,此時,CDR單元120越不應去調整CLK之相位與頻率。而當a等於b(a=b)時(即收到連續二進位序列數為01010101、001100110011、000111000111、0000111100001111等),因其含有較佳鑑別度(亦即訊號1與0的波形較對稱),可快速地藉由此時的序列數來調整到良好的CLK之相位與頻率。若以000111為例,a等於3,且b等於3,a減去b且取絕對值的結果為零(abs(3-3)=0),利用此結果去調整CLK之相位與頻率,將較易得到較佳的CLK之相位與頻率。
以下,將分別列舉兩個接收機時序資料校正裝置之實施例。
請參考第3圖,其說明本發明之接收機時序資料校正裝置105之權位計算單元130之第一實施例。其中,接收機時序資料校正裝置105之權位 計算單元130包含:長度編碼器21與算術計算器22。其中,CDR單元120耦接等化濾波器110,用以接收補償訊號X並根據CLK對補償訊號X進行取樣的資料進行運算而產生誤差訊號E、轉換取樣訊號S、資料訊號Z與CLK。長度編碼器21耦接時脈資料回復單元120,用以編碼資料訊號Z為第一編碼資料a與第二編碼資料b。算術計算器22耦接長度編碼器21,用以接收誤差訊號E、第一編碼資料a與第二編碼資料b,並進行算術之計算並產生權位資料we至CDR單元120。其中,CLK之前緣對補償訊號X取樣而產生訊號Y,而CLK之後緣對訊號Y取樣而產生資料訊號Z。互斥或閘13接收補償訊號X與訊號Y並產生訊號U,以及互斥或閘14接收訊號Y與資料訊號Z並產生訊號D,且加法器15將訊號U減去訊號D後提供誤差訊號E。
舉例一:假設資料訊號Z(00001111)輸入至長度編碼器21,且長度編碼器21利用長度編碼技術對資料訊號進行編碼而產生a為4與b為4。此時,算術計算器22的運算公式為:we=(max_run_length-abs(a-b))*E 公式1
其中,長度編碼最大值(max_run_length)為預設的長度編碼值,可預設為5,則公式1(we=(5-abs(4-4))*E)運算後將使得權位資料we=5E,其權重為5。將此權位資料we=5E送至CDR單元120,權位資料we=5E將輸出至低通濾波器16以濾除高頻雜訊並控制電壓控制振盪器(VCO)17。經由公式1的運算得知,當a等於b時,其權位資料we為5E,表示此資料訊號Z之二進位序列數00001111中含有較佳的權位資料we。利用此較佳的權位資料we去控制電壓控制振盪器17,將使得CDR單元120之電壓控制 振盪器17能快速地調整到正確的CLK之相位與頻率。
舉例二:假設資料訊號Z(011111)輸入至長度編碼器21,且長度編碼器21對資料訊號Z進行編碼而產生a為1與b為5。算術計算器22由公式1運算求得權位資料we=(5-abs(1-5))*E,權位資料we=1E,其權重為1。將此權位資料we=1E送至CDR單元120,權位資料we=1E先輸出至低通濾波器16以濾除高頻雜訊並控制電壓控制振盪器(VCO)17。經由公式1得知當a為1而b為5時,其權位資料we為1E,表示此資料訊號Z之二進位序列數011111中不含有較佳的權位資料we。此權位資料we只能些微地調整電壓控制振盪器(VCO)17,實務上甚至只要第一編碼資料a減去第二編碼資料b且取絕對值的結果差別過大,可不對電壓控制振盪器17(VCO)進行調整,以免因調整變化太大進而造成CLK之相位與頻率發生嚴重的偏移現象。
接著,請參考第4圖,其說明本發明之接收機時序資料校正裝置105之權位計算單元130之第二實施例。其中,第4圖之權位計算單元120之第二實施例與第3圖之第一實施例的差別在於其多加了等化判斷器23來輔助權位計算單元130判斷CDR單元120的CLK的狀況。其中,接收機時序資料校正裝置105之權位計算單元130包含:長度編碼器21、等化判斷器23與算術計算器22。其中,時脈資料回復單元120耦接等化濾波器110,用以接收補償訊號X並產生誤差訊號E、轉換取樣訊號S、資料訊號Z與CLK。長度編碼器21耦接時脈資料回復單元120,用以編碼資料訊號Z為第一編碼資料a第二編碼資料b。等化判斷器23耦接時脈資料回復單元120,用以根據轉換取樣訊號S與資料訊號Z來判斷通道衰減過分補償(over EQ),或通道衰衰補償不足(under EQ),以產生一等化判斷結果。算術計算器22耦接、長度編碼器21與等化判斷器23,用以接收誤差訊號E、與等化判斷結果、轉換取樣訊號S、資料訊號Z、第一編碼資料a與第二編碼資料b並進行算術計算,以產生權位資料we並輸出至時脈資料回復單元120。
其中,等化判斷器23可為一數位累加器,用以累計複數個轉換取樣訊號S與資料訊號Z並判斷現在為over EQ或under EQ的情形,而產生等化判斷結果。其中,當等化判斷結果為第一等化資料代表over EQ的情形,且當等化判斷結果為第二等化資料則代表under EQ的情形。通常等化判斷器23用以累計數十個或數百個以上的轉換取樣訊號S與資料訊號Z,並加以判斷現在接收通道訊號VX經由等化濾波器110補償的補償訊號X為over EQ或under EQ。
接著,第5圖係為資料訊號Z與轉換取樣訊號之S時序圖。若CDR單元120之輸入為補償訊號X n ,輸出為取樣時脈訊號CLK n 、轉換取樣訊號S n 與資料訊號Z n 。其中,轉換取樣訊號S n 為取樣時脈訊號CLK n -1 於負緣時對補償訊號X n 進行取樣所得到的訊號,而S n -1 代表取樣時脈訊號CLK n -2 於負緣時對補償訊號X n -1 進行取樣所得到的訊號。此時,資料訊號Z n 為時脈訊號CLK n -1 為正緣時對補償訊號X n 進行取樣並再利用取樣時脈訊號CLK n -1 於負緣時再次取樣所得到的訊號,而Z n -1 代表取樣時脈訊號CLK n -2 為正緣時對補償訊號X n -1 進行取樣並利用取樣時脈訊號CLK n -2 為負緣時再次取樣所得到的訊號。
當CDR單元120的CLK在較佳的狀態下,或CLK已在較佳的取樣點,此時Under EQ的判斷方式為:若a減去b大於零且S n -1 等於Z n -1 或第一編碼資料a減去第二編碼資料b小於零且S n -1 等於Z n ,即{[(a -b >0)&(S n -1 =Z n -1 )]or [(a -b <0)&(S n -1 =Z n ) )]},則補償訊號X為Under EQ;而Over EQ的判斷方式為:若a減去b小於零且S n - 1 等於Z n -1 或a減去b大於零且S n -1 等於Z n ,即{[(a -b <0)&(S n -1 =Z n -1 )]or [(a -b >0)&(S n -1 =Z n ) )]},則補償訊號X為Over EQ。
如果在上述Over EQ的判斷條件下,等化判斷器23卻判斷此時為Under EQ(等化判斷結果中的第二等化資料),或在上述Under EQ的判斷條件下,等化判斷器23卻判斷此時為Over EQ(等化判斷結果中的第一等化資料),則表示此時CDR單元120的CLK並非在較佳的狀態下,而是有嚴重的錯誤或脫鎖,需立刻進行高權重的調整。其運作如下:算術計算器22會根據第一編碼資料a、第二編碼資料b、第一等化資料、第二等化資料、轉換取樣訊號S 與資料訊號Z 進行上述Over EQ或Under EQ的判斷條件的相關運算,並與等化判斷器23的判斷結果作比較,進而判斷當下的CDR單元120的CLK是否在較佳的狀態,或有嚴重的錯誤或脫鎖;若CDR單元有嚴重的錯誤,則須進行高權重的校正(calibration)。相關公式及條件如下:
If(第一等化資料is true &
{[(a -b >0)&(S n -1 =Z n -1 )]or [(a -b <0)&(S n -1 =Z n ) )]} is true) 條件2
calibration=max_run_length
we=max(max_run_length-abs(a-b),calibration)*E 公式2
else if(第二等化資料is true &
{[(a -b <0)&(S n -1 =Z n -1 )]or [(a -b >0)&(S n -1 =Z n ) )]} is true) 條件3
calibration=max_run_length
we=max(max_run_length-abs(a-b),calibration)*E 公式3
else 條件4
calibration=0
we=max(max_run_length-abs(a-b),calibration)*E 公式4
由上述相關公式及條件可知,本發明的第二實施例係在第一實施例之公式1的條件下,加入當CDR單元120的CLK若非在較佳的狀態下(而是嚴重的錯誤或脫鎖的情況下)的判斷方法及其快速校正機制。
舉例一:假設資料訊號Z二進位序列數為0110011111 00輸入至長度編碼器21,其中,第4位元後的連續0的個數為2,亦即,第一編碼資料a為2,第6位元後的連續1的個數為5,亦即,第二編碼資料b為5,而長度編碼最大值(max_run_length)設定為5。且條件2為真,即第一等化資料為真且Under EQ的判斷條件也為真,如此代表算術計算器22判斷當下為通道衰減補償不足的情形,但等化判斷器23由過去資料判斷的結果卻為通道衰減過分補償的矛盾現象。因此,若條件2成立,則代表當下的CDR單元120的CLK之相位與頻率發生嚴重的偏差,此時必須給予最大的校正值(calibration),讓其快速地調整並恢愎正常,此時校正值為5。此時公式2計算為max(5-abs(2-5),5)*E,其代表為第一編碼資料a為2減去第二編碼資料b為5且取絕對值的結果為3,再利用長度編碼最大值(max_run_length)為5減去3的結果為2,再跟校正值5比較,取二者之中的最大值(max)。所以算術計算器22得到權位資料we為5E,其權重為5,再將權位資料we為5E送至CDR單元120以快速調整電壓控制振盪器(VCO)17來進行CLK之調整,以得到較佳的相位與頻率。
舉例二:假設資料訊號Z二進位序列數為0110011111 00輸入至長度編碼器21,其中,a為2,b為5,max_run_length設定為5。且算術計算器22中的條件4成立(代表條件2與條件3都不成立)。此時,calibration=0,根據公式4計算為max(5-abs(2-5),0)*E,所以算術計算器22得到權位資料we為2E,其權重為2,再將權位資料we為2E送至CDR單元120以進行CLK之相位與頻率的調整。其中,權位資料we為2E代表現在只要稍微調整VCO17,即可得到較適當的CLK之相位與頻率。
舉例三:假設資料訊號Z二進位序列數為01100001111 00輸入至長度編碼器21,其中,a為4,b為4,max_run_length設定為5。且算術計算器22中的條件4成立(代表條件2與條件3都不成立)。此時,calibration=0,根據公式4計算為max(5-abs(4-4),0)*E,所以算術計算器22得到權位資料we為5E,其權重為5,再將權位資料we為5E送至時脈資料回復單元120。其中,權位資料we為5E代表補償訊號X中含有較佳鑑別度,時脈資料回復單元120可利用補償訊號X進行運算,並利用運算的結果讓VCO17快速地調整CLK之相位與頻率。所以只要遇到即收到連續二進位序列數為01010101、001100110011、000111000111、0000111100001111等),即可快速地調整移CLK之相位與頻率。
請注意,上述公式與條件的參數及其數值並非特別限定,參數的選用及數值大小的設定當可視系統的實際應用來加以選擇與改變。
接著,請參考第6圖,其為本發明之接收機時序資料校正之方法流程圖,包含步驟:
S110:接收補償訊號以產生取樣時脈訊號、資料訊號、誤差訊號、及 轉換取樣訊號。
S120:根據誤差訊號、轉換取樣訊號與資料訊號來進行權位計算,以產生權位資料。
S130:根據權位資料來調整取樣時脈訊號。
其中,轉換取樣訊號為取樣時脈訊號之負緣對補償訊號進行取樣,而資料訊號為取樣時脈訊號之正緣對補償訊號進行取樣並再用取樣時脈訊號之負緣再次取樣。其中,權位計算係利用長度編碼技術,對資料訊號進行長度編碼,藉以產生第一編碼資料與第二編碼資料,第一編碼資料係為連續低準位之二進位數且第二編碼資料係為連續高準位之二進位數或第一編碼資料係為連續高準位之二進位數且第二編碼資料係為連續低準位之二進位數。
雖然本發明之較佳實施例揭露如上所述,然其並非用以限定本發明,任何熟習相關技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
10、11、12‧‧‧閂鎖單元(正反器)
13、14‧‧‧互斥或閘
15‧‧‧加法器
16‧‧‧低通瀘波器(LPF)
17‧‧‧電壓控制振盪器(VCO)
21‧‧‧長度編碼器
22‧‧‧算術計算器
23‧‧‧等化判斷器
101‧‧‧發射機
102‧‧‧通道
103‧‧‧接收機等化器
105‧‧‧接收機時序資料校正裝置
110‧‧‧等化濾波器
120‧‧‧時脈資料回復單元
130‧‧‧權位計算單元
200‧‧‧通訊系統
第1圖係為通訊系統之功能方塊圖;第2圖係為通訊系統之接收機時序資料校正裝置之功能方塊圖;第3圖係為接收機時序資料校正裝置之權位計算單元之第一實施例;第4圖係為接收機時序資料校正裝置之權位計算單元之第二實施例;第5圖係為資料訊號與轉換取樣訊號之時序圖;及第6圖係為接收機時序資料校正裝置之方法流程圖。
101‧‧‧發射機
102‧‧‧通道
103‧‧‧接收機等化器
105‧‧‧接收機時序資料校正裝置
110‧‧‧等化濾波器
120‧‧‧時脈資料回復單元(CDR單元)
130‧‧‧權位計算單元
200‧‧‧通訊系統

Claims (15)

  1. 一種接收機時序資料校正裝置,包含:一時脈資料回復單元,用以接收一補償訊號並產生一取樣時脈訊號、一資料訊號、一誤差訊號、及一轉換取樣訊號;以及一權位計算單元,為接該時脈資料回復單元,用以接收該誤差訊號與該資料訊號並據以進行權位計算而產生一權位資料;其中,該時脈資料回復單元係根據該權位資料來調整該取樣時脈訊號。
  2. 如請求項1所述之接收機時序資料校正裝置,其中該權位計算單元包含:一長度編碼器,耦接該時脈資料回復單元,用以編碼該資料訊號為一第一編碼資料與一第二編碼資料,該第一編碼資料係為連續低準位之二進位數,且該第二編碼資料係為連續高準位之二進位數;以及一算術計算器,耦接該長度編碼器與該時脈資料回復單元,用以接收該誤差訊號、該第一編碼資料、及該第二編碼資料,並進行算術計算以產生該權位資料。
  3. 如請求項2所述之接收機時序資料校正裝置,其中該算術計算器係根據該第一編碼資料與該第二編碼資料的差值之絕對值來產生該權位資料之一權重。
  4. 如請求項3所述之接收機時序資料校正裝置,其中當該第一編碼資料與該第二編碼資料的差值之絕對值越大,該權重越小。
  5. 如請求項3所述之接收機時序資料校正裝置,其中該算術計算器係根據 一長度編碼值減去該第一編碼資料與該第二編碼資料的差值之絕對值來產生該權重。
  6. 如請求項1所述之接收機時序資料校正裝置,其中該權位計算單元接收該誤差訊號、該取樣轉換資料與該資料訊號並據以進行權位計算而產生該權位資料,該權位計算單元包含:一長度編碼器,耦接該時脈資料回復單元,用以編碼該資料訊號為一第一編碼資料與一第二編碼資料,該第一編碼資料係為連續低準位之二進位數,且該第二編碼資料係為連續高準位之二進位數;一等化判斷器,耦接該時脈資料回復單元,用以根據該轉換取樣訊號與該資料訊號來判斷通道衰減過分補償或通道衰減補償不足,以產生一等化判斷結果;以及一算術計算器,耦接該長度編碼器,用以接收該誤差訊號、該等化判斷結果、該轉換取樣訊號、該資料訊號、該第一編碼資料、及該第二編碼資料,並進行算術計算以產生該權位資料。
  7. 如請求項6所述之接收機時序資料校正裝置,其中該等化判斷器係為一數位累加器,用以累計該轉換取樣訊號與該資料訊號來據以產生該等化判斷結果。
  8. 如請求項6所述之接收機時序資料校正裝置,其中該算術計算器係根據該第一編碼資料與該第二編碼資料的差值之絕對值來產生該權位資料之一權重。
  9. 如請求項6所述之接收機時序資料校正裝置,其中該算術計算器係根據該轉換取樣訊號、該資料訊號、該第一編碼資料及該第二編碼資料來產 生一等化條件判斷結果以與該等化判斷結果來進行比較,以產生一判斷結果,並根據該判斷結果及該第一編碼資料與該第二編碼資料的差值之絕對值來產生該權位資料之一權重。
  10. 如請求項6所述之接收機時序資料校正裝置,其中該算術計算器係根據一長度編碼值減去該第一編碼資料與該第二編碼資料的差值之絕對值再與一校正值比較而取兩者中之大者來產生該權位資料之一權重。
  11. 一種接收機時序資料校正之方法,包含以下步驟:接收一補償訊號以產生一取樣時脈訊號、一資料訊號、一誤差訊號、及一轉換取樣訊號;根據該誤差訊號、該轉換取樣訊號與該資料訊號來進行權位計算,以產生一權位資料;以及根據該權位資料來調整該取樣時脈訊號。
  12. 如請求項11所述之接收機時序資料校正之方法,其中進行權位計算之步驟更包含:將連續低準位之二進位數之該資料訊號編碼為一第一編碼資料,及將連續高準位之二進位數之該資料訊號編碼為一第二編碼資料。
  13. 如請求項12所述之接收機時序資料校正之方法,其中進行權位計算之步驟更包含:根據該第一編碼資料與該第二編碼資料的差值之絕對值來產生該權位資料之一權重。
  14. 如請求項12所述之接收機時序資料校正之方法,其中進行權位計算之步驟更包含:根據該轉換取樣訊號、該資料訊號、該第一編碼資料及該第二編碼資料來產生一等化條件判斷結果以與該等化判斷結果來進行 比較,以產生一判斷結果,並根據該判斷結果及該第一編碼資料與該第二編碼資料的差值之絕對值來產生該權位資料之一權重。
  15. 如請求項12所述之接收機時序資料校正之方法,其中進行權位運算之步驟更包含:運用一長度編碼值減去該第一編碼資料與該第二編碼資料的差值之絕對值再與一校正值比較而取兩者中之大者來產生該權位資料之一權重。
TW099119963A 2010-06-18 2010-06-18 接收機時序資料校正裝置與方法 TWI424733B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099119963A TWI424733B (zh) 2010-06-18 2010-06-18 接收機時序資料校正裝置與方法
US13/162,822 US9473292B2 (en) 2010-06-18 2011-06-17 Device and method for NRZ CDR calibration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099119963A TWI424733B (zh) 2010-06-18 2010-06-18 接收機時序資料校正裝置與方法

Publications (2)

Publication Number Publication Date
TW201201555A TW201201555A (en) 2012-01-01
TWI424733B true TWI424733B (zh) 2014-01-21

Family

ID=45328668

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099119963A TWI424733B (zh) 2010-06-18 2010-06-18 接收機時序資料校正裝置與方法

Country Status (2)

Country Link
US (1) US9473292B2 (zh)
TW (1) TWI424733B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881579B2 (en) 2013-03-26 2018-01-30 Silicon Works Co., Ltd. Low noise sensitivity source driver for display apparatus
WO2019028740A1 (en) * 2017-08-10 2019-02-14 Photonic Technologies (Shanghai) Co., Ltd. CLOCK RECOVERY CIRCUIT AND DATA

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060115035A1 (en) * 2004-12-01 2006-06-01 Industrial Technology Research Institute Clock and data recovery apparatus and method thereof
US20070280343A1 (en) * 2006-06-01 2007-12-06 Sun Microsystems, Inc. Reliable startup and steady-state of estimation based CDR and DFE
US20080031385A1 (en) * 2000-03-14 2008-02-07 Altera Corporation Clock data recovery circuitry associated with programmable logic device circuitry
US20090296867A1 (en) * 2007-12-12 2009-12-03 Viet Linh Do ISI Pattern-Weighted Early-Late Phase Detector with Jitter Correction

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10207315B4 (de) * 2002-02-21 2007-01-04 Infineon Technologies Ag Vorrichtung zur Datenrückgewinnung aus einem empfangenen Datensignal
US7099400B2 (en) * 2003-01-22 2006-08-29 Agere Systems Inc. Multi-level pulse amplitude modulation receiver
US7869498B2 (en) * 2006-09-14 2011-01-11 Lsi Corporation Low power decision feedback equalization (DFE) through applying DFE data to input data in a data latch
TWI346460B (en) * 2006-10-31 2011-08-01 Realtek Semiconductor Corp A clock and data recovery circuit and a method for adjusting loop bandwidth used thereby

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080031385A1 (en) * 2000-03-14 2008-02-07 Altera Corporation Clock data recovery circuitry associated with programmable logic device circuitry
US20060115035A1 (en) * 2004-12-01 2006-06-01 Industrial Technology Research Institute Clock and data recovery apparatus and method thereof
US20070280343A1 (en) * 2006-06-01 2007-12-06 Sun Microsystems, Inc. Reliable startup and steady-state of estimation based CDR and DFE
US20090296867A1 (en) * 2007-12-12 2009-12-03 Viet Linh Do ISI Pattern-Weighted Early-Late Phase Detector with Jitter Correction

Also Published As

Publication number Publication date
TW201201555A (en) 2012-01-01
US20110311010A1 (en) 2011-12-22
US9473292B2 (en) 2016-10-18

Similar Documents

Publication Publication Date Title
KR102529936B1 (ko) 작동 중의 샘플러 오프셋 캘리브레이션
US8311176B2 (en) Clock and data recovery employing piece-wise estimation on the derivative of the frequency
EP2405577B1 (en) Phase detection method and circuit
JP4557948B2 (ja) クロックデータ復元装置
EP1104139A2 (en) Setting of decision thresholds and sampling phase
JP4557947B2 (ja) クロックデータ復元装置
US9065629B2 (en) Method and apparatus for regulating the sampling phase
TWI424733B (zh) 接收機時序資料校正裝置與方法
JP6818064B2 (ja) 誤り率測定装置及び誤り率測定方法
US20040257253A1 (en) Adaptive decision slicer
CN112868207A (zh) 正交差分向量信令码的时偏检测和校正
CN102480447B (zh) 接收机时序数据校正装置与方法
CN102480446B (zh) 接收机均衡器校正装置与方法
CN114629647B (zh) 一种基于信道估计的物理层密钥一致性协商方法及系统
US9118460B2 (en) Clock and data recovery circuit
US8483340B2 (en) Device and method for receiver-equalizer calibration
KR20040046168A (ko) 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법
CN115378566B (zh) 时间偏差校正方法、fpga和通信接收设备
US20230421344A1 (en) Phase mixer non-linearity compensation within clock and data recovery circuitry
US20070237275A1 (en) Method and apparatus for a time domain zero phase start using binary sampled data
KR20230057573A (ko) 디지털 cdr 회로 및 그것을 포함하는 피드백 루프 회로