KR0162222B1 - 의사동기신호 제거장치 - Google Patents

Abstract

본 발명은 SD-VCR(Standard Definition VCR) 규격의 디지탈 재생시스템에서 동기신호를 복구할 때 불필요한 부분에서 발생한 의사동기신호를 제거하는 장치에 관한 것이다. 본 발명은 동기신호가 검출되면 이를 원래의 동기신호 패턴과 비교하여 에러가 발생한 비트의 개수를 구한다. 이때 에러가 발생한 비트의 개수가 기준값 이상이 되면 검출한 동기신호가 의사동기신호라고 판단하여 이를 제거하여 준다. 이와 같이, 본 발명에 의한 의사동기신호 제거장치는 불필요한 부분에 삽입된 의사동기신호를 정확히 제거하여 주는 효과가 있다.

Description

의사동기신호 제거장치

제1도는 동기신호 검출동작의 오류유형을 설명하기 위한 도면.

제2도는 본 발명에 의한 의사동기신호 제거장치를 나타낸 블록구성도.

* 도면의 주요부분에 대한 부호의 설명

10 : 래치 20 : 동기신호패턴저장부

30 : 동기신호비교부 40 : 에러비트수가산부

50 : 동기신호판별부 60 : 의사동기신호제거부

본 발명은 SD-VCR(Standard Definition-VCR) 규격의 디지탈 재생시스템에 관한 것으로, 특히 동기신호를 복구할 때 불필요한 부분에 발생한 의사동기신호(Pseudo-Sync)를 제거할 수 있도록 한 장치에 관한 것이다.

현재 영상신호를 디지탈로 처리하는 기술이 급속한 발전을 거듭하여 상당부분 실용화단계에 이르렀으며, 특히 VCR의 경우 전체 신호처리를 디지탈로 하는 D-VCR의 상품화를 목전에 두고 있다. 이러한 가운데, 각 나라의 제조업체들 사이에서는 각자의 포맷으로 만든 D-VCR들이 서로 호환성을 갖도록 통일된 포맷을 협의하게 되었으며, 이러한 협의를 통해 SD-VCR의 규격을 발표하기에 이르렀다.

이러한 SD-VCR에서 신호를 재생할 때는, 먼저 소정의 기록매체로부터 독출한 직렬형태의 디지탈데이타를 병렬데이타로 바꾸어주는 동작이 필요하다. 이를 위해, 동기신호를 기록매체에 일정간격으로 기록하였다가 재생시 이 동기신호를 검출하여 직렬-병렬데이타 변환동작의 기준으로 삼는다.

그런데, 기록매체에 기록된 신호들은 신호가 기록매체에 기록될 때 수반되는 자기변환, 고속회전, 기록매체의 진행등의 여러 가지 원인으로 오류가 발생할 수 있다.

제1도는 동기신호 검출동작의 오류유형을 설명하기 위한 도면이다. 제1도의 (a)는 정상적으로 동기신호가 검출되는 예를 나타낸다. 제1도의 (b)는 동기신호가 검출되어야 할 위치에서 동기신호가 검출되지 않은 경우를 나타낸다. 그리고, 제1도의 (c)는 데이타에 에러가 발생하여 동기신호로 오인되는 경우를 나타낸다.

제1도(b)의 경우 동기신호가 검출도어야 할 위치에 의사동기신호를 발생하므로써 동기신호를 복구한다.

SD-VCR에서 각 트랙은 ITI섹터, 오디오섹터, 비데오섹터, 및 서브코드섹터의 4개 섹터로 구성된다. 여기서, 각 섹터는 동기신호 및 데이타의 구성이 다르므로 신호처리 또한 각 섹터별로 해주어야 한다. 그런데, 앞서 언급한 의사동기신호는 한번 발생하면 해당 섹터가 끝난 후에도 계속해서 발생한다.

이러한 의사동기신호를 제거하기 위한 종래기술은, 신호포맷에 의하여 각 섹터별로 몇 개의 동기신호가 기록되 있는지를 알 수 있으므로 그 개수를 세어서 규정된 개수 이상이 검출되면 의사동기신호의 발생을 중지(Disable)한다. 이러한 방법은 의사동기신호를 언제부터 발생시킬 것인가에 매우 종속적이다. 즉, 의사동기신호를 발생시키려면 먼저 현재 검출되는 동기신호가 실제 기록매체에 기록한 진짜동기신호인지를 확인한 다음 일정간격(동기신호들 사이의 간격)후에 동기신호의 유무를 조사한다. 이러한 종래기술에 의하면 동기신호를 카운트하는 시점이 달라져 부정확한 결과를 초래할 수 있는 문제점이 있었다.

상술한 문제점을 해결하기 위한 본 발명의 목적은 의사동기신호의 발생을 중지시키지 않고 후단에서 이를 제거하는 의사동기신호 제거장치를 제공함에 있다.

이와 같은 목적을 달성하기 위한 본 발명에 의한 의사동기신호 제거장치는 소정의 기록매체로부터 독출한 디지탈데이타를 재생할 때 불필요한 부분에서 발생한 의사동기신호를 제거하는 장치에 있어서, 검출한 동기신호와 원래의 동기신호 패턴을 비교하여 서로 다른 비트값에서 에러검출신호를 발생하는 동기신호비교부, 상기 에러검출신호들의 개수를 모두 더하여 에러가 발생한 비트의 총 개수를 구하는 에러비트수가산부, 상기 에러가 발생한 비트의 총 개수와 기설정한 기준갯수를 비교하여 상기 검출한 동기신호가 의사동기신호라고 판단될 때 의사동기신호를 제거하기 위한 플래그신호를 발생하는 동기신호판별부, 및 상기 의사동기신호제거 플래그신호를 인가받을 때 상기 검출한 동기신호를 제거하는 의사동기신호제거부를 포함한다.

이하, 첨부한 제2도를 참조하여 본 발명을 상세히 설명하기로 한다.

제2도는 본 발명에 의한 의사동기신호 제거장치를 나타낸 블록구성도이다. 제2도에서 래치(10)는 재생데이타를 입력받아 동기신호비교부(30)에 인가한다. 동기신호패턴저장부(20)는 원래의 동기신호 패턴을 동기신호비교부(30)에 인가한다. 동기신호비교부(30)는 입력신호들을 비교하여 에러검출신호를 발생한다. 에러비트수가산부(40)는 에러검출신호를 입력받아 에러가 발생한 비트의 총 개수를 출력한다. 동기신호판별부(50)는 에러가 발생한 비트의 총 개수를 입력받아 의사동기신호를 제거하기 위한 플래그신호(CLR.Flag)를 발생하여 의사동기신호제거부(60)에 인가한다.

이와 같은 본 발명의 동작을 좀 더 자세히 설명하면 다음과 같다.

래치(10)는 소정의 기록매체로부터 재생된 N비트의 데이타가 입력되면 이를 일단 래치한 후 동기신호 비교부(30)에 인가한다. 동기신호패턴저장부(20)는 재생데이타에서 동기신호가 발생할 때 이를 원래의 동기패턴과 비교할 수 있도록, 저장하고 있는 원래의 동기신호 패턴을 동기신호비교부(30)에 인가한다. 동기신호비교부(30)는 미도시한 배타논리합소자(Exclusive-OR gate)들을 이용하여 재생데이타로부터 검출한 동기신호와 원래의 동기신호 패턴을 비트단위로 비교한다(SD-VCR의 경우 동기신호의 패턴은 16비트로 구성됨). 비타논리합소자는 두 개 입력신호의 레벨이 서로 다를 때 하이레벨(High Level)의 에러검출신호를 발생한다. 따라서, 다음단에 연결된 에러비트수가산부(40)는 배타논리합소자에서 발생하는 에러검출신호의 개수를 모두 더하여 에러가 발생한 비트의 총 개수를 구한다. 에러비트수가산부(40)는 미도시하였으나 1비트, 2비트, 4비트가산기들을 순서대로 연결하여, 에러가 발생한 비트의 개수를 1비트, 2비트, 4비트의 순서로 누적해 간다. 에러비트수가산부(40)는 이렇게 구한 에러가 발생한 비트의 개수를 동기신호판별부(50)에 인가한다. 동기신호판별부(50)는 에러가 발생한 비트의 개수를 기준갯수와 비교하여 그 값이 기준갯수 이상이 되면 이를 의사동기신호라고 판단한다. 이때 동기신호판별부(50)는 검출한 의사동기신호를 제거하라는 의사동기신호제거 플래그신호(CLR.Flag)를 발생하여 의사동기신호제거부(40)에 인가한다. 의사동기신호제거부(40)는 의사동기신호제거 플래그신호(CLR.Flag)가 인가될 때 검출한 의사동기신호를 제거한다.

상술한 바와 같이 본 발명에 의한 의사동기신호 제거장치는 불필요한 부분에 삽입된 의사동기신호를 정확히 제거하여 주는 효과가 있다.

Claims (3)

1. 소정의 기록매체로부터 독출한 디지탈데이타를 재생할 때 불필요한 부분에서 발생한 의사동기신호를 제거하는 장치에 있어서, 검출한 동기신호와 원래의 동기신호 패턴을 비교하여 서로 다른 비트값에서 에러검출신호를 발생하는 동기신호비교부, 상기 에러검출신호들의 개수를 모두 더하여 에러가 발생한 비트의 총 개수를 구하는 에러비트수가산부, 상기 에러가 발생한 비트의 총 개수와 기설정한 기준갯수를 비교하여 상기 검출한 동기신호가 의사동기신호라고 판단될 때 의사동기신호를 제거하기 위한 플래그신호를 발생하는 동기신호판별부, 및 상기 의사동기신호제거 플래그신호를 인가받을 때 상기 검출한 동기신호를 제거하는 의사동기신호제거부를 포함하는 의사동기신호 제거장치.
2. 제1항에 있어서, 상기 동기신호비교부는 상기 검출한 동기신호와 원래의 동기신호 패턴을 1비트 단위로 비교하는 배타논리합소자(Exclusive-OR gate)들로 구성되는 것을 특징으로 하는 의사동기신호 제거장치.
3. 제1항에 있어서, 상기 에러비트수가산부는 상기 검출한 에러비트의 개수를 1비트, 2비트, 4비트의 순서로 누적해 가는 가산기들로 구성되는 것을 특징으로 하는 의사동기신호 제거장치.