SU1018212A1 - Формирователь импульсов - Google Patents

Формирователь импульсов Download PDF

Info

Publication number
SU1018212A1
SU1018212A1 SU813332288A SU3332288A SU1018212A1 SU 1018212 A1 SU1018212 A1 SU 1018212A1 SU 813332288 A SU813332288 A SU 813332288A SU 3332288 A SU3332288 A SU 3332288A SU 1018212 A1 SU1018212 A1 SU 1018212A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
trigger
outputs
bus
inputs
Prior art date
Application number
SU813332288A
Other languages
English (en)
Inventor
Николай Васильевич Ткаченко
Василий Иванович Осокин
Владимир Алирзаевич Алискеров
Original Assignee
Предприятие П/Я А-3791
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3791 filed Critical Предприятие П/Я А-3791
Priority to SU813332288A priority Critical patent/SU1018212A1/ru
Application granted granted Critical
Publication of SU1018212A1 publication Critical patent/SU1018212A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

оо |С
Изобретение относитс  к импульсной технике и может быть использовано Б устройствах телеавтоматики и вычислител ной техники. Известно устройство, формирующее импульсы по переднему и заднему фро1-гту входного сигнала Недостатками этого устройства  вл ютс  узка  область применени  вследстви того, что длительность формируемых выхо ных импульсов мала, так как она определ етс  только собственной задержкой переключени  триггера, кроме того, вьходн импульсы не прив заны к опорной тактовой частоте, синхронизирующей работу всего устройства обработки информации. Наиболее близким к изобретению по техническому решению  вл етс  формирователь импзЛьсоБ, содержащий триггер, блоки задер -;ки и инвертор 2 j, Недостатками этого устройства  вл  етс  невозможность выделени  дискретны синхронизированных тактовой частотой вы ходных импульсов при наличии входного сигнала, а также мала помехозащищенность от. выбросов по управл юш.им входам триггера. Цепью изобретени   вл етс  повышени точности воспроизведени  временного non жени  фронтов вхошюго сигнала при на и чии помех. Цель достигаетс  тем, что в формирователь импульсов, содержащий D -тригге два устройства задержки, причем выходы D -триггера подсоединены к входам соответствующих устройств задержки, введет .; два повторител , входы которых под соединены к выходам соответствующих устройств задержки, выполненных в виде RC - дифференцируюидих цепочек одни выводы резисторов которых обьедннены, а выходы подсоединены соотве-тственно к 5 и R входак D -Tpi-n repa, тактовый вхо которого соединен с шиной тактовых импульсов , а D -вход соединен с входной иганой и через резистор подсоединен к ш не питани , котора  соединена с объедин ным выводом резисторов RС-дифференцирующих цепочек. На фш. 1 приведена принципиальна  схема предлагаемого устройства; на фиг. 2 - врек1еш1а  диаграмма, по сн юща  работу устройства (сигналы, обозначенные цифрами на временной диаграмме и в пркнципи 1льно,й схеме, соответствуют норме соответствующих элементов схеФормирователь импульсов содержит Р -триггер 1, шину 2 питани , шину 3 ВХОДН1.ГХ дмпульсов, резислор 4, шину 5 тактовых импульсов, два устройства задержки , выполненных на диф({)ереш1Ирующкх врем задактщих RC-цеп х 6 и 7. повторители 8 и 9, вь ходные щины 10-13. Устройство работает следующим образом . В исходном состо нии на щине 3 прийутствует нулевой логический уровень, на 5 поступают тактовые импульсы. На шину входах 5 и R D -триггера 1 присутствуют единичные логические уровни. На единичном выходе D -триггера 1 - нулевой логический уровень, а на нулевом выходе - единичный логический уровеггь. При поступлении единичного логического уровн  на шину 3 и совпадении с фронтом тактового импульса происходит переключение J5-триггера 1 и на его вь-ходной шине 10 устанавливаетс  единичный логический уровень, а на выходной шине 13 нулевой логический уровень. Сигналы логических уровней через дифференц фующие врем задаюшие R С-цепи поступают соответственно (фиг, 1; на повторители 8 И 9. По фронту на входе повторител  8 уровень логической единицы возрастает {фиг. -, вход В), а на его выходе состо ние не измен етс . По спаду на входе и выходе повторител  9 устанавливаетс  уровень логического нул , которь|й поступает на 5 -вход D -триггера. Триггер блокируетс  на врем  t,j--t (фиг, 2, вход 12; зар да конденсатЪра до егшничного порога срабать;вани  повторител  9 (фиг, 2 вход 9;, Аналогично формтгрователь импульсов работает при поступлении на входную шину 3 нулевого логического уровн  ( фиг. 2 ,входы 8 и 11 ь Параллельно резксторак дифференцирующих врем задаюших RC цепей ста з тс  диоды в тех случа х, когда на входа повторителей 8 и 9 нелпЕ з  подавать напр жение выше источника питани . В предлагаемом устройстве Vio сравнению с известным обеспечиваетс  помехе-защищенность по управл ющему входу и синхронизаци  выходных импульсов тактовой частотой, что дает возмоишость пршченени  формировател  импульсов дл  защиты в приборах от дребезга механичес )шх контактов или других импульсных помех с прив зкой к опорной частоте, а также в приборах или системах, к которь м преш  впены повышенные требовани  к надежности.
tn
Ul.

Claims (1)

  1. ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ, содержащий D -триггер, два устройства задери: ки, причем выходы D -триггера подсоединены к выходам соответствующих устройств задержки, отлича ющийся тем, что, с целью повышения точности воспроизведения временного положения фронтов входного сигнала при наличии помех, введены два повторителя, входы которых подсоединены к выходам соответствующих устройств задержки, выполненных в виде РС-дифферендируюших цепочек, одни выводы резисторов которых объединены, а выходы подсоединены соответственно к 5 и R-входам D -триггера, тактовый вход которого соединен с шиной тактовых импульсов, a D - вход соединен с входной шиной и через резне тор подсоединен к шине питания,которая соединена с объединен· ным выводом резисторов PC - дифференцирующих цепочек.
    Ал 1
SU813332288A 1981-08-27 1981-08-27 Формирователь импульсов SU1018212A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813332288A SU1018212A1 (ru) 1981-08-27 1981-08-27 Формирователь импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813332288A SU1018212A1 (ru) 1981-08-27 1981-08-27 Формирователь импульсов

Publications (1)

Publication Number Publication Date
SU1018212A1 true SU1018212A1 (ru) 1983-05-15

Family

ID=20974738

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813332288A SU1018212A1 (ru) 1981-08-27 1981-08-27 Формирователь импульсов

Country Status (1)

Country Link
SU (1) SU1018212A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР N9 373864, кп. Н ОЗ К 5/01, 1973. 2. Авторское свидетельство СССР № 365О25, кл. Н ОЗ К 5/01, 1973, *

Similar Documents

Publication Publication Date Title
SU1018212A1 (ru) Формирователь импульсов
US4282488A (en) Noise eliminator circuit
JPS6374338A (ja) 車両用通信装置
SU624357A1 (ru) Формирователь синхронизированных импульсов
SU841099A1 (ru) Устройство дл синхронизации импульсов
SU1102039A1 (ru) Устройство дл контрол распределител
SU972652A1 (ru) Селектор импульсов по длительности
SU1345329A1 (ru) Устройство защиты от дребезга
RU2105357C1 (ru) Сдвигающий регистр
SU839034A1 (ru) Формирователь импульсов
SU372706A1 (ru) Декадное пересчетное устройство
SU1058031A1 (ru) Сенсорный коммутатор
SU905994A1 (ru) Формирователь импульсов
SU1265981A1 (ru) Устройство дл выделени импульсов
SU1709499A1 (ru) Устройство дл формировани импульсов ответа
SU1451837A1 (ru) Генератор одиночного импульса
SU980248A1 (ru) Импульсно-временной дискриминатор
SU1125737A1 (ru) Двухканальный формирователь однополосного сигнала
SU1282315A1 (ru) Устройство дл формировани импульсных последовательностей
SU1264324A1 (ru) Двухканальный дискриминатор импульсов
SU943980A1 (ru) Устройство дл контрол @ -канальной системы управлени вентильным преобразователем
SU1190498A1 (ru) Устройство дл синхронизации импульсов
SU1190485A1 (ru) Формирователь импульсов по переднему и заднему фронтам входного сигнала
SU834877A1 (ru) Устройство дл обнаружени потерииМпульСОВ
SU961129A1 (ru) Селектор импульсов по частоте следовани