SU826424A1 - Однотактный регистр сдвига - Google Patents
Однотактный регистр сдвига Download PDFInfo
- Publication number
- SU826424A1 SU826424A1 SU792762980A SU2762980A SU826424A1 SU 826424 A1 SU826424 A1 SU 826424A1 SU 792762980 A SU792762980 A SU 792762980A SU 2762980 A SU2762980 A SU 2762980A SU 826424 A1 SU826424 A1 SU 826424A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- trigger
- bus
- resistor
- shift register
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
I
Изобретение относитс к импульсно технике и может быть использовано в импульсных устройствах, работающих в зоне действи импульсных помех и ионизирующего излучени , а также в услови х значительной нестабильности напр жени источников питани .
Указанный однотактный сдвигающий регистр может быть применен в узлах аппаратуры, работающих с частотой переключени не более 5 Гц.
Сдвигаю1цие регистры широко могут использоватьс в аппаратуре дискретной св зи. Посредством сдвигающих регистров осуществл ютс такие важные операции как накопление и распределение импульсов, смещение информации во времени (задержка) и пр;.
Известен сдвиговый регистр, которьй содержит в каждом разр де тригге с двум входами Установка и Сброс идва логических элемента И, управл- емыё цеп ми коллекторов и сдвигающими импульсами. При по.ступлении сдвигающего импульса, который подаетс на все разр ды регистра, на слбдукмций разр д поступает входной сигнал в зависимости от того, какой логический элемент открыт. Схемы построены так, чтобы направл ть сдвигающий импульс на соответствующий вход следующего разр да; при этом состо ние каждого триггера передаётс на следующий разр д l.
Недостатками этого сдвигающего регистра вл ютс наличие двух логических элементов И в каждом разр де, что приводит.к двухвходовому управлению каждого разр да, а также его низка помехоустойчивость, определ ема высоким быстродействием транзисч торов.
Claims (2)
- Наиболее близким из известных по технической Сущности вл етс одно тактньш сдвигающий регистр, каждый разр д которого содержит триггер и узел- переписи информации с дифференцируклцей цепочкой и элементом за держки в виде линии задержки из индуктйвиости и емкости 2 . Разр д этого сдвигающего регистр выполнен проще, однако он также обладает р дом существенных недостатков . Этот регистр обладает низкой помехоустойчивостью из-за наличи транзисторов, что приводит к возникновению ложной информации на выходе сдвигающего регистра, при :воздействии импульсных помех и иони зирукщего излучени . Кроме того, приведенный сдвигающий регистр рабо тает при изменении питающих напр жений в пределах максимум ±10 - 20 а таюке в указанных разр дах регист ра задержка сигнала обеспечиваетс линией задержки, обладающей достаточно большими габаритами, значительно увеличивающей общий габарит регистра. Цель изобретени - повышение помехоустойчивости сдвигающего регистра и повьшение его надежности за счет стойкости к воздействию . ионизирующих излучений и обеспечени устойчивости работы при изменении напр жени питани . Поставленна цель достигаетс тем, что в однотактный регистр сдвига, содержащий триггеры, каждый из которых выполнен на двух р-р-ртранзисторах , диоде, шести резисторах , блок перезаписи информации состо щий из конденсатора, шину нулевого потенциала, шину управлени шину питани и шины установки О и 1, в каждый триггер введены п-р-п транзистор, пороговый элемент выполненный на халькогенидном стекл образном полупроводнике, И три ре . зистора, а в каждый .блок перезаписи информации -введены р - п-р- и транзисторы, диод, дополнительный конденсатор и три резистора, через первый из которых коллектор п-р-п транзистора каждого .блока перезаписи информации соединен с шиной пит.ани , коллектор р-п-р-транзистора каждого блока перезаписи информац подключен к шине нулевого потенциал к одной из обкладок дополнительного конденсатора и к эмиттеру п-р-п-тра зистора данного блока перезаписи ин формации и к одному из полюсов поро гового элемента предыдущего и после дующего триггеров, эмиттер р-п-ртранзистора каждого блока перезаписи информации соединен с эмиттером п-р-п-транзистора данного блока перезаписи информации, база которого подключена к другой обкладке дополтштельного конденсатора h через второй резистор к шине нулевого потенциала , база р-п-р-транзистора каждого блока перезаписи информации соединена через третий резистор с входом одноконтактного регистра сдвига, коллектор п-р-п- транзистора каждого блока перезаписи информации подключен через первый конденсатор к шине установки 1 последующего триггера, база 1л р-м-транзистора каждого блока перезаписи информации через диод данного блока подключена к коллектору n-p tl-транзистора предыдущего триггера , база И-р-П-транзистора каждого триггера соединена с анодом диода данного триггера, катод которого соединен с другим полюсом порогового элемента и через первый и вто ,рой резисторы с коллекторами p-fl-pтранзисторов данного триггера,база первого из которых соединена со входом регистра сдвига через третий резистор, а через четвертый резистор - с шиной питани база второго p-Vi-p-транзистора каждого триггера, кроме первого, соединена с шиной установки 1 через п тый резистор - t шиной питани , эмиттеры р-п-р-транзисторов каждого триггера соединены с шиной питани и через седьмой резистор с анодом диода данного триггера, коллектор И-р-и-транзистора каждого триггера соединен с шиной питани через восьмой резистор, база первого p-h-pтранзистора каждого триггера соединена с шиной установки О через дев тый резистор, база второго р-И-р-транзистора первого триггера соединена через п тый резистор с шиной управлени , а через шестой резистор с шиной питани . На фиг.1 изображена электрическа схема предложенного регистра сдвига; на фиг. 2 - временна диаграмма его работы. Регистр сдвига, представленный на фиг.1, содержит триггеры 1.1-1.2 (на чертеже показаны только два триггера и один блок перезаписи информации ), блок 2 перезаписи информации , транзисторы 3- 5, пороговой элемент 6, диод 7 и резисторы 8 - 16, вход щие в состав каждого триггера, например, триггера 1.2, диод 17, транзисторы 18, 19, резисторы 20-22 и конденсаторы 23, 24, вход щие в состав блока перезаписи информации, например, в блок 2, шина 25 нулевого потенциал а, входна шина 26 регистра сдвига, шина 27 управлени и шины 28 и 29 установ кн О и 1 . Однотактный регистр сдвига работа ет следующим образом, В качестве сдвигающих импульсов используютс отрицательные импульсы длительностью пор дка 20 мс и амплитудой 5В. В качестве информационных импульсов , которые необходимо задерживать или распредел ть, используютс отрицательные импульсы длительностью пор дка 10 мс и амплитудой 5В. Частота повторени указанных импульсов не должна превьшать часто ты 5 Гц. Перед началом работы регистра сдв га все его разр ды необходимо установить в положени , соответствук цие О открытие состо ни стеклообразного полупроводника), дл чего на шину установки О 28 каждого разр д необходимо подать отрицательные импульсы амплитудой 5В и длительностью пор дка 20 мс. После этого на шину 27 первого триггера 1.1 регистра подаетс отрицательный импульс амплитудой 5В и длительностью пор дка 10 мкс, который переводит стеклообразный полупро водник 6 в закрытое (непровод щее) : состо ние. Транзистор 5 открываетс транзистор 18 закрываетс , а транзис тор 19 закрыт, так как отсутствует сдвигаюш й импульс на шине 26. Конденсатор 24 разр жен. Стеклообразные полупроводники 6 в следующих триггерах 1.2-1.М продолжают находитьс в открытом (провод щем) состо нии. Приход щий на шину 26 отрицательый импульс длительностью пор дка 20 мс сдвигающий импульс переводит стеклообразный полупроводник 6 в открытое (провод щее) состо ние. Транзистор 5 закрываетс . На врем действи сдвигающего импульса открываетс транзистор 19. На врем деист ВИЯ сдвигающего импульса открываетс транзистор 19. Через врем задержки , равное времени зар да конденсатора 23 до напр жени отпирани транзистора 18; он открываетс . За врем 10 мс зар жаетс конденсатор 24, а коллекторный ток транзистора 4 следующего триггера 1,2 за это врем переводит стеклообразный полупроводник 6 следующего триггера 1.2 в закрытое состо ние. Таким образом, сигнал 1,записанный вначале в триггере 1,1, с приходом сдвигаинцего импульса оказываетс переписанным в следующий триггер 1,2 (сдвинут вправо на один разр д), а стеклообразный, полупроводник 6 в первом триггере 1. переходит в открытое состо ние. Затем снова поступает сигнал на шину 27 и переводит стеклобразный полупроводник 6 в первом триггере 1,1, в закрытое состо ние. Транзистор 5 открываетс , после разр да конденсатора 23 через транзистор 18 и резистор 20 закрываетс транзистор 18, Разр жаетс коиденсатор 24 через резистор 22 и резисторы 14,15 следующего триггера 1,2, Все следующие триггеры 1.3-1.П наход тс в прежних состо ни х. Приход пщй на шину 26 сдвигающий импульс переписывает 1 из предьщущего триггера в последукнций и т.д. По сравнению с известными схемами сдвигающих регистров данна схема имеет значительное преимущество в большей помехоустойчивости, в стойкости к воздействию ионизирующих излучений, а также стойкость к большому перепаду напр жений питани . Это обусловлено тем, что вместо транзисторных триггеров в разр дах предложенного регистра установлены триггеры с использованием порогового ПО длительности элемента на основе стеклообразного полупроводника, сохран ющего введенную в него информацию при воздействии импульсных помех до 5-7 .мс, ионизирующих излучений и при значительном изменении напр жени питани . Предлагаемое включение в триггеры регистра стеклообразного полупроводника и узла перезаписи информации позвол ет получить помехозащищенный регистр сдвира, срабатывающий только при входных сигналах малой длительности . Помеха на входе схемы или в цеп х питани может вызвать срабатывалишь транзистора,но не приведет срабатыванию стеклообразных полупроводников , что обеспечивает отсутстви ложной информации на выходе регистра сдвига. Поэтому по сравнению с извес ными схемами сдвигающих регистров предложенна схема имеет более зысокую помехозащищенност.ь,-, стойкость к воздействию ионизирукнцик излучений и способность работы при значительных колебани х питающего напр жени . Формула изобретени Однотактный регистр сдвига, содержащий триггеры, каждый из которых выполнен а двух p-ti-p-транзисторах, диоде, шести резисторах,блок перезаписи информации, состо щий из конденсатрра , шину нулевого потенциала, пшну управлени , шину питани и шины установки О и 1, о т л и ч а ю щ и и с тем,что, с целью повышени помехоустойчивости устройства и повышени его надежности за счет обеспечени устойчивой работы при воздейстВИИ ионизирующих излучений и изменении напр жени питани , в каждый триггер введены п-р-п-транзистор, пороговый элемент, вьшолненный на халь- когенидном стеклообразном полупроводнике , и три резистора, а в каждый блок перезаписи информации введены р-п-р-и п-р-п-транзисторы, диод, дополнительный конденсатор и три резистора , через первый из которых коллектор п-р-п-транзистора каждого блока перезаписи информации соединен с шиной питани , коллектор р-п-р- транзистора каждого блока перезаписи информации подключен к шине нулевого потенциала, к одной из обкладок дополнительного конденсатора и к эмиттеру п-р-п-транзистораи к одному ИЗ полюсов порогового элемента пре-дыдущего и последующего триггеров, эмиттер р-п-р-транзистора каждого блока перезаписи информации соединен с амиттером п-р-п-транзистора данного блока перезаписи информации,.база которого подключена к другой обкладке дополнительного конденсатора и через второй резистор к шине нулевого потенциала,база р-п-р-транзистора каждого блока перезаписи информации соединена через третий резистор с входом однотактного регистра сдвига , коллектор п-р-п-т.ранзистора каждого блока перезаписи информации подключен через первый конденсатор к шине установки 1 последующего триггера, база п-р-п-транзистора каждого блока перезаписи информации через диод данного блока подключена к коллектору .п-р-п-транзистора предыдзш;его триггера, база п-р-п-транзистора каждого триггера соединена с анодом диода данного триггера, катод которого соединен с другим полюсом порогового элемента и через первый и второй резисторы с коллекторами р-п-р-транзисторов данного т риггера , база первой из которых соединена со входом регистра сдвига через третий резистор , а через четвертый резистор - с шиной питани , база второго р-п-р-транзистора каждого триггера, кроме первого, соединена с шиной установки через п тый резист-ор , а через шестой резистор - с шиной .питани , эмиттеры p-tt -транзисторов каждого триггера соединёнь. с шиной питани , и через седьмой резистор с анодом диода данного триггера , коллектор п-р-п-транзистора каждого триггера соединён с шиной пи-тани через восьмой резистор, база первого р-п-р-транзистора каждого триггера соединена с шиной установки О через дев тый резистор,база второго рН1т -транзистора первого триггера соединена через п тый резистор с шиной управлени , а через шестой резистор - с шиной питани . Источники информации, прин тые во внимание при экспертизе 1.Шварц С, Полупроводниковые схемы, М., Изд-во Иностр.лит., 1962, с, 259,
- 2.Дроздов Е, А, и др. Основы вычислительной техники, М,, Военное изд-во МОСССР, 1961, с,132 (прототип )
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792762980A SU826424A1 (ru) | 1979-05-07 | 1979-05-07 | Однотактный регистр сдвига |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792762980A SU826424A1 (ru) | 1979-05-07 | 1979-05-07 | Однотактный регистр сдвига |
Publications (1)
Publication Number | Publication Date |
---|---|
SU826424A1 true SU826424A1 (ru) | 1981-04-30 |
Family
ID=20826365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792762980A SU826424A1 (ru) | 1979-05-07 | 1979-05-07 | Однотактный регистр сдвига |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU826424A1 (ru) |
-
1979
- 1979-05-07 SU SU792762980A patent/SU826424A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4450371A (en) | Speed up circuit | |
US4365174A (en) | Pulse counter type circuit for power-up indication | |
GB879651A (en) | Improvements in or relating to transistor circuits | |
US3508079A (en) | Logic sensing circuit with single pushbutton operation | |
GB1501311A (en) | Bistable circuit | |
SU826424A1 (ru) | Однотактный регистр сдвига | |
US4420695A (en) | Synchronous priority circuit | |
GB1597777A (en) | True/complement driver | |
US3339145A (en) | Latching stage for register with automatic resetting | |
US3400277A (en) | Voltage level converter circuit | |
US4574386A (en) | Dynamically operable two-phase logic circuits | |
US3182202A (en) | Electric pulse-operated switching circuit | |
US3549912A (en) | Jk flip-flop | |
KR100323642B1 (ko) | 개선된클록동기화반도체기억장치 | |
US3517211A (en) | Frequency divider circuit | |
RU2072567C1 (ru) | Резервированная ячейка памяти | |
US3350579A (en) | n-state control circuit | |
SU1538233A1 (ru) | Генератор импульсов | |
US3463941A (en) | Active pulse delay line | |
US3056045A (en) | Electronic switching unit for the construction of information storage devices, counters and the like | |
US3614473A (en) | Improved circuit for providing two monostable multivibrators | |
RU2106057C1 (ru) | Устройство для задержки сигналов | |
SU1552357A1 (ru) | Ждущий мультивибратор | |
US3156829A (en) | Flip-flop interconnection circuits | |
SU1527708A1 (ru) | Устройство дл задержки фронтов импульсных сигналов |