RU2106057C1 - Устройство для задержки сигналов - Google Patents

Устройство для задержки сигналов Download PDF

Info

Publication number
RU2106057C1
RU2106057C1 RU95101983A RU95101983A RU2106057C1 RU 2106057 C1 RU2106057 C1 RU 2106057C1 RU 95101983 A RU95101983 A RU 95101983A RU 95101983 A RU95101983 A RU 95101983A RU 2106057 C1 RU2106057 C1 RU 2106057C1
Authority
RU
Russia
Prior art keywords
counter
bits
pulse counter
input
output
Prior art date
Application number
RU95101983A
Other languages
English (en)
Other versions
RU95101983A (ru
Inventor
Г.И. Шишкин
И.И. Дикарев
Original Assignee
Российский Федеральный Ядерный Центр - Всероссийский Научно-Исследовательский Институт Экспериментальной Физики
Министерство Российской Федерации по атомной энергии
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Российский Федеральный Ядерный Центр - Всероссийский Научно-Исследовательский Институт Экспериментальной Физики, Министерство Российской Федерации по атомной энергии filed Critical Российский Федеральный Ядерный Центр - Всероссийский Научно-Исследовательский Институт Экспериментальной Физики
Priority to RU95101983A priority Critical patent/RU2106057C1/ru
Publication of RU95101983A publication Critical patent/RU95101983A/ru
Application granted granted Critical
Publication of RU2106057C1 publication Critical patent/RU2106057C1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

Изобретение относится к области импульсной техники. Достигаемый технический результат - упрощение устройства и снижение уровня его помехоизлучаемости. Устройство для задержки сигналов содержит трехразрядный двоичный счетчик 1 импульсов, двунаправленные ключи 2, 3, 4, коммутирующие узлы 5, 6, 7, резистор 8, плюсовую шину 9 питания, общую шину 10 питания, выход 11, тактовый вход 12, вход 13 начальной установки. Технический результат достигнут введением двунаправленных ключей 2, 3, 4, резистора 8 и новых связей между элементами. 1 ил.

Description

Изобретение относится к области импульсной техники.
Известно устройство сравнения кодов (см. книгу И.Н. Букреева и др. Микроэлектронные схемы цифровых устройств. М. Радио и связь, 1990, с. 295, рис. 7.13), построенное на основе базовой схемы полусумматора, которое совместно с двоичным счетчиком импульсов может быть использовано для получения задержки сигналов.
Устройство содержит полусумматоры по числу разрядов сравниваемых чисел A и B, первые входы которых соединены с соответствующими разрядами числа A (a1, а2,an), вторые с соответствующими разрядами числа B (b1, b2,bn). Устройство содержит также логический элемент ИЛИ и инвертор. Выходы полусумматоров разрядов соединены с входами логического элемента ИЛИ, выход которого соединен с входом инвертора. Выходы логического элемента ИЛИ и инвертора являются соответственно прямым и инверсным выходами устройства.
Недостатком описанного устройства является его сравнительная сложность, связанная с использованием в качестве элементов сравнения полусумматоров.
Известно устройство для задержки импульсов (см. авторское свидетельство СССР N 951677 от 22.07.80, кл. H 03 K 5/13, устройство для задержки импульсов, автор П. Н.Смирнов, опубл. 15.08.82, БИ N 30), содержащее N-разрядный двоичный счетчик импульсов, тактовый вход которого подключен к тактовому входу устройства, N-1 первых коммутирующих узлов, второй коммутирующий узел, распределитель, дешифратор, вход начальной установки и выход. Каждый первый коммутирующий узел содержит один подвижный и два неподвижных контакта, соединенных соответственно с первыми входами дешифратора и прямыми и инверсными выходами соответствующих 1.N-1 разрядов двоичного счетчика импульсов. Второй коммутирующий узел содержит один подвижный контакт, соединенный с вторым входом дешифратора, и неподвижные контакты по числу выходов распределителя, при этом неподвижные контакты соединены с соответствующими выходами распределителя, тактовый вход которого соединен с выходом двоичного счетчика импульсов. Выход дешифратора является выходом устройства. Входы начальной установки двоичного счетчика импульсов и распределителя импульсов объединены между собой и соединены с входом начальной установки устройства.
Недостатками устройства являются его большая сложность и высокий уровень помехоизлучаемости. Сложность устройства обусловлена использованием в его составе коммутирующих узлов с переключающими контактами, а также использованием как прямых, так и инверсных выходов разрядов двоичного счетчика импульсов. Высокая помехоизлучаемость устройства обусловлена тем, что коммутирующие узлы осуществляют переключение импульсных высокочастотных цепей схемы. Поскольку конструктивно коммутирующие узлы, как правило, бывают удалены от печатных плат, на которых смонтированы счетчик, дешифратор, распределитель, связь между коммутирующими узлами и указанными функциональными блоками осуществляется сравнительно длинными линиями связи; при наличии на указанных линиях импульсных сигналов, формируемых на выходах двоичного счетчика импульсов, коэффициент взаимоиндукции (Mсв) между этими линиями может быть достаточно велик для появления в линиях связи импульсных паразитных наводок (Uпар), приводящих к сбою устройства ( Uпар= ωMсв, где ω частота сигнала, передаваемого по линии связи). Могут также создаваться электромагнитные помехи для работы других устройств и блоков, конструктивно расположенных в непосредственной близости к данным линиям связи.
Задачей, решаемой предлагаемым техническим решением, является создание простого устройства для задержки сигналов с низким уровнем помехоизлучаемости.
Технический результат, заключающийся в упрощении устройства и снижении уровня его помехоизлучаемости, достигается тем, что в устройство для задержки сигналов, содержащее двоичный счетчик импульсов, тактовый вход которого подключен к тактовому входу устройства, коммутирующие узлы по числу разрядов двоичного счетчика импульсов и выход, введены двунаправленные ключи по числу разрядов двоичного счетчика импульсов и резистор, каждый коммутирующий узел состоит из двух контактов, управляющие входы двунаправленных ключей соединены с соответствующими инверсными выходами разрядов двоичного счетчика импульсов, двунаправленные ключи и контакты коммутирующих узлов, соответствующие разрядам кода с одинаковым весом, соединены в последовательные цепи, одни из концов которых объединены и подключены к общей шине питания, другие объединены и являются выходом устройства, который через вышеупомянутый резистор соединен с плюсовой шиной питания устройства.
Указанная совокупность признаков позволяет упростить устройство для задержки сигналов за счет использования в его составе более простых коммутирующих узлов с двумя контактами вместо переключающих трехконтактных групп, используемых в прототипе, а также использованием одних только инверсных выходов разрядов счетчика вместо использования прямых и инверсных выходов разрядов счетчика в схеме прототипа. Указанная совокупность признаков позволяет также понизить помехоизлучаемость устройства за счет того, что на линиях связи, подключенных к коммутирующим узлам, присутствуют практически постоянные уровни сигналов (одни выводы коммутирующих узлов подключены к общей шине питания, на других выводах потенциал изменяется один раз в конце работы устройства). Благодаря этому импульсная паразитная наводка в цепи связи данного устройства и других устройств, находящихся в непосредственной близости к нему, в течение его работы практически отсутствует: Uпар≈ 0 (ω ≈ 0).
Принципиальная электрическая схема устройства для задержки сигналов, реализованная на трехразрядном двоичном счетчике, представлена на чертеже.
Устройство для задержки сигналов содержит трехразрядный двоичный счетчик 1 импульсов, двунаправленные ключи 2, 3, 4, коммутирующие узлы 5, 6, 7, резистор 8, плюсовую шину 9 питания, общую шину 10 питания, выход 11, тактовый вход 12, вход 13 начальной установки. Инверсные выходы первого, второго и третьего разрядов счетчика 1 соединены соответственно с управляющими входами двунаправленных ключей 2, 3, 4. Коммутирующие узлы 5, 6, 7 выполнены в виде тумблеров, обеспечивающих замыкание и размыкание двух контактов, и используются для ввода трехразрядного двоичного кода задержки, при этом с помощью узла 5 вводится вес первого разряда (b1), с помощью узла 6 вес второго разряда (b2), с помощью узла 7 вес третьего разряда (b3). Двунаправленный ключ 2 соединен последовательно с одним из контактов коммутирующего узла 5; двунаправленный ключ 3 соединен последовательно с одним из контактов коммутирующего узла 6, двунаправленный ключ 4 соединен последовательно с одним из контактов коммутирующего узла 7. Свободные выводы двунаправленных ключей 2, 3, 4 объединены и подключены непосредственно к выходу 11 устройства и через резистор 8 к плюсовой шине 9. Свободные контакты коммутирующих узлов 5, 6, 7 объединены и подключены к общей шине 10. Тактовый вход счетчика 1 подключен к тактовому входу 12 устройства. Вход начальной установки счетчика 1 подключен к входу 13 начальной установки устройства.
Устройство для задержки сигналов работает следующим образом.
При наличии сигнала "лог.1" на входе 13 устройства счетчик 1 заблокирован в исходном состоянии, когда на инверсных выходах
Figure 00000002
присутствуют сигналы "лог. 1". С помощью коммутирующих узлов 5, 6, 7 задается код задержки. Рассмотрим для примера случай, когда контакты узла 5 разомкнуты, контакты узлов 6 и 7 замкнуты. В этом случае при наличии напряжения на плюсовой шине 9 относительно шины 10 на выходах 11 устройства потенциал "лог. 0", т. к. выход "привязан" к потенциалу общей шины 10 через две последовательные цепи: открытый ключ 3 и замкнутый контакт узла 6, открытый ключ 4 и замкнутый контакт узла 7. При подаче сигнала "лог.0" на вход 13 при условии поступления тактовых сигналов по входу 12 устройства счетчик 1 начнет считать указанные тактовые сигналы. После прохождения первого тактового импульса
Figure 00000003
ключ 2 будет разомкнут. После прохождения второго тактового импульса
Figure 00000004
будет разомкнут ключ 3, однако потенциал выхода 11 будет определяться замкнутой цепью: ключ 4 узел 7.
После прохождения шестого тактового импульса
Figure 00000005
оба ключа 3 и 4 будут разомкнуты, и на выходе 11 устройства появится потенциал "лог. 1". Интервал времени между моментом снятия сигнала начальной установки по входу 13 и моментом появления сигнала "лог.1" на выходе 11 устройства представляет заданную временную задержку. Нетрудно видеть, что восемь комбинаций кода b1, b2, b3 обеспечивают восемь временных задержек, соответствующих состояниям разрядов счетчика 1. При этом при дешифрации нулевого состояния счетчика
Figure 00000006
контакты узлов 5, 6, 7 разомкнуты) сигнал на выходе 11 устройства появится сразу же после включения напряжения питания. Учитывая это обстоятельство, удобно все временные задержки, формируемые устройством, отсчитывать от момента подачи на него напряжения питания (шины 9 и 10 устройства); в этом случае по фронту напряжения питания на входе 13 устройства необходимо формировать короткий импульс начальной установки, осуществляющий установку разрядов счетчика в исходное нулевое состояние. Для реализации максимальной точности получения задержки тактовые сигналы должны быть синхронизированы с моментом подачи питания на устройство таким образом, чтобы первое переключение счетчика 1 происходило через время, равное периоду тактовых сигналов T0. В этом случае для представленного на чертеже устройства, реализованного на трехразрядном двоичном счетчике, задержка (tз) и код числа B (b1, b2, b3), набираемый с помощью узлов 5, 6, 7, связаны выражением
tз Tо(8-b-1), (1)
где
Tо период тактовых сигналов на входе 12 устройства;
b десятичный эквивалент двоичного числа В; b b1+2•b2+4•b3,
при этом вес в i-м разряде задан, если контакты соответствующего узла разомкнуты.
Для рассмотренного выше примера, когда контакты узла 5 разомкнуты, а контакты узлов 6 и 7 замкнуты, b1 1, b2 b3 0; b1.
Следовательно, в соответствии с формулой (I): tз 6Tо, т.е. задержка сигнала на выходе устройства составит шесть периодов тактовой частоты. Питание двоичного счетчика 1 (цепи питания счетчика 1 на чертеже не показаны) может осуществляться как от шин питания 9, 10, так и от отдельного источника питания.
Как следует из описания, устройство для задержки сигналов функционирует при использовании в его составе двухконтактных коммутирующих узлов 5, 6, 7, а также при использовании одних только инверсных выходов разрядов счетчика 1, что обеспечивает простоту его схемы. Благодаря тому, что на контактных цепях коммутирующих узлов 5, 6, 7 в процессе всего цикла работы устройства присутствуют постоянные уровни сигналов, обеспечивается низкий уровень его помехоизлучаемости.
Заявляемое устройство для задержки сигналов может быть использовано в устройствах вычислительной техники и систем управления.
В институте изготовлен лабораторный макет устройства для задержки импульсов, испытания которого подтвердили осуществимость и практическую ценность заявляемого объекта.

Claims (1)

  1. Устройство для задержки сигналов, содержащее двоичный счетчик импульсов, тактовый вход которого подключен к тактовому входу устройства, коммутирующие узлы по числу разрядов двоичного счетчика импульсов и выход, отличающееся тем, что в него введены двунаправленные ключи по числу разрядов двоичного счетчика импульсов и резистор, каждый коммутирующий узел состоит из двух контактов, управляющие входы двунаправленных ключей соединены с соответствующими инверсными выходами разрядов двоичного счетчика импульсов, двунаправленные ключи и контакты коммутирующих узлов, соответствующие разрядам с одинаковым весом, соединены в последовательные цепи, одни из концов которых объединены и подключены к общей шине питания, другие объединены и являются выходом устройства, который через вышеупомянутый резистор соединен с плюсовой шиной питания устройства.
RU95101983A 1995-02-09 1995-02-09 Устройство для задержки сигналов RU2106057C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU95101983A RU2106057C1 (ru) 1995-02-09 1995-02-09 Устройство для задержки сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU95101983A RU2106057C1 (ru) 1995-02-09 1995-02-09 Устройство для задержки сигналов

Publications (2)

Publication Number Publication Date
RU95101983A RU95101983A (ru) 1996-11-27
RU2106057C1 true RU2106057C1 (ru) 1998-02-27

Family

ID=20164714

Family Applications (1)

Application Number Title Priority Date Filing Date
RU95101983A RU2106057C1 (ru) 1995-02-09 1995-02-09 Устройство для задержки сигналов

Country Status (1)

Country Link
RU (1) RU2106057C1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств. М.: Радио и связь, 1990, 295, рис.7.13. *

Also Published As

Publication number Publication date
RU95101983A (ru) 1996-11-27

Similar Documents

Publication Publication Date Title
US6107841A (en) Synchronous clock switching circuit for multiple asynchronous clock source
RU2106057C1 (ru) Устройство для задержки сигналов
US6091794A (en) Fast synchronous counter
EP0113935A3 (en) Timer circuit
RU2210181C2 (ru) Устройство для задержки сигналов
RU2036555C1 (ru) Делитель частоты
SU1347167A1 (ru) Генератор псевдослучайных чисел
SU1162044A1 (ru) Преобразователь кода в частоту импульсов
SU1615703A1 (ru) Последовательный одноразр дный двоичный сумматор
KR100300548B1 (ko) 바운싱제거회로
RU2110146C1 (ru) Счетчик импульсов в коде грея
SU871314A2 (ru) Дискретный согласованный фильтр
SU369715A1 (ru) Троичный потенциальный триггер
SU643870A1 (ru) Арифметическое устройство параллельного действи
RU2021453C1 (ru) Электронно-блокирующее устройство
SU961124A1 (ru) Устройство дл синхронизации сигнала электромеханического переключател
RU2042268C1 (ru) Счетчик импульсов в коде грея
GB2243008A (en) Logic array or state machine
RU2047939C1 (ru) Ждущий формирователь импульсов
SU1465955A1 (ru) Генератор псевдослучайных последовательностей
RU2037957C1 (ru) Синхронный делитель частоты
SU921094A1 (ru) Дес тичный счетчик
KR940009701B1 (ko) 모듈로의 변형이 자유로운 계수기
SU843223A1 (ru) Кодер совместимых кодов высокойплОТНОСТи
RU1812636C (ru) Делитель частоты с переменным коэффициентом делени