SU843223A1 - Кодер совместимых кодов высокойплОТНОСТи - Google Patents

Description

Изобретение относитс  к проводной св зи и может быть использовано в аппаратуре оконечного оборудовани  линейного тракта систем св зи. Известен кодер совместных кодов высокой плотности, содержащий первый регистр сдвига, два счетных триггера и два элемента совпадени , при этом выход третьего разр да первого регис тра подключен ко входу первого счетного триггера и к объединенным входам элементов совпадени , к двум другим входам которых подключены выходы второго счетного Триггера fQ Однако известное устройство обладает ограниченным быстродействием и низкой помехоустойчивоствю из-за наличи  в схеме критических св зей и большого числа асинхронных элементов . , Цель изобретени  - повышение бысто действи  и помехоустойчивости. Поставленна  цель достигаетс  тем что в кодер совместимых кодов высокой плотности, содержащий первый регистр сдвига два счетных триггера и два элемента совпадени , причем выход третьего разр да .первого регистра подключен ко входу первого счетного триггера и к объединенным входам элементов совпадени , к двум другимвходам которых подключены выходы второго счетного триггера, введены второй и третий регистры сдвига, при этом управл ющий вход второго регистра сдвига объединены с первым входом первого регистра сдвига, ко входу третьего разр да которого и входу третьего разр да третьего регистра сдвига подключен -ВЫХОД первого счетного триггера , а выходы второго регистра сдвига подключены соответственно к информационному входу второго регистра сдвига и управл ющим входом первого и третьего регистров сдвига, а выход третьего разр да третьего регистра сдвига подключен ко входу второго счетного триггера .

384

На чертеже представлена схема кодера совместных кодов высокой плотности .

Устройство содержит первый регистр I сдвига, два счетных триггера 2 и 3 два элемента 4 и 5 совпадени , второй 6 и третий 7 регистры сдвига. Выходы элементов 4 и 5 совпадени   вл ютс  выходами устройства - выходами условно положительных и условно отрицательных импульсов.

Предлагаемое устройство работает следующим образом.

В исходном состо нии во втором регистре 6 в нулевом разр де эаписана единица. Входной информационный сигнал записываетс  в первом регистре I, третьем регистре 7 и тактовой частото продвигаетс  вправо. Нули.в информационном сигнале, поступа  на управл ющий вход второго регистра 6, сдвигают единицу из нулевого разр да в первый, второй и т.д. разр ды. При поступлении на вход запрещенного числа нулей (в данной схеме запрещены числом нулей подр д три) на выходе второго регистра по вл етс  единица, котора  воздействует на управл ющие входы первого и третьего регистров

1и 7, перевод  их в записи с параллельных входов. Единица на управл ющем входе второго регистра 6 также переводит его в режим записи с параллельных входов, т.е. переводит его в исходное состо ние. При по влении еди ницы на выходе второго регистра 6 следующим тактом происходит ее запись

в нулевой разр д и цикл повтор етс . Дл  реализации кода СКВП-2 во втором регистре 6 обратна  св зь беретс  с выхода второго разр да с тему чтобы к четвертому информационному нулю единица снова бьша в нулевом разр де дл  повторени  цикла.

При переводе регистров 1 и 7 в режим записи с параллельных входов в них записываютс  единицы по входам первого и второго (только в третьем регистре 7) разр дов и по.входу третьего разр да, если счетный триггер

2находитс  в состо нии единицы, считываетс  состо ние счетчика.

Таким образом, на выходах первого регистра 1 и третьего регистра 7 по вл ютс  сфазированные информационные последовательности с введенными кодовыми вставками, в последовательност третьего регистра 7 при этом введена дополнительна  единица.

Счетный триггер 3 мен ет свое сое то ние от каждой единицы на выходе третьего регистра 7, переключа . , каждую следующую единицу с первого регистра 1 на выход плюс или выход минус. Дополнительна  единица возвращает счетный триггер в предыдущее состо ние, тем самым следующа  единица повтор ет пол рность предыдущей.

При основани х кода, отличных от двух, добавл ютс  разр ды во второй регистр 6 и мен етс  св зь с его выхода на вход. Необходимо отметить, что на вход первого разр да первого регистра 1 и входы первого и второго разр дов третьего регистра 7 подаютс  потенциалы логической единицы.

Таким образом, предлагаемое устройство обладает работоспособностью i высокой помехоустойчивостью до частоты 165 МГц.

Claims (1)

1. Формула изобретени 

   Кодер coBMecTiibix кодов высокой плотности ., содержащий первый регистр сдвга , два счетных триггера и два элемента совпадени , при этом выход третьего разр да первого регистра сдвига подключен ко входу первого счетного триггера и к объединенным входам элементов совпадени , к двум другим входам которых подключены выходы второго счетного триггера, отличающийс  тем, что, с целью повышени  быстродействи  и помехоустойчивости , введены второй п третий регистры сдвига, при этом управл ющий вход второго регистра сдвига и информационный вход третьего регистра сдвига объединены с первым входом первого регистра сдвига, ко входу третьего разр да которого и входу третьего разр да третьего регистра сдвига подключен выход первого счетного триггера, а выходы второго регистра сдвига подключены соответственно к информационному входу второго регистра сдвига и управл ющим входам первого и третьего регистров сдвига, а выход третьего разр да третьего регистра сдвига подключен ко входу второго счетного триггера .

   Источники информации, прин тые во внимание при экспертизе

   1, Compatibie High Density. Bipoiar Code, - IEEE Transaction Communication Technology. 1970, vol. 18, June № 3 (прототип).