SU1372361A1 - Асинхронный последовательный регистр - Google Patents

Асинхронный последовательный регистр Download PDF

Info

Publication number
SU1372361A1
SU1372361A1 SU853984884A SU3984884A SU1372361A1 SU 1372361 A1 SU1372361 A1 SU 1372361A1 SU 853984884 A SU853984884 A SU 853984884A SU 3984884 A SU3984884 A SU 3984884A SU 1372361 A1 SU1372361 A1 SU 1372361A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
inputs
memory cell
outputs
register
Prior art date
Application number
SU853984884A
Other languages
English (en)
Inventor
Виктор Ильич Варшавский
Вячеслав Борисович Мараховский
Леонид Яковлевич Розенблюм
Борис Соломонович Цирлин
Original Assignee
Ленинградский электротехнический институт им.В.И.Ульянова (Ленина)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский электротехнический институт им.В.И.Ульянова (Ленина) filed Critical Ленинградский электротехнический институт им.В.И.Ульянова (Ленина)
Priority to SU853984884A priority Critical patent/SU1372361A1/ru
Application granted granted Critical
Publication of SU1372361A1 publication Critical patent/SU1372361A1/ru

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

ЯзоГ рет;ч-п е относитс  к пычис- jiirre ibHii; тохнпкр и может быть ис- io,nii3oi.: no npti г11-); ектировании асин- ; :pcii nj.p . pe TicTpoj сдвига. Целью )рете11и   т,. повышение 6i,iCT- роде1 1гтпи  рпгцгтра. Регистр состоит и 1  чеек 1 пам ти и имеет инЛор- м циоишю нхоль; 2, 3 и управл ющий iibixou 4, соедин емые с источником ииЛопмаплти, ин(Ъормацио гные выходы 5, (. и vnpaB.iiHioiun вход 7, coeди  e fыe сл о: 1. ts5 со 015

Description

с приемником информации. Кажда   чейка пам ти 1 регистра имеет входы 8-15 и выходы 16-19. Регистр содержит дополнительные элементы И-ИЛИ НЕ 20, 21, 22, выходы которых  вл ютс  выходами 4, 5, 6 регистра. Пас- ледовательно соединенные  чейки 1 регистра образуют два канала передачи информации: канал передачи единиц и канал передачи нулей. При
этом факт передачи порции информации по каждому из этих каналов фиксируетс  не состо нием  чейки 1 как таковым , а изменением этого состо ни . Один разр д регистра составл ет одна  чейка 1 - в предлагаемом регистре допустима плотна  запись информации. Исключение составл ют две первые и две последние  чейки 1. 2 ил.
t
Изобретение относитс  к вычислительной технике и может быть исполь- .зовано при проектировании асинхронных регистров сдвига.
елью изобретени   вл етс  повышение быстродействи  регистра.
На фиг.1 приведена схема асинхронного последовательного регистра на фиг.2 - схема его  чейки пам ти.
Регистр состоит из  чеек 1 пам ти и имеет информационные входы 2 и 3 и управл ющий выход А, соедин емые с источником информации, информационные выходы 5 и 6 и управл ющий вход 7, соедин емые с приемником информации . Кажда   чейка 1 пам ти регистра имеет входы 8-15 и выходы 16-19. Регистр содержит дополнительные элементы И-1ПИ-НЕ 20-22, выходы которых  вл ютс  выходами Д-6 регистра.
Кажда   чейка 1 содержит элементы Р1-Ш1И-ИЕ 23-26, выходы которых  вл ютс  ее выходами 16-19.
Acи rxpoнный последовательный регистр работает следующим образом.
Кажда   чейка 1 имеет четьфе устойчивых состо ни  (значени  ее выходов 16-19): 0101, 0110, 1001 и 1 О 10 . Г лагодар  блокирующим св з м выходов 16-19 последующей  чейки с входами 12-15 данной, изменение состо ни  данной  чейки становитс  возможным только после того, как состо ни  данной и последующей  чеек будут одинаковы. Иначе, говор , перепись информации с выходов 16-19 предыдущей  чейки в данную через ее входы 8-11 становитс  возможной только после того, как информаци , за0
5
0
5
0
5
0
писанна  ранее в данную  чейку, будет переписана в последующую  чейку.
Последовательно соединенные  чейки 1 регистра образуют два канала передачи информации: канал передачи единиц и канал передачи нулей При этом факт передачи порции информации по каждому из этих каналов фиксируетс  не состо нием  чейки 1 как таковым, а изменением этого состо ни . Таким образом, коду 1 соответствует состо ние 0101 (0110)  чейки 1, если ее предыдущее состо ние было 1001 (1010), и, наоборот: состо ние 1001 (1010), если ее предьщу- щее состо ние было 0101 (0110). Аналогично коду нул  соответствует состо ние 0101 (1001)  чейки 1, если ее предыдущее состо ние было 0110, (1010), и, наоборот: состо ние 0110 (1010), если ее предьщущее состо ние было 0101 (1001) .
Один разр д регистра составл ет одна  чейка 1.. В предлагаемом регистре допустима плотна  запись информации . Исключение составл ют две первые и две последние  чейки 1.
При изменении состо ни  каждой  чейки 1, кроме первой и последней, переключение пар ее элементов 23, 24 и 25, 26 происходит через транзитное состо ние 00, а состо ние 11 в этих парах возникнуть не может. Поскольку кажда   чейка 1, кроме первой и последней , измен ет свое состо ние при подаче соответствующего количества единичных значений на ее входы 8-15, то воспринимаютс  только устойчивые состо ни  соседних в ней  чеек, а их транзитные состо ни  не воспринимаютс , т.е. они не нарушают правильного функционировани  регистра.
Элементы 23 и 2А (25 и 26) первой и второй  чеек 1 образуют счетный триггер, построенный по схеме M-S с разнопол рным управлением. Когда на обоих входах 2 и 3 регистра имеютс  значени  О, т.е. информаци  на этих входах отсутствует, перва   чейка 1 устанавливаетс  в такое состо ние, что значени  на выходах ее элементов 23-26 противоположны значени м на вькодах элементов 23-26 второй  чейки 1. В результате на одном из входов каждой группы И элемента 20 имеетс  значение О, и на выходе этого элемента, т.е. на выходе 4 регистра, по вл етс  значение 1. Перепись информации из первой  чейки 1 во вторую блокируетс  при этом нулевыми значени ми на входах 2 и 3 регистра.
Прин в единичное значение с выхода 4 регистра источник информации может подать очередной разр д сдвигаемого кода на входы 2 и 3 регистра, т.е. установить на одном из этих входов значение 1, в результате чего измен етс  состо ние второй  чейки 1 регистра, причем, если передаетс  единица (значение 1 на входе 2 регистра), то измен ютс  и противоположные значени  на выходах элементов 23, 24 второй  чейки 1, а если передаетс  нуль (значение 1 на входе 3 регистра), то измен ютс  на противоположные значени  на выходах ее элементов 25 и 26.
Изменение состо ни  второй  чейки 1 происходит, если ее предыдущее состо ние переписано в третью  чейку 1. Состо ние второй  чейки 1, полученное в результате подачи информации на входы 2 и 3 регистра, передаетс  по нему от  чейки к  чейке до тех пор, пока не достигнет его предпоследней  чейки 1. Изменени  состо ни  первой  чейки 1 не происходит из-за того, что в одной из пар ее элементов 23 и 24 или 25 и 26 оно заблокировано единичным значением на входе 2 или 3 регистра, а состо ние выходов элементов другой пары противоположно состо нию выходов аналогичных элементов второй  чейки 1 регистра .
В результате изменени  состо ни  второй  чейки 1 регистра на входах
0
5
0
5
0
5
0
5
одной из групп и элемента 20 устанавливаютс  значени  1, а на выходе этого элемента (выходе 4 регистру) - значение О. Получив это значение, источник информации может снова установить значени  О на обоих входах 2 и 3 регистра (сн ть информацию с его входов) и т.д
Когда на входе 7 регистра имеетс  значение О, запись информации в предпоследнюю  чейку 1 регистра заблокирована и происходит изменение состо ни  последней  чейки 1 регистра . В результате значени  на выходах элементов 23-26 этих  чеек станут одинаковыми (пары элементен 23, 24 и 25, 26 этих  чеек образуют RS -триггеры , построенные по схеме M-S с разнопол рным управлением), и на одном из входов каждой группы И элементов 21 и 22 по витс  значение О, а на выходах этих элементов (т.е. выходах
5и 6 регистра) - значение 1, информаци  на этих выходах отсутствует.
Дл  того, чтобы считать информацию из регистра, приемник должен установить на его входе 7 значение 1, которое блокирует изменение состо ни  последней  чейки 1 регистра и разрешает запись информации в предпоследнюю его  чейку 1. Если при этом измен тс  значени  выходов элементов 23 и 24 предпоследней  чейки 1, т.е. очередной разр д сдвигаемого кода имеет единичное значение, то на входах одной из групп И элемента 21 по в тс  значени  1, а на выходе этого элемента (выходе 5 регистра) - значение О. Если же при этом измен тс  значени  выходов элементов 25 и 26 предпоследней  чейки 1, т.е. очередной разр д сдвигаемого кода имеет нулевое значение, то на входах одной из групп И элемента 22 по в тс  значени  1, а на выходе этого элемента (выходе 6 регистра) - значение О.
Получив информацию с выходов 5 и
6регистра, приемник может снова установить значение 1 на его входе 7 и т.д.
Дл  того, чтобы очистить регистр перед работой, надо изменением значени  на его входе 7 считывать из него информацию до тех пор, пока состо ни  всех его  чеек не станут олииаковыми.
При записи информации в  чейку 1 происходит переключение одной из пар
ее элементов 23 и 24 или 25 и 26, т.е. врем  записи информации в  чейку 1 составл ет 2 , где -С - задержк элементов И-ИЛИ-НЕ. Следующа  запись информации в данную  чейку 1 сможет произойти только после того, как ее состо ние будет передано в следующую  чейку 1, т.е. через врем , равное 2 IJ . В результате частота выполнени  операции сдвига в  чейках 1 регистра без учета его первых и последних  чеек , составл ет l/CAf). Запись информации в регистр (его вторую  чейку 1) сопровождаетс  последовательным пе- реключением трех элементов 23 и 24 (25 и 26) второй  чейки 1 и 20, т.е. длитс  3 . Подготовка к следующей записи (изменение состо ни  первой  чейки 1 регистра) также сопровожда- етс  последовательным переключением трех элементов 23 и 24 (25 и 26) первой  чейки 1 и 20, т.е. также длитс  3 С .
Таким образом, частота выполнени  операции сдвига с учетом работы двух первых  чеек 1 регистра составл ет 1/(6 С). Считывание информации из регистра, так же как и запись, сопровождаетс  последовательным пере- ключемием трех элементов 23 и 24 (25 и 26) предпоследней  чейки 1 и 21 (22), т.е. длитс  3 .Подготовка к следующему считыванию также сопровождаетс  переключением трех эле- ментов 23 и 24 (25 и 26) последней  чейки 1 и 21 (22), т.е. длитс  ЗС . Таким образом, частота выполнени  операции сдвига с учетом работы двух последних  чеек 1 регистра сое- тавл ет 1 / (6 С) ,

Claims (1)

  1. Формула изобретени 
    Асинхронный последовательный регистр , содержащий  чейки пам ти, кажда  из которых состоит из четырех элементов И-ШШ-НЕ, причем выходы первого, второго, третьего и четвертого элементов И-ИЛИ-НЕ каждой  чейки пам ти соединены соответст- ренно с входами первых групп И второго , первого, четвертого и третьего элементов Н-ИЛИ-НЕ данной  чейки пам ти , выходы первого, второго, третьего и четвертого элементов И-ИЛИ- НЕ каждой  чейки па -1 ти, кроме последней , соединены соответственно с первыми входами вторых групп И вто
    рого, первого, четвертого и третьего элементов И-ИЛИ-НЕ последующей  чейки пам ти, выходы первого, второго, третьего и четвертого элементов И-ИЛИ-НЕ каждой  чейки пам ти, кроме первой, соединены с вторыми входами вторых групп И соответствующих элементов И-ИЛИ-НЕ предыдущей  чейки пам ти, а выходы второго и третьего элементов И-ИЛИ-НЕ каждой  чейки пам ти , кроме первой, предпоследней и последней, соединены соответственно с третьими входами вторых групп И третьего и второго элементов И-ИЛИ- НЕ данной  чейки пам ти, отличающийс  тем, что, с целью повышени  быстродействи  регистра, выходы первого, второго, третьего и четвертого элементов И-ИЛИ-НЕ каждой  чейки пам ти, кроме трех последних, соединены с первыми входами третьих групп И второго, первого, четвертого и третьего элементов И-ИЛИ-НЕ последующей  чейки пам ти, выходы первого, второго, третьего и четвертого элементов И-ИЛИ-НЕ каждой  чейки пам ти, кроме первой, второй и последней, соединены с вторыми входами третьих групп И соответствующих элементов И-ИЛИ-НЕ предыдущей  чейки пам ти, выходы первого и четвертого элементов И-ИЛИ-НЕ каждой  чейки пам ти, кроме первой, предпоследней и последней , соединены соответственно с третьими входами третьих групп И третьего и четвертого, первого и второго элементов И-ИЛИ-НЕ данной  чейки пам ти, выходы второго и третьего элементов И-ИЛИ-НЕ каждой  чейки пам ти , кроме первой, предпоследней и последней, соединены соответственно с третьими входами второй группы И третьего и четвертого и первого и второго элементов И-ИЛИ-НЕ данной  чейки пам ти, выходы первого и второго элементов И-ИЛИ-НЕ каждой  чейки пам ти, кроме первой, второй и последней, соединены с четвертыми входами соответственно третьих и вторых групп И третьего и четвертого элементов И-ИЛИ-НЕ предыдущей  чейки пам ти, выходы четвертого и третьего элементов И-ИЛИ-НЕ каждой  чейки пам ти, кроме первой, второй и последней, соединены с четвертыми входами соответственно третьих и вторых групп И первого и второго элементов И-ИЛИ-НЕ предылущей  чейки
    пам ти, выходы первого, второго, третьего и четвертого элементов И-ШБ-1-НЕ первой  чейки пам ти соединены соответственно с вторыми входами вторых групп И ее второго, первого, четвертого и третьего элементов И-ИЛИ-НЕ, вторые входы первых групп И первого и второго элементов И-ИЛИ-НЕ первой  чейки пам ти и п тые входы вторых и третьих групп И первого и второго элементов И-ИЛИ-НЕ второй  чейки пам ти  вл ютс  пр мым информационным входом регистра , а соответствующие входы третьего и четвертого элементов И-11ПИ- НЕ первой  чейки пам ти и третьего и четвертого элементов И-ИЛИ-НЕ второй  чейки пам ти  вл ютс  инверсным информационным входом регистра, третьи входы вторых групп И элементов И-ИЛИНЕ предпоследней  чейки пам ти и вторые входы первых групп И элементов И-ИЛИ-НЕ последней  чейки пам ти  вл ютс  управл ющим входом регистра, выходы первого, второго, третьего и четвертого элементов И-ИЛИ-НЕ последней  чейки пам ти соединены соответственно с вторыми входами первых групп И ее второго, первого, четвертого и третьего элементов И-ИЛИ-НЕ, регистр содержит три дополнительных элемента И-ИЛИ-НЕ, первые и вторые входы первой, второй, третьей и четвертой групп И первого из которых соединены соответственно с выходами первого, второго, третьего и четвертого элементов И-ИЛИ-НЕ первой и второй  чеек пам ти, а выход  вл етс  управл ющим выходом регистра , выходы второго и третьего дополнительных элементов И-ИЛИ-НЕ  вл ютс  соответственно пр мым и инверсным информационными выходами pei-истра, первые входы первой и второй групп И соединены соответственпг. с выходам первого и второго и третьего и четвертого элементов И-ИЛИ-НЕ последней  чейки пам ти, а вторые входы - с выходами второго и первого и четвертого и третьего элементов И-ИЛИ-ПЕ предпослелие  чейки пам ти.
SU853984884A 1985-12-02 1985-12-02 Асинхронный последовательный регистр SU1372361A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853984884A SU1372361A1 (ru) 1985-12-02 1985-12-02 Асинхронный последовательный регистр

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853984884A SU1372361A1 (ru) 1985-12-02 1985-12-02 Асинхронный последовательный регистр

Publications (1)

Publication Number Publication Date
SU1372361A1 true SU1372361A1 (ru) 1988-02-07

Family

ID=21208194

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853984884A SU1372361A1 (ru) 1985-12-02 1985-12-02 Асинхронный последовательный регистр

Country Status (1)

Country Link
SU (1) SU1372361A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетелтл тло ((:( № 661606, кл. G 11 С 19/00, . Авторское свидетельство СССР № 1136216, кл. G 11 С 19/00, 198;.. f-J S ti4ic.4i-Jie:S ( VO ACHHXPOHUblll ПОСЛЕДОВАТЕЛЬНЫЙ М ГИСТР *

Similar Documents

Publication Publication Date Title
SU1372361A1 (ru) Асинхронный последовательный регистр
SU1383444A1 (ru) Асинхронный последовательный регистр
SU1162040A1 (ru) Цифровой накопитель
SU1081637A1 (ru) Устройство дл ввода информации
RU2012146C1 (ru) Устройство для передачи и приема цифровых сигналов
SU843223A1 (ru) Кодер совместимых кодов высокойплОТНОСТи
SU514439A1 (ru) Счетчик с устройством контрол
SU1103220A1 (ru) Устройство дл сравнени кодов
SU922869A1 (ru) Регистр сдвигаi
SU1619405A1 (ru) Устройство дл уплотнени пакетной формы @ -кода
SU669354A1 (ru) Сумматор по модулю три
SU1727213A1 (ru) Устройство управлени доступом к общему каналу св зи
SU1140173A1 (ru) Асинхронный регистр сдвига (его варианты)
SU1061264A1 (ru) Счетчик
SU1499406A1 (ru) Асинхронный последовательный регистр
SU1092499A1 (ru) Устройство дл цифрового воспроизведени функции "косинус
SU1152038A1 (ru) Счетно-сдвиговое устройство
SU1001088A1 (ru) Двоичный сумматор
RU1797121C (ru) Устройство дл реконфигурации резервируемых блоков
SU1115045A1 (ru) Преобразователь @ -ичного позиционного кода в двоичный код
SU1619260A1 (ru) Матричное устройство дл возведени в квадрат
SU875462A1 (ru) Регистр сдвига
SU1116426A1 (ru) Устройство дл поиска чисел в заданном диапазоне
SU593317A1 (ru) Реверсивный регистр сдвига
SU993245A1 (ru) Преобразователь последовательного двоичного кода в число-импульсный код