SU1061264A1 - Счетчик - Google Patents
Счетчик Download PDFInfo
- Publication number
- SU1061264A1 SU1061264A1 SU823443324A SU3443324A SU1061264A1 SU 1061264 A1 SU1061264 A1 SU 1061264A1 SU 823443324 A SU823443324 A SU 823443324A SU 3443324 A SU3443324 A SU 3443324A SU 1061264 A1 SU1061264 A1 SU 1061264A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- group
- output
- elements
- inputs
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Electronic Switches (AREA)
Abstract
СЧЕТЧИК, содержащий в каждом разр де два триггера пам ти, выполненные на четырех элементах И-ИЛИ-НЕ, выход первого элемента И-ИЛИ-НЕ соединен с входом первой группы И второго элемента И-ИЛИ-НЕ, выход которого соединен -с входом первой группы И первого элемента И-ИЛИ-НЕ, выход третьего элемента И-ИЛИ-НЕ соединен с входом первой ; группы И четвертого элемента И-ИЛИ-НЕ выход которого соединен с входом первой группы И третьего элемента И-ИЛИ-НЕ, вход первого разр да соединен с входом счетчика, о т л и ч а ю щ и И с тем,что, с целью уменьшени потре«5л емой мощности, уменьшени генерации пф .мех в цепи питани и увеличени Сдельной информгщионной емкости в каждый разр д введен,двоичный коммутацно наК триггер, выполненный на п том и шестом элементеис И-ИЛМ- Й, выХод первого элемента И-ИЛИ-НЕ со динен с первым входом второй групга И четвертого и с первым входом первой группы И п того И ., шестого элементов И-ИЛИ-НЕ, выход второго элемента И-илИгНЕ соединен с первым входом второй группы И третьего элемента И-ИЛИ-НЕ и с первыми входами вторых групп И п того и шестого элементов И-ИЛИ-НЕ, выход третьего элемента И-ИЛИ-НЕ соединен с первым входом второй группы И первого элемента И-ИЛИ-НЕ, с вторым ВХОД014 первой группы И п того элемента Иг-или-НЕ и с вторым входом второй группы И шестого элемента И-ИЛИ-НЕ, выход четвертого элемента И-ИЛИ-НЕ соединен с первым входом второй группы И второго элемента. И-ИЛИ-НЕ, с вторым входом второй е группы и п того элемента И-ШЮ-НЕ, с вторым входом первой группы И шестого элемента И-ИЛИ-НЕ и с входом последующего разр да, выход п того 1 элемента И-ИЛИ-НЕ соединен с в торы- ми входам1 вто{Я 1х групп И третьего L и четвертого элементов И-ИЛИ-НЕ с и третьими входами и второй; групп И и с первьп) входомггретьёй группы И шестого элемента И-ИЛИ-НЕ, вьаод которого соединен с вторыми О) .входами вторых групп И первого и второго элементов И-ИЛИ-НЕ и с третьики входами первой и второй групп Икс J| первым входом третьей группы И п то- го элемекга И ИЛИ-НЕ, а с третьими Од входами вторых групп И первого, вто-Js j рого, третьего и четвертого элементов И-ИЛИ-НЕ НС вторыми входами третьих групп И п того и шестого элементов И-ИЛИ-НЕ соединен вход ,раэр да.
Description
Изобретение относитс к вычислительной технике и автоматике и может быть использовано дл счета импульсов .
Известен счетчик, содержащий в каждом разр де п ть элементов И и два триггера с соответствующими св з ми ti 3.
Недостатками известного устройства вл ютс низка удельна информационна емкость и сложность реализации .
Наиболее близким к изобретению по технической сущности вл етс счетчик, содержащий в каждом разр де два триггера пам ти, выполненные на четырех элементах И-ИЛИ-НЕ, причем выход первого элемента И-ИЛИ-НЕ соединен с входом первой группы И второго элемента И-ИЛИ-НЕ, выход которого соединен с входом первой группы И первого элемента И-ИЛИ-НЕ, выход третьего элемента И-ИЛИ-НЕ соединен с входом второй группы И четвертого элемента И-ИЛЙ-НЕ , выход которого, соединен с входом первой группы И третьего элемента И-ИЛИ-НЕ, вход первого разр да соединен с входом счетчика С23
Недостатком известного счетчика вл етс большое число примен емых элементов, которое приводит к увеличению потребл емой мощности, а также генерации помех в цепи питани переключающимис элементс1МИ и к снижению удельной инфорйационной емкости счетчика (бит/элемеит /.
Цель изобретени - уменьшение потребл емой мощности, уменьшение генерации помех в цепи питани переключающимис элементами И-ИЛИ-НЕ и увеличение удельной информационной емкости счетчика.
Поставленна цель достигаетс тем, что в счетчик, содержги11ий в каждом разр де два триггера пам ти, выполненные на четырех элементах И-ИЛИ НЕ, выход первого элемента И-ИЛИ-НЕ соединен с входом первой группы И второго элемента И-ИЛИ-НЬ, выход которо соединен с входом первой группы И первого элемента И-ИЛИ-НЕ, выход третьего элемента И-ИЛИ-НБ соединен с входом первой группы И четвертого элемента И-ИЛИЧ1Е , выход которого соединен с входом первой группы И третьего элемента И-ИЛИ-НЕ, вход первого разр да соединен с входом счетчика, в каждый разр д введен двоичный коммутационный триггер, выполненный на п том и шестом Элементах И-ИЛИ-ilE, выход первого элемента И-ИЛИ-НЕ. соединен с первым входом второй группы И четвертого и с первым входом первой группы ;й п того и шестого элементов И-ИЛИгНЕ, выход
второго элемента И-ИЛИ-НЕ соединен с первым входом второй группы И третьего элемента И-ИЛИ-НЕ и с первыми входами вторых групп И п того и шестого элементов И-ИЛИ-НЕ, выход третьего элемента И-ИЛИ-НЕ соединен с первым входом второй группы И первого элемента И-ИЛИ-НЕ, с вторым входом первой группы И п того элемента И-ИЛИ-НЕ и с вторым
входом второй группы И шестого эле .мента И-ИЛИ-НЕ, выход четвертого элемента И-ИЛИ-НЕ соединен с первым входом второй группы И второго элемента Ч-ИЛИ-НЕ, с вторым входом
второй группы И п того элемента И-ИЛИ-НЕ, с вторым входом первой группы И шестого элемента И-ИЛИ-НЕ и с входом последующего разр да, выход п того элемента И-ИЛИ-НЕ соединен с вторыми входами вторых групп И третьего и четвертого элементов И-ИЛИ-НЕ и с третьими входами первой и второй групп И и с первым входом третьей группы И шестого элемента И-ИЛИ-НЕ, выход которого соеданен с вторыми входами вторых групп И первого и второго элементов И-ИЛИ-НЕ и с третьим входами первой и второй групп И и с первым входом
третьей группы И п того элемента
И-ИЛИ-НЕ, а с третьими входами вторых группИ первого, второго, третьего и четвертого элементов И-ИЛИ-НЕ и с вторыми входами третьих групп И п того и шестого элементов
И-ИЛИ-НЕ соединен вход разр да.
На чертеже представлена схема счетчика.
Устройство содержит разр ды 1, в каждом из которых элементы И-ИЛИ-НЕ
2-5 попарно образуют первый и второй тригдеры пам ти, а элементы И-ИЛИ-НЕ 6-7 - коммутационный триггер , соответственно первую, вторую и третью группы И 8,9 и 10 элементов И-ИЛИ-НЕ, вход Ц разр да. Рассмотрим работу счетчика на примере работы одного из его раз- . р дов 1.
В исходном состо нии при наличии логического О на входе 11 на выходах элементов 2, 4 и 6 присутствует логический О, а на выходах элементов 3, 5 и 7 - логическа 1. Поэтому при поступлении на
вход 11 сигнала, равного логической 1, на выходе элемента 3 по §л ёт-. с логический О, а на выходе элемента 2 - логическа 1. В паузе послепервого входного импульса на
входе 11 присутствует логический О, на выходе элемента б по вл етс логическа 1, а «а выходе элемента 7 - логический О. С приходом на вход 11 второго входного
импульса на выходе элемента 5 по вл етс логический О, а иа выхог |де элемента 4 - логическа 1 . В паузе после второго импульса на выходе элемента 7 по вл етс логическа 1, а на выходе элемента 6iлогический О. Третий входной импульс вызывает по вление на выходе элемента 2 логического.О, а %а выходе элемента 3 - логической 1. После окончани действи третьго входного импульса на выходе элемента 6 по вл етс логическа 1, а на выходе элемента 7 - логический О. С приходом четвертого входного импульса на выходе элемен та 4 по вл етс логический О, а на выходе элемента 5 - логическа
1. В паузе после четвертого входйого импульса схема устанавливаетс в исходное состо ние. Таким образом каждый из разр дов счетчика имеет четыре устойчивых состо ни , а между разр дами организован последовательный перенос.
ТехникЬ-экономическим эффектом , изобретени вл етс уменьшейие числа элементов И-ИЛИ-НЕ на ( .xfsJ/ 7N 100% 14,3%} уменьшение потребл емой мощности примерног на 10%, увеличение удельной информационной емкости на величину, равну
,,|/7()/7N«f7o o.
//
LJ
Claims (1)
- СЧЕТЧИК, содержащий в каждом разряде два триггера памяти, выполненные на четырех элементах И-ИЛИ-НЕ, выход первого элемента И-ИЛИ-НЕ соединен с входом первой группы Й второго элемента И-ИЛИ-НЕ, выход которого соединен о входом первой группы И первого элемента И-ИЛИ-НЕ, выход третьего элемента И-ИЛИ-НЕ соединен с входом первой группы И четвертого элемента И-ИЛИ-НЕ; выход которого соединен с входом первой группы И третьего элемента И-ИЛИ-НЕ, вход первого разряда соединен с входом счетчика, о т л и чающийся тем,что, с целью уменьшения потребляемой мощности, уменьшения генерации πφмех в цепи питания и увеличения удельной информационной емкости в каждый разряд введен двоичный коммутационный триггер, выполненный на пятом и шестом элементах И-ИЛИ-НЕ.. выход первого элемента И-ИЛИ-НЕ со^- *динен с первым входом второй группы И четвертого и с первым входом первой группы И пятого и .шестого элементов И-ИЛИ-НЕ, выход второго элемента И-ИЛИтНЕ' соединен с первым входом второй группы И третьего элемента И-ИЛИ-НЕ и с первыми входами вторых групп И пятого и шестого элементов И-ИЛИ-НЕ, выход третьего элемента И-ИЛИ-НЕ соединен . ’ с первым входом второй группы И первого элемента И-ИЛИ-НЕ, с вторым входом первой группы И пятого элемента И-ИЛИ-НЕ и с вторым входом второй группы И шестого элемента И-ИЛИ-НЕ, выход четвертого элемента И-ИЛИ-НЕ соединен с первым входом второй группы И второго элемента. И-ИЛИ-НЕ, с вторым входом второй р группы И пятого элемента И-ИЛИ-НЕ, ® с вторым входом первой группы И шес-L·* того элемента И-ИЛИ-НЕ и с входом Iwr последующего разряда, выход пятого 1^· элемента И-ИЛИ-НЕ соединен с в'торы- р ми входами вторых групп И третьего *s и четвертого элементов И-ИЛИ-НЕ ~ и р. третьими входами первой и второй; групп И и с первым входом третьей группы И шестого элемента И-ИЛИ-НЕ, выход которого входами вторых ‘рого элементов входами первой первым входом ,· го элемента И-ИЛИ-НЕ соединен с вторыми маь групп И первого и вто* *** И-ИЛИ-НЕ и с третьими и второй групп И и с третьей группы И пято-л'г , а с третьими 0} входами вторых групп И первого, втоIрого, третьего и четвертого элемен'тов И-ИЛИ-НЕ и с вторыми входами третьих групп И пятого и шестого элементов И-ИЛИ-НЕ соединен вход , разряда.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823443324K SU1257840A2 (ru) | 1982-05-24 | 1982-05-24 | Счетчик по модулю 4 @ |
SU823443324A SU1061264A1 (ru) | 1982-05-24 | 1982-05-24 | Счетчик |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823443324A SU1061264A1 (ru) | 1982-05-24 | 1982-05-24 | Счетчик |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU523529 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1061264A1 true SU1061264A1 (ru) | 1983-12-15 |
Family
ID=21013502
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823443324K SU1257840A2 (ru) | 1982-05-24 | 1982-05-24 | Счетчик по модулю 4 @ |
SU823443324A SU1061264A1 (ru) | 1982-05-24 | 1982-05-24 | Счетчик |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823443324K SU1257840A2 (ru) | 1982-05-24 | 1982-05-24 | Счетчик по модулю 4 @ |
Country Status (1)
Country | Link |
---|---|
SU (2) | SU1257840A2 (ru) |
-
1982
- 1982-05-24 SU SU823443324K patent/SU1257840A2/ru active
- 1982-05-24 SU SU823443324A patent/SU1061264A1/ru active
Non-Patent Citations (1)
Title |
---|
1. АН rep С. Асинхронные последовательностные схемш. М., Наука, 1977, с. 372, рис. 7, 6. 2. Авторское свидетельство СССР по за вке 3285318/18-21, кл. Н 03 К 23/00, 07.05.81. * |
Also Published As
Publication number | Publication date |
---|---|
SU1257840A2 (ru) | 1986-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1061264A1 (ru) | Счетчик | |
SU1001482A1 (ru) | Счетчик | |
SU403074A1 (ru) | Вптб фонд s^=0-]e?t03, | |
SU1280615A1 (ru) | Устройство дл возведени двоичных чисел в квадрат /его варианты/ | |
SU1019447A1 (ru) | Двоично-дес тичный кодочастотный перемножитель | |
SU788375A1 (ru) | Преобразователь интервала времени в цифровой код | |
SU961151A1 (ru) | Недвоичный синхронный счетчик | |
SU869058A1 (ru) | Кольцевой счетчик | |
SU1078632A1 (ru) | Троичный счетный триггер | |
SU1277387A2 (ru) | Делитель частоты следовани импульсов | |
SU1670684A1 (ru) | Устройство дл сравнени двух @ -разр дных чисел | |
SU1113799A1 (ru) | Устройство дл извлечени квадратного корн | |
SU782167A1 (ru) | Счетчик со взвешенным кодированием | |
SU1254479A1 (ru) | Умножитель числа импульсов | |
SU1181133A2 (ru) | Счетчик | |
SU1084749A1 (ru) | Устройство дл допускового контрол последовательностей импульсов | |
SU430363A1 (ru) | Струйный десятичный счетчик | |
SU1003351A1 (ru) | Счетчик с параллельным переносом | |
SU1285605A1 (ru) | Кодовый преобразователь | |
SU879780A2 (ru) | Реверсивный счетчик | |
SU1372361A1 (ru) | Асинхронный последовательный регистр | |
SU1476459A1 (ru) | Арифметическое устройство | |
SU840850A1 (ru) | Пневматический счетчик импульсов | |
SU1103220A1 (ru) | Устройство дл сравнени кодов | |
SU1236616A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный |