SU1078632A1 - Троичный счетный триггер - Google Patents

Троичный счетный триггер Download PDF

Info

Publication number
SU1078632A1
SU1078632A1 SU823529448A SU3529448A SU1078632A1 SU 1078632 A1 SU1078632 A1 SU 1078632A1 SU 823529448 A SU823529448 A SU 823529448A SU 3529448 A SU3529448 A SU 3529448A SU 1078632 A1 SU1078632 A1 SU 1078632A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
elements
inputs
zero
Prior art date
Application number
SU823529448A
Other languages
English (en)
Inventor
Николай Григорьевич Коробков
Людмила Васильевна Коробкова
Анатолий Емельянович Лебеденко
Клайд Константинович Фурманов
Original Assignee
Харьковский Ордена Ленина Авиационный Институт Им.Н.Е.Жуковского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский Ордена Ленина Авиационный Институт Им.Н.Е.Жуковского filed Critical Харьковский Ордена Ленина Авиационный Институт Им.Н.Е.Жуковского
Priority to SU823529448A priority Critical patent/SU1078632A1/ru
Application granted granted Critical
Publication of SU1078632A1 publication Critical patent/SU1078632A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

ТРОИЧНЫЙ СЧЕТНЫЙ ТРИГГЕР, содержащий входную шину, две управл ющие шины, элемент ИЛИ/ИЛИ-НЕ и дев ть элементов ИЛИ-НЕ, выход первого из которых соединен с Первыми входами второго и третьего элементов ИЛЙ-НЕ, выход второго элемента ИЛИ-НЕ соединен с первыми входами первого, четвертого элементов ИЛИ-НЕ и с вторым входсии третьего элемента ИЛИ-НЕ, выход которого соединен с вторыми входами первого и второго элементов ИЛИ-НЕ, выходы четвертого, п того и шестого элементов ИЛИ-НЕ соединены соответственно с первыми входами п того, шестого элементов ИЛИ-НЕ и с втор«м входом п того элемента ИЛИ-НЕ, выход которого соединен с третьими входами первого и -второго элементов ИЛИ-НЕ и с вторым входом четвертого элемента ИЛИ-НЕ, третий вход которого соединен с первой управл к цей шиной, выходы седьмого , восьмого и дев того элементов ИЛИ-НЕ соединены соответственно с первыми входами восьмого, дев того элементов ИЛИ-НЕ и с вторым входом восьмого элемента ИЛИ-НЕ, выход которого соединен с третьим входом третьего элемента ИЛИ-НЕ, четвертый вход которюго соединен с четвертым входе второго элемента ИЛИ-НЕ и с пр мым выходом элемента ИЛИ/ИЛИ-НЕ, инверсклй выход icoToporo соединен с третьими входами п того и восьмого элементов ИЛИ-НЕ, втора  управл юща  шина И входна  шина соединены соответственно с вторым входом дев того элемента ИЛИ-НЕ и с входом элеменШ та ИЛИ/ИЛИ-НЕ, отличающийV ) с   тем, что, с пелью повьаиени  надежности, в него введен дес тый элемент ИЛИ-НЕ, а первый элемент ИЛИ-НЕ расширен пр мым выходом, который соединен с первым входом дес того элемента ИЛИ-НЕ, выход которого соединен с вторыми входами шестого и седьмого элементов ИЛИ-НЕ-, третьи входы которых соединены соответственно с второй и первой управл ющими шинами, выходы третьего, восьмого элементов ИЛИ-НЕ и пр мой выход элемента ИЛИ/ИЛИ-НЕ соединены соответственно с третьим входом дев того элемента ИЛИ-НЕ, с четвертым входом первого элемента ИЛИ-НЕ и с вторымвходом дес того элемента ИЛИ-НЕ.

Description

Изобретение относитс  к автомати ке и вычислительной технике, а боле конкретно к многоустойчивым пере ( четным схемам, выполненным на двоичных логических элементах, и может быть использовано дл  построени  счетчиков, делителей частоты, распр делителей импульсов и т.д. Известен троичный счетный тригге содержащий входную шину, элемент ИЛИ-НЕ/ИЛИ, основной и вспомогатель ный триггеры, построенные на элементах ИЛИ-НЕ f| . Недостатками известного устройст ва  вл ютс  относительна  сложность сравнительно невысокое быстродейств и ограниченность функциональных возможностей. Наиболее близким техническим решением к предлагаемому  вл етс  тро ичный счетный триггер, содержащий входну шину, две управл ющие шины, элемент ЙЛИ/ИЛИ-НЕ и дев ть элементов ИЛИ-НЕ, выход первого из которы соединен с первыми входами второго и третьего .элементов ИЛИ-НЕ, выход второго элемента ИЛИ-НЕ соединен с первыми входами первого, четвертого элементов ИЛИ-НЕ и с вторым входом третьего элемента ИЛИ-НЕ, выход которого соединен с вторыми входами первого и второго элементов ИЛИ-НЕ, иходы четвертого, п того и шестого элементов ИЛИ-НЕ соединены соответственно с первыми входами п того, шестого элементов ИЛИ-НЕ и с вторым входом п того элемента ИЛИ-НЕ, выход которого соединен с третьими . входами первого, второго элементов ИЛИ-НЕ и с вторым входом четвер того элемента ИЛИ-НЕ, третий вход соединен с первой управл ющей шиной, выходы седьмого, восьмого и дев того элементов ИЛИ-НЕ соединены соответственно с первыми входами восьмого,.дев того элементов ИЛИ-НЕ и с вторым входом восьмого элемента ИЛИ-НЕ, выход которого соединен с третьим входом треьего элемента ИЛИ-НЕ, четвертый вход которого соединен с четвертым входом второго элемента ИЛИ-НЕ и с пр мым выходом элемента ИЛИ/ИЛИ-НЕ, инверсный выход которого соединен с третьими входами П того и восьмого элемейтов ИЛИ-НЕ, втора  управл юща  шина и входна  шина соединены соответственно с вторым входом дев того элемента ИЛИ-НЕ и с.входом элемейva ИЛИ/ИЛИ-НЕ, выход четвертого элемента ИЛИ-НЕ соединен с четвертым входом п того элемента ИЛИ-НЕ и с вторым входом шестого элемента ИЛИ-Н выход которого соединен с четвертым входом четвертого элемента ИЛИ-НЕ и с п тыми входами второго и третьего элементов ИЛИ-НЕ, шестые входы которых соединены с выходом восьмого элемента ИЛИ-НЕ, выход дев того эле мента ИЛИ-НЕ и с вторым входом седь- мого элемента ИЛИ-НЕ, выход которого соединен с третьим входом дев того элемента ИЛИ-НЕ и соединен с четвертым входом первого элемента ИЛИ-НЕ и с седьмым входом второго элемента ИЛИ-НЕ, выход четвертого элемента ИЛИ-НЕ соединен с п тым входом первого элемента ИЛИ-НЕ и.с седьмым входом третьего элемента ИЛИ-НЕ, выход дев того элемента ИЛИ-НЕ соединен с шестым входом первого элемента ИЛИ-НЕ, седьмой вход которого соединен с пр мым выходом элемента ИЛИ/ИЛИ-НЕ, инверсный выход которого соединен с третьими входами шестого , седьмого элементов ИЛИ-НЕ, с четвертым входом дев того элемента ИЛИ-НЕ и с п тым входом четвертого элемента ИЛИ-НЕ, перва  управл юща  шина соединена с четвертыми входами п того и шестого элементов ИЛИНЕ , втора  управл юща  шина соединена с четвертыми входами седьмого и восьмого элементов ИЛИ-НЕ, п тые входы которых соединены с выходом третьего элементов ИЛИ-НЕ и соединены с шестым входом четвертого элемента ИЛИ-НЕ и с п тым входом п того элемента ИЛИ-НЕ, выход второго элемента ИЛИ-НЕ соединен с п тым входом шестого, дев того и с шестым входом седьмого элементов ИЛИ-НЕ, выход первого элемента ИЛИ-НЕ соединен с шестыми входами п того, шестого , восьмого п дев того элементов ИЛИ-НЕ И. Однако известное ус-тройство характеризуетс  относительно малой надежностью , вызванной большим количеством межэлементных св зей. Цель изобретени  - повышение надежности . Дл  достижени  поставленной цели в троичный счетный триггер, содержащий входную шиНу, две управл ющие ШИВЫ, элемент ИЛИ/ИЛИ-НЕ и дев ть элементов ИЛИ-НЕ-, выход первого из которых соединен с первыми входами второго и третьего элементов ИЛИ-НЕ, выход второго элемента ИЛИ-НЕ соединен с первыми входами первого, четвертого элементов ИЛИ-НЕ и с вторым входом, третьего элемента ИЛИ-НЕ,выход которого соединен с вторыми входами первогои второго элементов ИЛИ-НЕ соединены соответственно с первыми входами п того, шестого элементов ИЛИ-НЕ и с вторым входом п того элемента ИЛИ-НЕ, выход которого соединен с третьими входами первого и второго элементов ИЛИ-НЕ и с вторым входом.четвертого элемента ИЛИ-НЕ, третий вход которого соединен с первой управл ющей шиной, выходы седьмого , BOCbMorofи. дев того элементов ИЛИ-НЕ соединены соответственно
с первыми входами восьмого, дев тог элементов ИЛИ-НЕ и с вторым входом восьмого элемента ИЛИ-НЕ, выход которого соединен с третьим входом третьего элемента ИЛИ-НЕ, четвертый вход которого соединен с четвертым входом второго элемента ИЛИ-НЕ и с. пр мым выходом элемента ИЛИ/ИЛИ-НЕ, инверсный выход которого соединен с третьими входами п того и восьмого элементов ИЛИ-НЕ, втора  управл юща шина и входна  шина соединены соответственно с вторым входом дев того элемента ИЛИ-НЕ и с входом элемента ИЛИ/ИЛИ-НЕ, введен дес тый элемент ИЛИ-НЕ, а первый элемент ИЛИ-Н расширен пр мым выходом, который соединен с первым входом дес того элемента ИЛИ-НЕ, выход которого соединен с вторыми входами шестого и о седьмого элементов ИЛИ-НЕ, третьи входы которых соединены соответственно с второй и первой управл ющими шинами, выходы третьего, 1восьмо го элементов ИЛИ-НЕ и пр мой выход :элемента ИЛИ/ИЛИ-НЕ соединены соот ветственно с третьим входом дев того элемента ИЛИ-НЕ, с четвертым входом первого элемента ИЛИ-НЕ и с вторым входом дес того элемента ИЛИ-НЕ
На чертеже представлена схема троичного счетного триггера.
Инверсный выход элемента 1 соединен с первыми входами элементов
2и 3, выход элемента 2 соединен с первыми входами элёмейтов 1 и 4 и вторым входом элемента 3, выход которого соединен с вторыми вхЬдами элементов 1 и 2 и первым входом элемента 9| выход элемента 4 соединен с первым входом элемента 5, выход которого соединен с вторым входом элемента 4, третьими входами элементов 1 и 2 и первым входном элемента б; выход элемента б соединен с вторым- входом элемента 5; выход элемента 7 соединен с первым входом элемента 8, выход которого соединен с четвертым входом элемента 1, с третьим входом элемента 3, первым входом элемента 7 и вторым входом элемента 9; выход элемента
9 соединен с вторым входом элемента 8; выход элемента 10 соединен с вторыми входами элементов б и 7; пр мой выход элемента 11 соединен, с четвертыми входами элементов 2 и
3и первым входом элемента 10, второй вход которого соединен с пр -, мьм-выходом элемента 1, инверсный выход элемента 11 соединен с третьими входами элементов 5 и 8, вход элемента 11 соединен с входной шиной 12; управл юща  шина 13 соединена с третьими входами элементов
.4и 1, управл юща  шина 14 соединена с третьими входс1ми элементов б и 9.
Элементы 1-3 образуют троичный триггер, элементы 4-6 - первый двоичный триггер с дублированием нулеBL ..o плеча (за единичный выход первого двоичного триггера прин ть выход элемента 5) , элементы 7-9 второй двоичный триггер с дублированием нулевого плеча (за единичный выход второго двоичного триггера прин т выход элемента 8).
Режим работы устройства определ етс  характером потенциалов на управл ющих шинах 13 и 14. При нулевом уровне на шине 13 и единичном на шине 14 на выходах элементов б и 9 будут посто нно иметь место уровни логического нул , первый двоичный триггер по сути будет образован элементами 4 и 5, а второйэлементами 7 и 8. При единичном уровне на шине 13 и нулевом на шине 14 нулевые уровни посто нно будут поддерживатьс  на выходах элементов 4 и 7 и тогда первый двоичный триггер будет образован элементами 5 и б, второй - элементами
5 В и 9. В первсми случае троичный счетный триггер работает в режиме пр мого счета, во втором случае в режиме обратного счета. Одновременна  подача на шины управлени 
0 двух нулей или двух единиц запрещена .
В исходном состо нии на входной шине 12 имеет место уровень логического , нул  (, при этом на пр мом выходе элемента 11 также будет уровень логического нул , а на инверсном - уровень логической единицы В этом случае на единичных выходах двоичных триггеров будет уровень
0 логического нул , следовательно, троичный триггер может находитьс  в любом из трех его возможных состо ний: в нулевом, определ емс  уровнем логической единицы на инверсном выходе элемента 1 (100), единичном, определ емом уровнем логической единицы на выходе элемента 2 (010) , в состо нии двойки, определ емой уровнем логической единицы на выходе элемента 3 (OOl) .
0 Пусть он находитс  в нулевом состо нии , на пр мом выходе элемента 1 при этом будет уровень логического нул , в силу чего на выходе элемента 10 будет уровень логической еди5 ницы, следовательно, второй двоичный триггер будет находитьс  в состо нии гашени , определ емом уровнем логического нул  на обоих его выходах. Состо ние первого двоично0 го триггера нулевое (уровень логического нул  на выходе элемента 5 и логической единицы на выходе элемента 4). При поступлении на вход устройства положительного импульса () второй двоичный триггер из
5
состо ни  гашени  перейдет в единичное состо ние (ypOBeib логическо единицы на выходе элемента 8, нул  ча выходе элемента 7). Троичный тригер перейдет в состо ние гашени  (ООО) , на, пр мом выходе элемента 1 при этом будет уровень логической единицы, на выходе элемента 10 сформируетс  уровень логического нул . По окончании входного положительног импульса () троичный триггер перейдет из состо ни .гашени  в единичное , единичный потенциал на пр мом выходе элемента 1 при этом не изменитс , следовательно, не изменитс  нулевой потенциал на выходе элемента 10, в результате чего второй двоичный триггер из единичного состо ни  перейдет в нулевое, первый двоичный триггер-из нулевого состо ни  перейдет в состо ние гашени . При поступлении следующего входного импульса первый двоичный триггер из состо ни  гашени  перейдет в единичное, троичный тригге перейдет в состо ние гашени , нулевое состо ние второго двоичного триггера останетс  неизменным. По окончании входного импульса троичный триггер перейдет из состо ни  гашени  в состо ние двойки, первый двоичный триггер из состо ни  единицы перейдет в состо ние нул , нулевое состо ние второго двоичного ivnrrepa не изменитс  поскольку на пр мом, выходе элемента 1 будет оставатьс  уровень логической единицы , поддержив-ающий уровень логического нул  на выходе элемента 10. При поступлении следуниаего входного импульса троичный триггер перейдет в нулевое состо ние, на пр мом выходе элемента 1 произойдет формирование уровн  логического нул , поступающего на вход элемента 10, однако на выходе его будет оставатьс  уровень нул , поскольку на вторсж его входе действует уровень единицы (). Нулевое состо ние второго двоичного триггера останетс  неизменным , первый двоичный триггер также .будет оставатьс  в нуле. По окон чании входного цмпульса на выходе элемента 10 произойдет формирование уровн  логической единицы, в резуль ,тате чего вторрй двоичный триггер перейдет в состо ние гаиени , нулевое состо ние первого двоичного триггера не изменитс , троичный триггер также будет в состо нии нул . При поступлении следующих импульсов процессы будут повтор тьс . .Таким образом, в результате воздействи  входных импульсов происходит порледовательный переход схемы из состо ни  100 в состо ние 010, из состо ни  010 в, состо ние 001,из состо ни  001 « состо ние 100 и т.д
в режиме обратного счета в исходном состо нии () на единичном выходе первого двоичного триггера (образованного элементами 5 и 6) и второго (образованного элементами 8 и 9 такхсе имеет место уровень логического нул , следовательно, как и в предыдущем режиме троичный триггер может находитьс , в .любом из трех его возможных состо ний. Если он находитс  в нулевом состо нии, характеризуемым уровнем логического нул  на выходах элементов 2 и 3 и пр мом выходе элемента 1, то на выходе элемента 10 будет уровень, логической единицы следовательно, первый двоичный триггер будет находитс  в состо нии гаыени , а в,торой - в состо нии нул  (нулевой уровень на выходе элемента 8 и единичный уровень на выходе элемента 9 . При поступлении на вход устройства положительного импульса, () первый двоичнйй триггер перейдет из состо ни  гашени  в единичное {уровень единицы на выходе элемента 5 и нул  на выходе элемента б). Троичныйтриггер перейдет в состо ние гашени  (ООО), сформировавшийс  уровень лолгической единицы на пр мом выходе элемента 1 приведет к формированию нул  на выходе элембнта 10. Нулевое состо ние второго двоичного триггера не изменитс .По окончании входного импульса () троичныи триггер переидет из состо ни  гашени .в состо ние двойки (001) , единичный потенциал на пр мом выходе элемента 1 при этом не.изменитс , следовательно, останетс  неизменным нулевой потенциал на выходе элемента 10, в результате чего первый двоичный триггер перейдет из состо ни  единицы в состо ние нул , а второй - в состо ние гашени . При постуцлении следующего входного импульса второй двоичный триггер из состо ни  гашени  перейдет в единичное, троичный триггер перейдет в состо ние гашени , нулевое состо ние первого двоичного триггера не изменитс . По окончании входного импульса троичный триггер перейдет из состо ни  гашени  в состо ние единицы, второй двоичный триггер из состо ни  единицы перейдет в состо ние нул , нулевое состо ние первого двоичного триггера не изменитс ; так как на пр мом выходе элемента 1 будет оставатьс  уровень логической единицы, обеспечивающий уровень логического нул  на выходе элемента 10. При поступлеHHii у1едующего входного импульса : троич1шй триггер перейдет в нулевое состо й1Ие, на пр мом выходе элемента 1 произойдет формирование уровн  логического нул , поступающего на вход элемента 10, однако на вы

Claims (1)

  1. ТРОИЧНЫЙ СЧЕТНЫЙ ТРИГГЕР, содержащий входную шину, две управляющие шины, элемент ИЛИ/ИЛИ-НЕ и девять элементов ИЛИ-НЕ, выход первого из которых соединен с Первыми входами второго и третьего элементов ИЛЙ-НЕ, выход второго элемента ИЛИ-НЕ соединен с первыми входами первого, четвертого элементов ИЛИ-НЕ и с вторым входом третьего элемента ИЛИ-HE, выход которого соединен с вторыми входами первого и второго элементов ИЛИ-HE, выходы четвертого, пятого и шестого элементов ИЛИ-НЕ соединены соответственно с первыми входами пятого, шестого элементов ИЛИ-HE и с вторым входом пятого элемента ИЛИ-HE, выход которого соединен с третьими входами первого и второго элементов ИЛИ-HE и с вторым входом четвертого элемента ИЛИ-НЕ,· третий вход которого соединен с первой управляющей шиной, выходы седьмого, восьмого и девятого элементов ИЛИ-НЕ соединены соответственно с первыми входами восьмого, девятого элементов ИЛИ-НЕ и с вторым входом восьмого элемента ИЛИ-НЕ, выход которого соединен с третьим входом третьего элемента ИЛИ-НЕ, четвертый вход которого соединен с четвертым входсм второго элемента ИЛИ-НЕ и с прямым выходом элемента ИЛИ/ИЛИ-НЕ, инверсклй выход которого соединен с третьими входами пятого и восьмого элементов ИЛИ-НЕ, вторая управляющая шина и входная шина соединены соответственно с вторым входом девятого элемента ИЛИ-НЕ и с входом элемен- щ та ИЛИ/ИЛИ-НЕ, отличающийс я тем, что, с целью повьаиения надежности, в него введен десятый элемент ИЛИ-НЕ, а первый элемент ИЛИ-НЕ расширен прямым выходом, который соединен с первым входом десятого элемента ИЛИ-НЕ, выход которого , соединен с вторыми входами шестого и седьмого элементов ИЛИ-НЕ, третьи входы которых соединены соответственно с второй и первой управляющими шинами, выходы третьего, восьмого элементов ИЛИ-НЕ и прямой выход элемента ИЛИ/ИЛИ-НЕ соединены соответственно с третьим входом девятого элемента ИЛИ-НЕ, с четвертым входом первого элемента ИЛИ-НЕ и с вторымвходом десятого элемента ИЛИ-НЕ.
SU823529448A 1982-12-24 1982-12-24 Троичный счетный триггер SU1078632A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823529448A SU1078632A1 (ru) 1982-12-24 1982-12-24 Троичный счетный триггер

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823529448A SU1078632A1 (ru) 1982-12-24 1982-12-24 Троичный счетный триггер

Publications (1)

Publication Number Publication Date
SU1078632A1 true SU1078632A1 (ru) 1984-03-07

Family

ID=21041734

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823529448A SU1078632A1 (ru) 1982-12-24 1982-12-24 Троичный счетный триггер

Country Status (1)

Country Link
SU (1) SU1078632A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Патент US 3508033, кл.- Н 03 К 23/02, 1970. 2. Ав.торское свидетельство СССР 851785., кл. Н 03 К 29/00, 1979 (прототип). *

Similar Documents

Publication Publication Date Title
US4433372A (en) Integrated logic MOS counter circuit
US4100429A (en) FET Logic circuit for the detection of a three level input signal including an undetermined open level as one of three levels
US3971960A (en) Flip-flop false output rejection circuit
US4897645A (en) Broadband signal switching equipment
SU1078632A1 (ru) Троичный счетный триггер
US3657570A (en) Ratioless flip-flop
GB1282668A (en) A pulse regenerating circuit
SU1075417A1 (ru) Двоично-троичный счетный триггер
SU369715A1 (ru) Троичный потенциальный триггер
GB1196763A (en) High Speed Memory Logic Network.
GB1088193A (en) Electronic counter
Hanyu et al. Asynchronous multiple-valued VLSI system based on dual-rail current-mode differential logic
SU871341A2 (ru) Счетное устройство
SU396814A1 (ru) Всесоюзная
SU517162A1 (ru) Элемент пам ти с трем устойчивыми состо ни ми
SU517164A1 (ru) Счетчик импульсов с управл емым коэффициентом пересчета
SU476687A1 (ru) Реверсивный счетчик
SU419983A1 (ru) Многоканальный резервированный триггер
SU497733A1 (ru) Счетчик импульсов в телеграфном коде
SU764138A1 (ru) Троичный счетный триггер
SU372696A1 (ru) ДВУХПОЗИЦИОННЫЙ ключ КОММУТАЦИИ ИМПУЛЬСНЫХ СИГНАЛОВ
SU1201876A1 (ru) Многостабильный триггер
SU1257839A1 (ru) Реверсивный счетчик
SU364964A1 (ru) Всесоюзная пат?111110-1шяп?!
SU472460A1 (ru) Феррит-диодный двоичный счетчик