SU396814A1 - Всесоюзная - Google Patents

Description

1

Изобретение отпоситс  к области радиоэлектроники и может быть использовано в различных устройствах автоматики и вычислительной техники.

Известно устройство, содержащее триггер пам ти, два коммутационных триггера, выполненные на потенциальных логических элементах «И - НЕ, «И - ИЛИ - НЕ, и шины «Запись п «Вход.

Недостатком известного устройства  вл етс  больша  глубина той части схемы, в которой происходит подготовка триггера к записи входной информации: минимально допустимое врем  подготовки к записи (т. е. врем  задержки подачи сигнала «Записи после изменени  входного сигнала) определ етс  задержкой двух логических элементов , тогда как максимальное врем  самой записи определ етс  задерЛСкой трех логических элементов. Таким образом, врем  подготовки занимает существенную часть общего времени продвижени  информации от входа к выходу триггера. Это снижает быстродействие триггера.

Предложенное, устройство . от известного отличаетс  тем, что, с целью повышепи  быстродействи  входы пер-вой схемы «И элемента «И - ИЛИ - НЕ первого коммутационного триггера соединены соответственнно с единичным выходом этого же триггера и с

щиной «Зались п первым входо.м второй схемы «И, второй вход которой соединен с шиной «Вход, а третий вход второй схемы «И элемента «И - ИЛИ - НЕ первого коммутационного триггера соединен с единичным выходом второго коммутационного триггера.

Сущность предложенного устройства по сн етс  чертежом.

Устройство содержит триггер пам ти / на

логических элементах 2 и 3 («И-НЕ), первый коммутационный триггер 4 па элементах 5 («НЕ) и 6 («И - ИЛИ - НЕ с двум  схема-ми «И), второй коммутационный триггер 7 на элементах 8 и 9 («И - НЕ).

Информациопный вход устройства соединен с входом элемента .9 и с входом второй схемы «И элемента 6. Вход записи устройства соединен с входом элемента 5 и с входами первой и второй схемы «И элемента 6. Выход элемента 5 соединен с входом первой схемы «И элемента 6. Выход элемента 8 соединен с входом второй схемы «И элемента 6.

Схема работает следующим образом.

Входной сигнал поступает на элементы, коммутирующие прохождение -сигнала записи , со следующими задержками: на вход элемента 6 непосредственно, т. е. без задержки , на вход элемента 8 с задержкой

срабатывани  элемента 9.

Таки.м образом, врем  подготовки в данной -схеме определ етс  временем задержки только одного логического элемента.

Самоблокировка коммутационных триггеров обеспечиваетс : нри записи «О - св з ми с выхода элемента 8 на входы элементов 6 и 9 И с выхода элемента 9 на вход элемента 8, при записи «I - св з ми с выхода элемента 5 на вход элемента 6нс выхода элемента 6 на вход элемента 8.

Предмет изобретени 

Самоблокирующийс  триггер, содержащий тр.иггер (Пам ти, два :ком мутационных триггера , выполненные на потенциальных логических элементах «И - НЕ, «И - ИЛИ - ИЕ, и шины «Запись и «Вход, отличающийс  тем, что, с целью повышени  быстродействи , входы первой схемы «И элемента «И - ИЛИ - НЕ лервого коммутационного триггера соединены соответственно с единичным выходом этого же триггера и с щиной «Запись и первым входом второй схемы «И, второй вход которой соединен с щиной «Вход, а третий вход второй схемы «И элбмента «И - ИЛИ - НЕ первого коммутационного триггера соединен с единичным выходом второго коммутационного триггера.

выхоЗ,

выход О