SU395904A1

SU395904A1 - Разряд регистра

Info

Publication number: SU395904A1
Application number: SU1735229A
Authority: SU
Inventors: Ю. В. Беленький Г. И. Берлинков
Priority date: 1972-01-07
Filing date: 1972-01-07
Publication date: 1973-08-28

Description

1

Изобретение относитс к автоматике и вычислительной технике и может найти применение в интегральных схемах регистров на МДП-транзисторах.

Известны схемы разр да регистра, вьгнолненные на МДП-транзисторах, например схема разр да регистра, который содержит шину питани , иагрузочные и логические транзисторы, попарно образующие два последовательно соединенных инвертора, охваченных Обратной св зью с выхода на вход, и проходной транзистор, затвор -которого подключен .к шнне записи информации. Однако этим схемам свойственно невысокое быстродействие , вызванное длительным процессом зар да еМКостной нагрузки, особенно при выводе информации из микросхем.

Дл уменьшени длительности переходных процессов на выходе примен ют специальные буферные схемы иди увеличивают проводимость нагрузочного транзистора второго инвертора , поддержива требуемое отношение крутизны нагрузочного и логического транзисторов этого инвертора. В этом случае увеличиваетс ток, потребл емый от источника питани в статическоМ режиме при низком уровне выходного напр жени , что приводит к ухудшению энергетических параметров разр дной чейки.

Цель изобретени - улучшение электрических параметров схемы, а именно увеличение быстродействи разр да регистра, построенного на МДП-транзисторах.

Дл достижени поставленной цели в известную схему введен дополн 1тельный МДПтранзнстор , включенный таким образом, что его СТ01К соединен с шиной литани , исток-с выходной шиной разр да, а затвор - с шиной записи информации.

Па чертеже представлена предлагаема схема разр да регистра.

Разр д регистра построен на полевых МДП-траизисторах /-6 (вообще схемное ipemaHiHe регистра может быть и .други1м). В него введен дополнительный МДП-транзистор 7, сток которого подключен « шине питани 8, исток - к выходной шине .9 разр да, а затвор соединен с шиной 10 записи информации.

Па чертеже также обозначены вход // разр да регистра; эквивалентна емкость 12, наГружаюша выход разр да регистра, щина инверсных сигналов записи информации 13.

Запись входной информации в схеме осуществл етс ири поступлении импульсов заппси на шину 10. При этом инверсный сигнал записи на шине 13 закрывает транзистор обратной св зи 6 и входна информацн проходит через два инвертора, образоваииых транзисторами 1, 2 и 3, 4 на выход 9 ирн разомкнутой цепи обратной св зи.

«- «....«Mi-ei

f .. ,

I..ttS-.jjeea Включение транзистора 7 позвол ет быстро лерёзар жать емкость 12 через низкое сопротивление этого транзистора при незначительной увеличении потребл емой МОШ,ности, определ емом в этом случае скважностью импульсов заинси информации. врежиме хранени информации транзистор 7 всегда закрыт и величина потребл емой мощности ( не измен етс ПО Срав ению с известной схемой. Таким образом, удаетс повысить быстродействие или уменьшить величину потребл емой мощности в разр дной чейке регистра. Очевидно, что подобное техническое решение может быть использовано в любых регистрах

395904 ( как накопительных, так и сдвиговых) на МДП-трапзисторах, в которых перепись информации происходит Одновременно во всех разр дах и синхронизирована общим сигналом записи информации. Предмет изобретени Разр д регистра, содержащий МДП-транзисторы , отличающийс тем, чтО; с целью повыщени -быстродействи , он содержит дополнительный МДП-транзистор, сток которого соединен с шиной питани , исток - с выходной шиной разр да, а затвор подключен к шине заииси информации.