SU364112A1 - Счетное устройство, сохраняющее информацию при перерывах питания - Google Patents

Счетное устройство, сохраняющее информацию при перерывах питания

Info

Publication number
SU364112A1
SU364112A1 SU1690218A SU1690218A SU364112A1 SU 364112 A1 SU364112 A1 SU 364112A1 SU 1690218 A SU1690218 A SU 1690218A SU 1690218 A SU1690218 A SU 1690218A SU 364112 A1 SU364112 A1 SU 364112A1
Authority
SU
USSR - Soviet Union
Prior art keywords
power supply
information during
during power
triggers
inputs
Prior art date
Application number
SU1690218A
Other languages
English (en)
Inventor
Г. Б. Селезнев Л. С. Трифонова И. П. Калинкин
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1690218A priority Critical patent/SU364112A1/ru
Application granted granted Critical
Publication of SU364112A1 publication Critical patent/SU364112A1/ru

Links

Landscapes

  • Power Sources (AREA)

Description

Изобретение относитс  к вычислительной технике и может быть использовано в система .х агзтомати.ки и телеме.ханики.
Известны счетные устройства, сохран юш ,ие инфор.мацпю при перерывах питани , содержащле генератор однночны.х мпульсов, триггеры, элементы пам ти и ЛИНии задержки.
Однако эти устройства имеют ограниченные логические воз можности и не позвол ют примен ть транзисторы одного и того же типа проводимости.
С иелью расширени  логических возможностей в предлагае.мое устройство введены схемы запрета и схема сбор.ки, причем выход 1-еператора одиночных и.мпульеов соединен с одНИм аз установочных входов триггеров и через одну из линий задержки - со входами считывани  элементов пам ти и с одни-м ич входов схемы сборки, другой вход которой подключен к шине «ко.манды считывани , при этом выход схемы сборки через вторую линию задержки соединен с сигнальны.мн входами схе.м запрета, управл ющие входы которых соединены с выходами триггеров, а выходы схем запрета подключены ко входам элементов иа.м ти, выходы которых соединены со оторы.м.и установочными .входами триггеров.
На чертеже приведена блок-схема нредлагаемого счетного устройства.
Устройство работает следующим образом.
На его вход / поступают пмиульсы, количество которых считаетс  триггерами 2 до
прихода ко.манды окончани  счета, котора  иодаетс  на шипу 3 считывани . К нриходу этой команды каждый из триггеров 2 оказываетс  в определенном состо нии («1 ИЛ «О). Схе.мы 4 запрета каждого триггера 2 о.казываютс  либо открытыми, когда триггеры наход тс  в положении «1, либо закрыты.ми, когда триггеры наход тс  в положении «О.
Импульс окончани  счета, иройд  через схему 5 сборк, б задержки и открытые схе.мы 4 запрета, установ}1т эле.менты 7 па.м ти в положе}1ие «1. Остальные эле.менты 7 пам ти, схемы 4 запрета которых были
закрыты, останутс  в положении «О. Таки.м образом, после окончани  счета в элементах
7пам ти запишетс  ииформаци  о состо нии триггеров 2 устройства.
Если в какой-то .момент вре.мени произойдет отключение папр жеии  питаии  устройства , а затем его включение, то при по влении напр жени  питаии  сработает генератор
8одиночных импульсов. Импульс с его выхода установит все триггеры 2 в состо ние «О.
Через врем , равное времени заде1рж,ки линии 9, по витс  импульс на считывающих входах Эипементов 7 пам ти. При этом на выходах элементов пам ти, находившихс  в положении «1, по в тс  имлульсы, которые установ т соответствующие триггеры в положение «1.
На выходах элементов 7 пам ти, которые находились в положении «О, импульс1л не по в тс , и поэтому соответствующие им триггеры останутс  в положении «О.
Им пульс с выхода линии 9 задержали п.остулает также на вход схемы 5 сборки. Через врем , равное времени задержки линии 6, на вы1ходах элементов 7 пам ти по 1вл етс  импульс , который вновь запишет в них восстановленное состо ние триггеров 2 устройства.
Таким образом, после отключени  питани  и затем его включени  каждый из триггеров 2 устанавливаетс  в положение, соответствующее его положению до выключени  питани .
П р е д .м е т изобретени 
Счетное устройство, сохран ющее информацию при перерывах питани , содержащее
генератор одиночных импульсов, триггеры, элементы пам ти и линии задержки, отличающеес  тем, что, с целью расширени  логических возможностей, в него введены схемы запрета и схема сборки, причем выход генератора одиночных ИМ1пульсав соединен с одним из уста-новочных 1входов триггеров и через одну из линий задержки - со входами считывани  элементов пам ти и с одним из входов схемы еборки, другой вход которой подключей к шине «команды считывани , при этом ;выход схемы сборки через вторую линию задержки соединен с сигнальны.ми входами схем запрета, управл ющие входы которых соеди;нены с выходами триггеров, а выходы схем запрета подключены ко входам элементов пам ти, выходы которых соединены со вторыми установочными входами триггеров.
QHIl
J
SU1690218A 1971-08-16 1971-08-16 Счетное устройство, сохраняющее информацию при перерывах питания SU364112A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1690218A SU364112A1 (ru) 1971-08-16 1971-08-16 Счетное устройство, сохраняющее информацию при перерывах питания

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1690218A SU364112A1 (ru) 1971-08-16 1971-08-16 Счетное устройство, сохраняющее информацию при перерывах питания

Publications (1)

Publication Number Publication Date
SU364112A1 true SU364112A1 (ru) 1972-12-25

Family

ID=20485727

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1690218A SU364112A1 (ru) 1971-08-16 1971-08-16 Счетное устройство, сохраняющее информацию при перерывах питания

Country Status (1)

Country Link
SU (1) SU364112A1 (ru)

Similar Documents

Publication Publication Date Title
US3684897A (en) Dynamic mos memory array timing system
SU364112A1 (ru) Счетное устройство, сохраняющее информацию при перерывах питания
SU424234A1 (ru) Сдвигающий регистр
SU420129A1 (ru) Счетчик с предустановкой
SU446052A1 (ru) Буферное запоминающее устройство
SU363212A1 (ru) Инвертор
SU476523A1 (ru) Устройство дл формировани импульсов в системах контрол электрических соединений
SU470927A1 (ru) Устройство мажоритарного декотировани при трехкратном повторении дискретной информации
SU1443171A1 (ru) Делитель частоты следовани импульсов
SU907814A2 (ru) Генератор импульсов с управл емой частотой
SU394792A1 (ru) УСТРОЙСТВО дл ОБНАРУЖЕНИЯ КОНЦА
SU373885A1 (ru) Счетчик импульсов на потенциальных элементах
SU476601A1 (ru) Устройство сдвига цифровой информации
SU410558A1 (ru)
SU446055A1 (ru) Устройство дл сравнени двоичных чисел
SU466508A1 (ru) Устройство дл сравнени двоичных чисел
SU411639A1 (ru)
SU474051A1 (ru) Устройство дл ввода информации в сдвиговый регистр
SU403049A1 (ru) Преобразователь кода в напряжение
SU551702A1 (ru) Буферное запоминающее устройство
SU955015A1 (ru) Устройство дл опроса источников дискретных сообщений
GB1169095A (en) Improved Interface System for Digital Computers and Serially Operated Input and Output Devices
SU459800A1 (ru) Запоминающее устройство
SU396814A1 (ru) Всесоюзная
SU450233A1 (ru) Запоминающее устройство