SU1527708A1 - Устройство дл задержки фронтов импульсных сигналов - Google Patents

Устройство дл задержки фронтов импульсных сигналов Download PDF

Info

Publication number
SU1527708A1
SU1527708A1 SU874256866A SU4256866A SU1527708A1 SU 1527708 A1 SU1527708 A1 SU 1527708A1 SU 874256866 A SU874256866 A SU 874256866A SU 4256866 A SU4256866 A SU 4256866A SU 1527708 A1 SU1527708 A1 SU 1527708A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
key
input
circuit
integrating
Prior art date
Application number
SU874256866A
Other languages
English (en)
Inventor
Александр Константинович Шабанов
Original Assignee
Предприятие П/Я В-8835
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8835 filed Critical Предприятие П/Я В-8835
Priority to SU874256866A priority Critical patent/SU1527708A1/ru
Application granted granted Critical
Publication of SU1527708A1 publication Critical patent/SU1527708A1/ru

Links

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в устройствах дл  формировани  задержек фронтов импульсных сигналов в управл ющих устройствах систем передачи и обработки информации. Цель изобретени  - увеличение стабильности формируемых задержек - достигаетс  за счет сокращени  времени подготовки устройства. Дл  этого в устройство введены ключ отрицательной обратной св зи и два резистора смещени . На чертеже показаны входной ключ 1 с открытым коллектором, пороговый элемент 2 с релейной переходной характеристикой, ключ 3 отрицательной обратной св зи, интегрирующа  RC-цепь 4, резисторы 5,6 и 7, вход 9 устройства, шина 10 питани . 1 ил.

Description

Изобретение относитс  к импульс- нон технике и может найти применение дл  формировани  задержек фронтов импульсных сигналов в управл ющих устройствах систем передачи и обработки информации.
Цель изобретени  - увеличение стабильности формируемых задержек за счет сокращени  времени подготов- ки устройства.
изобретени   вл етс  введение ключа отрицательной обратной св зи и двух резисторов смещени , обеспечивающие сокращение времени подготовки устройства, чем достигаетс  увеличение стабильности формируемых задержек, при длительности импульсов , незначительно превышающих врем  задержек, за счет исключени  экспоненциального процесса измене- Ш1Я напр жени  на емкости интегрирующей RC-цепи до установившего во времени значени  (после достижени  порога срабатывани  порогового элемен- та, при формировании задержки предшествующего фронта импульсного сигнала ) , которое достигаетс  фиксированием напр жени  на емкости на достигнутом к моменту срабатьшани  порого- вого устройства уровне, что обеспечиваетс  ключом отрицательной обратной св зи и резисторами смещени .
На чертеже изображена схема устроства .
Устройство содержит входной ключ 1 с открытым коллектором на выходе, пороговый элемент 2 с релейной переходной характеристикой, ключ 3 отри- цатепьной обратной св зи с открытым коллектором на выходе, интегрирую- исую RC-цепь А, входом соединенную с выходом входного ключа 1, а выходом с входом порогового элемента 2, зар  ший резистор 5 и два резистора 6 и 7 смещени , причем выход порогового элемента 2 соединен с выходом 8 устройства и входом ключа 3 отрицательной обратной св зи, вход входного ключа соединен с входом 9 устройства зар дный резистор 5 включен между выходом входного ключа 1 и 10 питани , а резисторы 6 и 7 смещени  одним выводом соединены с выходом ключа 3 отрицательной обратной св зи
а другим соответственно один резистор 6 смещени  с шиной 10 питани , а другой резистор 7 смещени  с выходом интегрирующей RC-цепи 4. Входной
Q
5
Q
5
ключ 1 и ключ 3 отрицательной обратной св зи могут быть выполнены, например, на транзисторах или интегральных микросхемах, имеющих выходной каскад с открытым коллектором,а в качестве порогового элемента с релейно) переходной характеристикой может использоватьс  ,например, триггер Шмитта , собранный на дискретных элементах или в интегральном исполнении.
Устройство работает следующим образом.
До прихода положительного фронта импульсного сигнала на вход 9 устройства поступает уровень Лог.О, при этом на выходе входного ключа 1 и порогового элемента 2,  вл ющегос  выходом 8 устройства,- также Лог.О, а на выходе ключа 3 отрицательной обратной св зи - Лог о) или Обрьш, поскольку он имеет выход типа открытый коллектор о При этом ток, протекающий от шины 10 питани  через последовательно включенные резисторы 6 и 7 смещени , резистор интегрирующей КС-цепи 4 и открытый выход входного ключа 1, обеспечивает на выходе интегрирующей цепи исходное напр жение, равное порогу переключени  порогового элемента 2 в О.
После прихода на вход 9 устройства положительного фронта импульса, на выходе входного ключа 1 формируетс  уровень ЛоГо или Обрыв и начинаетс  зар д емкости интегрирующей RC-цепи 4 током, протекающим от шины питани  через две параллельные цепи: последовательно соединенные резисторы 6 и 7 смещени  и последовательно соединенные зар дный резистор 5 и резистор интегрирующей RC- цепи 4. Врем  задержки положительного фронта импульсного сигнала равно времени нарастани  напр жени  на входе порогового элемента 2 до уровн  переключени  его в состо ние 1.
При достижении этого уровн  на выходе устройства 8 по вл етс  задержанный импульсный сигнал уровн  Лог., ключ 3 отрицательной обратной св зи переключаетс  и обеспечивает на выходе состо ние Лог.О, при этом напр жение на выходе интегрирующей RC-цепи 4 зафиксируетс  на достигнутом уровне, равном порогу переключени  порогового элемента 2 в 1. Фиксаци  этого уровн  обеспечиваетс  током, протекающим от шины
10 питани  через зар дный резистор 5, резистор интегрирующей RC-цепи 4, резистор 7 смещени  и открытый выход ключа 3 отрицательной обратно св зи.
После прихода на вход 9 устройства отрицательного фронта импульса на выходе входного ключа 1 формируетс  уровень Лог.О и начинаетс  разр д емкости интегрирующей RC-цепи 4 через две параллельно включенные цепи: резистор интегрирующей RC-цепи 4, выход открытого входного ключа 1, резистор 7 смещени , выход открытого ключа 3 отрицатепьной обратной св зи. Врем  задержки отрицательного фронта импульсного сигнала равно времени разр да емкости интегрирующей RC-цепи до уровн  переключени  в состо ние о порогового элемента 2.
При достижении на выходе интегрирующей RC-цепи 4 напр жени  переключени  в О порогового злемента 2, он переключаетс  и на выходе 8 устройства по вл етс  задержанный сигнал уровн  Лог.О, ключ 3 отрицательной обратной св зи переключаетс  и обеспечивает на выходе состо ние Лог.1 или Обрьш, при этом напр жение на
27708
щее состо ние. При этом сразу после переключени  порогового элемента 2 устройство готово к формированию задержки противоположного фронта импульсного сигнала, причем длительность формируемой задержки стабильна, поскольку перезар дка интегрирующей НС-цепи 4 идет от установившегос  уровн  напр жени . Такие свойства устройства особенно полезны в управл ющих устройствах асинхронного обмена , в которых ответный сигнал может измен тьс  через врем  минимально отличающеес  от времени передачи на выход задержанного фронта управл ющего сигнала, а требовани  по стабильности формируемых задержек достаточно высоки.
10
15
20

Claims (1)

  1. Формула изобретени 
    Устройство дл  задержки фронтов импульсных сигналов, содержащее вход- 25 ной ключ с открытым коллектором на
    выходе, выход которого соединен с вхо,- дом интегрирующей RC-цепи и зар дным резистором, другим выводом подключенным к шине питани , и пороговый эле
    выходе интегрирующей RC-цепи 4 зафик- 30 мент с релейной переходной характерисируетс  на достигнутом уровне, равном порогу переключени  порогового элемента .2 в О.
    Фиксаци  этого уровн  обеспечиваетс  током, протекающим от шины 10 питани  через последовательно включенные резисторы 6 и 7 смещени , резистор интегрирукнцей RC-цепи 4 и открытый выход входного ключа 1.
    УСТОЙЧИВОСТЬ срабатьтани  порогово- дд смещени , которые соединены одним го элемента 2 в устройстве обеспечива- выводом с выходом ключа обратной св - етс  тем, что фиксаци  входного напр - аи, а другим соответственно первый - жени  на заданных уровн х через ключ с выходом интегрирующей RC-цепи, а 3 отрицательной обратной св зи осу- второй - с шиной питани , причем вход ществл етс  только после переключени  дз ключа обратной св зи соединен с вы- порогового элемента 2 в соответствую- ходом устройства.
    Редактор Н.Бобкова
    Составитель И.Поставнина Техред Л.Олийнык
    Заказ 7518/57
    Тираж 884
    ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    5
    стикой, вход которого соединен с выходом интегрирующей RC-цепи, а выход  вл етс  выходом устройства, отличающеес  тем, что, с целью увеличени  стабильности формируемых задержек за счет сокращени  времени подготовки, в него введены ключ отрицательной обратной св зи с открытым коллектором на выходе и два резистора
    Корректор М.Максимшпинец
    Подписное
SU874256866A 1987-06-04 1987-06-04 Устройство дл задержки фронтов импульсных сигналов SU1527708A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874256866A SU1527708A1 (ru) 1987-06-04 1987-06-04 Устройство дл задержки фронтов импульсных сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874256866A SU1527708A1 (ru) 1987-06-04 1987-06-04 Устройство дл задержки фронтов импульсных сигналов

Publications (1)

Publication Number Publication Date
SU1527708A1 true SU1527708A1 (ru) 1989-12-07

Family

ID=21308872

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874256866A SU1527708A1 (ru) 1987-06-04 1987-06-04 Устройство дл задержки фронтов импульсных сигналов

Country Status (1)

Country Link
SU (1) SU1527708A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР К 716143, кл. Н 03 К 5/13, 1980. Авторское свидетельство СССР № 917323, кл. Н 03 К 5/13, 1982. Николаев А.С. Задержка цифровых сигналов на пассивных КС схемах; Техника средств св зи. Сер. Техника приводной св зи, 1983, вып.7, с.72- 76. *

Similar Documents

Publication Publication Date Title
KR100292453B1 (ko) 트라이액 제어 회로
SU1527708A1 (ru) Устройство дл задержки фронтов импульсных сигналов
US3510689A (en) Bistable flip-flop circuit with memory
US3077544A (en) Controlled transmission gate utilizing conventional and four-layer diodes in bridge cnfiguration
US3167664A (en) Flip-flop using silicon controlled rectifiers
US3459974A (en) High speed binary flip-flop
SU1465965A1 (ru) Формирователь одиночных импульсов
SU1120487A1 (ru) Устройство подавлени дребезга
US3619667A (en) Bistable multivibrator
SU1252926A1 (ru) Формирователь длительности импульсов
RU2145768C1 (ru) Формирователь импульсов стабильной длительности
JPH0229117A (ja) リセット回路
US4629908A (en) MOS monostable multivibrator
SU1718370A1 (ru) Одновибратор
SU1525878A1 (ru) Формирователь импульсов
SU826424A1 (ru) Однотактный регистр сдвига
SU930623A1 (ru) Устройство дл исключени вли ни дребезга контакта
SU1450100A1 (ru) Транзисторный переключатель с защитой от перегрузок
SU1619383A1 (ru) Формирователь импульсов
SU1499453A1 (ru) Устройство дл защиты от дребезга контактов
SU1213519A1 (ru) Мультивибратор
SU1499454A1 (ru) Устройство дл защиты от дребезга контактов
SU1201903A1 (ru) Устройство защиты электрических цепей от дребезга контактов коммутационных устройств
SU1471288A1 (ru) Генератор одиночных импульсов регулируемой длительности
SU1690175A1 (ru) Счетный триггер