KR100292453B1 - 트라이액 제어 회로 - Google Patents

Abstract

일반적인 비싸지 않은 집적된 555 타이밍 회로는 제어 신호에 응답하여 트라이액 점호 각을 변화시키기 위하여 사용된다. 트라이액 펄스 발생기(3)는 AC 라인(2)의 각각의 영점 교차시에 펄스를 발생시킨다. 이러한 펄스는 사각파를 생성하는 가변 단발(one shot) 펄스 발생기(5)를 초기화시킨다. 상기 사각파 펄스는 제어 입력 신호의 크기에 의해 제어되는 후속의 시간 간격을 종료시킨다. 펄스 형성 회로(8)는 상기 단발 펄스 발생기(5)로부터의 사각파의 종료점에서 트라이액 점호 펄스를 발생시킨다.

Description

트라이액 제어 회로

트라이액은 AC 라인으로부터 전기적 부하에 의해 취해지는 전력을 제어하기 위하여 사용되는 반도체 소자이다. 상기 트라이액은 전력 장치용 모터 스피드 제어 수단과 빛의 제광 장치와 같은 많은 일반적인 적용에서 발견된다. 트라이액은 ″게이트″ 단자에 펄스 전류를 인가 받을 때까지 실제적으로 개방 회로이며, 여기에서 상기 트라이액은 ″주요 단자들″ 사이에서 흐르는 전류가 제로에 도달할 때까지 상기 트라이액은 단락 회로가 되고, 이때 상기 트라이액이 개방 회로로 되돌아가서 게이트 전류 펄스가 발생할 때까지 오픈 상태를 유지한다.

트라이액이 전기 부하와 AC 라인 사이에서 직렬로 접속되었다면, 상기 트라이액이 단락 회로가 될 때 상기 부하는 상기 라인에 연결된다. 트라이액이 개방 회로가 되는 사이클의 부분에서, 상기 부하는 실질적으로 상기 라인으로부터 분리된다. 상기 부하가 저항성이면, 상기 라인 전압과 부하 전부 모두 0일 때 상기 트라이액은 개방 회로 상태로 돌입한다. 모터와 같은 유도성 부하일 경우, 전류는 라인 전압이 0에 도달 한 후, 소정의 일정한 시간에 0에 도달한다. 따라서, 저항성 또는 저항성 및 유도성이 조합된 부하의 경우, AC 라인의 영점 교차와 관련한 게이트 전류 펄스의 타이밍을 제어하므로써, 부하 전력을 제어하는 것이 가능하다.

전력 장치의 스피드 제어 수단 및 빛의 제광 장치에 있어서, 게이트 펄스 타이밍을 변화시키는 것은 전위차계를 수동으로 조정하므로써 이루어진다. 그러나, 모터의 자동 제어 수단과 같은 트라이액이 존재하며, 여기에서 게이트 펄스 타이밍은 제어 전압에 응답하여 변화한다. 본 발명은 이같은 적용에 대하여 비싸지 않는 유용한 회로에 관한 것이다. 동일한 목적을 위한 회로는, 예를 들어 Ramshaw,R.S의 ″Power Electronics Semiconductor Switches″ 1993년 Champman 및 Hall의 198 쪽에서 보여진 바와 같은 종래의 기술에서 공시되었다. 그러나 본 발명은 조합내에 다른 회로와 공동으로 공지된 집적 회로, 즉 555 타이머를 사용하므로써 비용면과 소자 수면에서 상당한 감소를 제공하며, 이것은 단일의 낮은 비용의 패키지내에 제어 전압에 응답하여 트라이액 펄스 타이밍 제어를 위하여 필수적인 대부분의 기능 회로 블록을 포함한다.

상기 555 타이머는 자료 발표문에서 언급된 몇 개의 참조 문헌에서 개시되었다. 상기 555 타이머는 미국내 및 해외의 많은 대다수의 반도체 제조업자들에 의해 제조된다. 각 제조업자들의 555 부품 번호는 상이하나,(즉 LM555(내셔널 세미컨덕터), MC1555(모토롤라), CA555(해리스 세미컨덕터), NE555(텍사스 인스트루먼트)) 그러나 모든 부품은 명목상 동일한 소자이다. 따라서, 블록도 레벨에서는 용어 ″555 타이머 회로″는 특별한 회로의 부품 번호가 아닌 동일한 소자들을 포함하는 회로를 설계하기 위하여 사용된다. 상기 555 타이머는 냉장고 성애 제거 사이클 타이머와 같이 대량 생산된 회로에서 사용되므로, 저 비용으로 용이하게 사용할 수 있다. 게다가, 복수개의 555 타이머 회로는 두 개의 555 타이머 회로를 포함하는 556 타이머 회로와 같이 단일 칩 내에 집적된다. 본 발명에 관한 적용에 있어서, 555 타이머의 다른 유용성은, 존재하는 소자이며 특정 적용 또는 집적된 제어 시스템의 일부를 갖는 주문 제작된 집적 회로내에 상대적으로 수월하게 통합될 수 있다는 것이다. 다른 추가의 이점은 555 출력 회로가 트라이액을 점호시키기에 충분한 전류를 싱크하거나 소오스가 될 수 있다는 것이다.

본 발명은 AC 전력 파형의 각 영점 교차 이후에 제어 가능하게 다양한 점호 각(firing angle)에서 트라이액을 점호시키기 위한 전자 회로에 관한 것이다.

도 1은 본 발명에 관한 기본적인 소자들을 도시한 블록도.

도 2는 본 발명에 따른 보다 상세한 블록도이며, 여기에서 단자 VCC, 제어 입력, 트리거 입력, 출력, 임계 입력, 방전 입력 및 접지는 상업적으로 유용한 555 타이머 회로의 단자들에 주어진 동일한 목적을 사용하여 명명되었다. 블록 ″제 1 비교기″, ″제 2 비교기″, ″플립플롭″, ″ 인버터″, ″전기 스위치″는 모두 555 타이머의 서브 회로이다. 세 개의 저항들 또한 상기 555 집적 회로의 일부이다.

도 3은 도 1의 회로내 주요 위치에서의 전압의 파형을 도시한 일련의 오실로그램.

도 4 및 도 5는 도 1의 기능 블록″트리거 펄스 발생기″의 특정 회로를 각각 도시한 회로도.

도 6은 도 4 및 도 5의 회로내 중요 위치에서의 전압의 파형을 도시한 일련의 오실로그램.

도 7은 도 1의 기능 블럭 ″펄스 형성 회로″에 사용되는 특정 회로의 회로도.

본 발명은, AC 라인 파형의 반 주기와 동일한 시간 간격으로 서로 이격된 트라이액 점호 펄스(firing)를 생성시키기 위한 트라이액 제어 회로에 관한 것이다. 상기 시간 간격은, 상기 AC 라인 신호의 영점 교차와 다음 트라이액 점호 펄스 사이에서 제어 신호의 크기에 의해 제어 가능하다. 트리거 펄스 발생기 회로는 상기 AC 라인에 접속된 입력을 포함하며, 상기 AC 라인의 각 영점 교차 시에 트리거 펄스 발생기의 출력에 펄스를 발생시킨다. 가변 단발(one shot) 펄스 발생기 회로는, 상기 트리거 펄스 발생기의 출력에 접속된 트리거 입력을 포함하고 단발 출력에서 사각 펄스를 발생시키며, 이것은 상기 트리거 펄스 발생기 회로로부터의 펄스에 의해 초기화된다. 상기 사각 펄스는 상기 단발 펄스 발생기 회로의 제어 입력에 인가된 제어 신호의 크기에 의해 제어되는 후속의 시간 간격을 종료시킨다. 펄스 형성 회로는 상기 단발 펄스 발생기 회로의 출력에 연결되며, 고대역 통과 필터와 다이오드를 포함한다. 이러한 펄스 형성 회로는 상기 사각파의 종료점에서 트라이액 점호 펄스를 형성한다.

도면에 도시된 본 발명에 관한 바람직한 실시예를 설명하면, 명확성을 위하여 특정 용어가 재분류된다. 그러나, 본 발명은 선택된 특정 용어에 한정되는 것은 아니며, 각각의 특별한 용어가 유사한 목적을 달성하기 위하여 유사한 방식으로 동작하는 모든 기술적 등가물을 포함한다는 것이 이해될 것이다. 예를 들어 연결된 단어 또는 그와 유사한 용어가 종종 사용된다. 이것들은 직접적인 연결을 한정하는 것이 아니라, 이같은 연결이 기술 분야의 당업자에 의해 등가적으로 실현되는 경우의 다른 회로 소자를 통한 연결을 포함한다. 게다가, 전기적 신호에 대한 공지된 동작을 잘 수행하는 유형의 많은 회로들이 도시되었다. 많은 대용 회로가 존재하며 그리고 미래에는 신호에 대해 동일한 동작을 제공하기 때문에 등가 회로로서 인지되는 추가의 대용 회로가 존재하게 될 것이라는 것을 본 기술 분야의 당업자들은 인지할 수 있을 것이다.

도 1은 본 발명의 기본 적인 소자들을 도시한 블록도이다. 일반적인 전력 회사로부터의 서비스 라인과 같은 AC 전력 소오스(2)가 트리거 펄스 발생기 회로(3)에 제공된다. AC 라인 신호 소오스(2)의 각 영점 교차점에 대하여 상기 트리거 펄스 발생기 회로(3)는 회로(3)의 출력에서 펄스를 발생시킨다. 상기 트리거 펄스 발생기(3)의 출력은 가변 단발 펄스 발생기(5)의 트리거 입력(4)에 인가된다. AC 라인 소오스(2)의 영점 교차점에서 발생하는 트리거 펄스 발생기(3)로부터의 각 트리거 펄스는 가변 단발 펄스 발생기(5)의 출력(6)에서의 사각 펄스를 초기화시킨다. 상기 펄스 발생기(5)의 출력 펄스 간격은, 가변 단발 펄스 발생기(5)의 제어 입력에 인가되는 제어 전압 신호의 크기에 가변적으로 상관한다. 결과적으로, 상기 단발 출력 펄스는 입력(7)에서의 제어 전압의 크기에 의해 제어되는 후속의 시간 간격을 종료시킨다. 가변 단발 펄스 발생기(5)의 출력 펄스는 펄스 형성 회로(8)의 입력에 인가된다. 상기 단발 펄스 발생기(5)의 출력 펄스에서 각각의 음의 방향으로 천이되는 동안에, 상기 펄스 형성 회로(8)는 상대적으로 짧은 기간에 트라이액 점호 펄스를 트라이액의 게이트에 인가하기 위하여, 고대역 통과 필터 및 다이오드를 포함한다.

도 2는 트리거 펄스 발생기 소자(3)와 펄스 형성 회로(8)를 도시하며, 상기 회로는 555 타이머 회로, 그에 부가된 캐패시터(C1) 및 캐패시터(C1)에 대한 적합한 축적 회로로 형성되고, 가변 단발 펄스 발생 회로(8)와 결합된다.

상기 트리거 펄스 발생기 회로(3)는 상기 555 타이머 회로(16)의 트리거 입력(14)에 접속된 출력(12)을 포함한다. 상기 555 타이머(16)는 접지(GND)와 양의 전력 공급 단자(VCC)의 사이에서 직렬로 연결된 세 개의 저항(13,15,17)을 포함한다. 상기 트리거 펄스 발생기(3)의 출력(12)은 AC 라인 전압이 영점을 교차하는 각 시간에 ″로우″노드(18)에서의 전압 보다 낮게 강하된다. 이러한 시간에, 세트 입력(S)에 접속된 제 1 비교기(20)는 플립플롭(22) 출력을 로우(접지 또는 그 근처)로 설정하며, 이것은 인버터(24)가 상기 555 타이머 출력(26)을 하이, 즉 양의 DC 공급 전압(VCC)인 V+ 또는 그 근처의 전압으로 구동시키고, 또 전기 스위치(28)가 개방되게 한다. 전기 회로(28)에 의해 쇼트 회로가 되는 캐패시터(C1)는 그 내부를 흐르는 전류(I)의 결과에 따라 충전한다. 전류(I)가 V+와 캐패시터(C1) 사이에 접속된 저항(30)을 통과하는 전류라면, 캐패시터(C1)는 지수적으로 충전한다. 대안적으로, 전류(I)가 일정 전기적 전류 소오스의 출력이라면, 캐패시터(C1)는 선형적으로 충전한다. 캐패시터(C1)가 하이 노드(32)에서의 전압을 막 초과하는 전압, 상기 555 타이머 회로에 제어 입력(34)에 인가되는 제어 전압과 동일한 전압까지 충전할 때, 리세트 입력(R)에 연결된 제 2 비교기(36)는 RS 플립플롭(22)의 출력을 하이로 리세트 하며, 이것은 전기 스위치(28)가 단락되게 하고, 캐패시터(C1)를 방전시키며, 또한 출력(26)의 출력이 로우가 되게 한다. 트리거 입력(14) 전압이 다시 ″로우″노드(18)에서의 전압보다 낮게 하강할 때까지 어떠한 일도 발생하지 않으며, 상기 하강 시점에서 상술한 사이클이 단지 반복된다.

도 1 및 도 2의 상기 펄스 형성 회로(8)는, 상기 555 타이머의 출력(26)이 하이에서 로우로 천이할 때, 상기 트라이액 게이트에 대한 점호 펄스의 전류 출력을 발생시킨다. 상기 AC 라인의 영점 교차와 다음 점호 펄스 사이의 시간은, 캐패시터(C1)가 제어 전압과 같은 전압까지 충전하는데 요구되는 시간이므로, 제어 전압을 변화시키므로써 변화될 수 있으며, 이에 따라 본 발명의 제어 기능을 만족시킬 수 있다.

도 3의 파형은 도 2에서 설명한 위치에서의 전압과 전류이다. AC 라인 전압의 영점 교차시, 트리거 펄스 발생기(3)는 트리거 입력(14)에서의 전압이 V+로부터 거의 접지, 즉 ″로우″ 노드(18)에서의 전압 아래의 전압까지 강하되도록 한다. 트리거 입력(14) 전압은 안정적인 제 1 비교기(20)의 동작을 위하여, 적어도 50ns 동안 ″로우″ 노드(18) 전압 보다 낮게 유지되어야 한다. 플립플롭(22)이 제 2 비교기(36)에 의해 하이로 리세트 될 때, 트리거(14) 전압이 여전히 ″로우″노드(18) 전압보다 낮은 전압이라면, 제 1 비교기(20)에 의해 플립플롭(22)은 즉시 로우로 세트되고, 잘못된 충전 사이클이 초기화되어 타이밍을 놓친 의사 점호 펄스를 야기시킨다. 라인 전압의 영점 교차와 플립플롭 리세트 사이의 가능한 최대 시간은 라인 전압 주기의 절반이기 때문에, 트리거 입력(14)은 어떠한 조건하에서도 상기 라인 전압 주기의 반 이상 동안 ″로우″를 유지할 수 없다. 실제, 트리거 입력(14)은 단지 수 밀리초 동안에만 ″로우″를 유지하며, 이것은 점호 펄스가 라인의 영점 교차로부터 지연될 수 있는 최소의 시간에 한정된 제한을 부가한다. 그러나, 16000마이크로 초의 특정한 라인 주기 동안 이러한 제한은 실제적으로 중요하지 않다.

도 3에 도시된 트라이액 게이트 전류는 음이며, 즉 트라이액 게이트의 출력이다. 대부분의 트라이액은 양 또는 음의 게이트 전류를 사용하여 점호하지만, 음의 게이트 전류는 양의 전류가 발생될 수 있는 것보다는 작은 수의 소자를 사용하여 아래로 천이하는 점에서 발생될 수 있다.

도 4는 트리거 펄스 발생기 회로(3)의 일실시예이며, 이것은 다른 서브 회로로 555 타이머가 다른 서브 회로가 되는 집적된 제어 시스템의 일부를 형성하기 위하여, 캐패시터가 없이 작은 소자 수를 갖는 적용의 특정 집적 회로에 구현될 수 있다. 저항(R1)과 제너 다이오드(Z1)는, 다이오드 전압 강하된 접지와 일반적으로 V+와 동일한 제너 전압 사이에서 천이하는 노드(A)에서 양의 사각 파형을 형성하기 위하여 AC 라인 전압을 정류하고 클리핑하기 위한 전압 한정 회로를 형성한다. 120볼트 60Hz의 라인 전압과 12 볼트의 제너 전압에 대하여 노드(A)에서의 특정한 상승 및 하강 시간은 약 200 밀리초이다.

고대역 통과 필터와 다이오드를 포함하는 펄스 형성 회로는 캐패시터(C2), 저항(R2) 및 트리거 입력(14)에서의 전압을 노드(A)의 음의 천이에서 거의 접지까지 강하시키는 다이오드(D2)로 형성된다. 트리거 입력(14)에서의 전압은 풀업 저항(R3)에 의해 일반적으로 V+로 유지된다. 유사한 펄스 형성 회로는 캐패시터(C3), 다이오드(D1) 및 반전의 제 2 고대역 통과 필터와 다이오드를 동시에 형성하는 트랜지스터(T1)에 의해 형성된다. 노드(A)에서 양으로의 천이시 캐패시터(C3)는 트랜지스터(T1)의 베이스를 통해 충전하며, 트랜지스터를 턴온시키며, 이에 의해 트리거 입력(14)을 거의 접지까지 강하시킨다. 노드(A)에서의 각 양으로의 천이 이후에 다이오드(D1)는 캐패시터(C3)를 방전시킨다. 따라서, 트리거 입력(14) 전압은 요구에 따라 AC 라인의 제로 교차점에서 ″로우″노드(18)에서의 전압보다 낮게 강하한다.

도 5는 펄스 발생기 회로(3)의 다른 실시예를 도시하며, 상기 회로는 트리거 펄스를 노드(A)의 양의 천이시에 발생시키는 회로의 일부로서 555 타이머 회로(50)를 사용한다. 상기 555 타이머 회로(50)는 노드(A)에서의 사각 파형을 노드(A')에서의 사각 파형으로 반전시키는 인버터로서 동작하도록 연결된다. 이러한 555 타이머 회로(50)는 단일 패키지 내에 두 개의 독립적인 555 타이머로 구성된 일반적인 집적 회로의 절반이며, 상기 회로는 제작자들 사이에서 상이한 부품 번호를 포함하지만, 일반적으로 예를 들어 LM556, NE566과 같은 부품 556을 일반적으로 포함한다. 따라서 도 2의 555 타이머 회로(16)와 도 5의 555 타이머 회로(50)는 동일한 집적 556 회로일 수도 있다.

도 5의 회로에서, 노드(A)의 음으로의 천이에서 트리거 펄스를 발생시키기 위하여, 저항(R4), 제너 다이오드(Z2), 캐패시터(C5), 저항(R5), 다이오드(D5) 및 캐패시터(C6)는 도 4의 회로에서와 같이 동일한 기능을 수행하며, 즉 그것들은 고 대역 통과 필터와 다이오드를 포함하는 펄스 형성 회로 앞단의 전압 한정 회로를 제공한다. 노드(A)에서의 양의 천이에서 트리거 펄스를 발생시키기 위하여 도 5에서 A'로 레이블링된 A의 반전이 555 회로(50)에 의해 우선 생성된다. 이것은 노드(A)에서의 전압을 상기 555 회로(50)의 임계 입력(52)에 인가하고, 저항(R8) 및 다이오드(D4)에 의해 A의 음의 천이에서 상기 555 회로(50)를 트리거시키므로써 이루어진다. 상기 555 출력(54)의 음으로의 천이시 트리거 펄스는, 고대역 통과 필터와 다이오드를 포함하는 펄스 형성 회로를 형성하는 캐패시터(C6), 저항(R7) 및 다이오드(D3)에 의해 형성된다. 도 5의 회로는 적용의 특별한 집적회로로 상대적으로 수월하게 통합된다. 캐패시터(C5,C6)를 제외한 모든 소자들이 집적될 수 있다. 노드(A, A') 및 트리거 출력 노드(T')에서의 파형은 도 6에 도시된다.

도 7은, 555 타이머 회로(16) 출력에서의 하강하는 음 방향으로의 천이시 트라이액 게이트의 전류 출력의 펄스를 생성하므로써 도 1의 펄스 형성 회로(8)의 기능을 수행하는 회로를 도시한다. 다이오드(D6)는 출력(26)의 양의 방향 천이시의 펄스를 억제하고, 저항(R10)은 트라이액 게이트 전류를 한정하며, 저항(R9) 및 캐패시터(C7)는 펄스 간격을 제어한다.

이상에서는 본 발명의 양호한 일 실시예에 따라 본 발명이 설명되었지만, 첨부된 청구 범위에 의해 한정되는 바와 같은 본 발명의 사상을 일탈하지 않는 범위 내에서 다양한 변형이 가능함은 본 발명이 속하는 기술 분야의 당업자에게는 명백하다.

Claims (12)

1. AC 라인 신호의 반 주기만큼 시간상에서 이격된 트라이액 점호 펄스(firing pluses)를 발생시키고, 상기 AC 라인 신호의 영점 교차와 후속의 점호 펄스 사이의 상기 시간 간격이 제어 신호의 크기에 의해 제어 가능한 트라이액 제어 회로에 있어서,

   (a) 상기 AC 라인에 접속된 입력을 가지며 상기 AC 라인 신호의 각 영점 교차시 출력에서 펄스를 발생시키는 트리거 펄스 발생기 회로;

   (b) 상기 트리거 펄스 발생기 회로의 출력에 접속된 트리거 입력을 가지며, 출력에서 상기 트리거 펄스 발생기 회로로부터의 펄스에 의해 초기화되고 제어 입력에 인가된 상기 제어 신호의 크기에 의해 제어되는 후속의 시간 간격을 종료시키는 펄스를 발생시키는 가변 단발 펄스 발생기 회로; 및

   (c) 고대역 통과 필터와 다이오드를 가지며 상기 단발 펄스 발생기 회로의 출력에 접속되어, 상기 단발 펄스 발생기 회로의 출력 펄스의 종료점에서 트라이액 점호 펄스를 형성하기 위한 펄스 형성 회로를 포함하는 것을 특징으로 하는 트라이액 제어 회로.
2. 제 1 항에 있어서, 상기 트리거 펄스 발생기 회로는,

   (a) 입력이 상기 AC 라인에 접속되어, 사인파의 AC 라인 신호를 출력에서 사각파 신호로 변환하여 출력하기 위한 전압 한정 회로;

   (b) 고대역 통과 필터와 다이오드를 가지고 상기 한정 회로의 출력에 접속된 입력과 상기 단발 펄스 발생기 회로의 트리거 입력에 접속된 출력을 구비하며, 상기 사각파 신호의 음의 방향으로의 천이시에 트리거 펄스를 형성하기 위한 펄스 형성 회로; 및

   (c) 고대역 통과 필터와 다이오드를 가지고 상기 단발 펄스 발생기 회로의 트리거 입력에 접속된 출력과 상기 한정 회로의 출력에 접속된 입력을 구비하며, 상기 사각파 신호의 양으로의 천이시에 트리거 펄스를 반전시켜 생성하기 위한 반전 펄스 형성 회로를 포함하는 것을 특징으로 하는 트라이액 제어 회로.
3. 제 1 항에 있어서, 상기 가변 단발 펄스 발생기는,

   (a) 방전 입력, 임계 입력 및 접지에 접속된 접지 단자를 가지는 555 타이머 집적 회로;

   (b) 접지에 접속된 제 1 단자와 상기 방전 입력 및 임계 입력 모두에 접속된 제 2 단자를 가지는 캐패시터; 및

   (c) 상기 캐패시터를 충전하기 위하여 상기 캐패시터의 제 2 단자에 접속된 충전 전류 소오스를 포함하는 것을 특징으로 하는 트라이액 제어 회로.
4. 제 3 항에 있어서, 상기 트리거 펄스 발생기 회로는,

   (a) 상기 AC 라인에 연결된 입력을 가지며, 상기 사인파의 AC 라인 신호를 사각파 신호로 전환하여 출력으로 출력하기 위한 전압 한정 회로;

   (b) 고대역 통과 필터와 다이오드를 가지고 상기 한정 회로의 출력에 접속된 입력과 상기 단발 펄스 발생기 회로의 트리거 입력에 접속된 출력을 구비하며, 상기 사각파 신호의 음의로의 천이로부터 단일 극성의 트리거 펄스를 형성하기 위한 제 1 펄스 형성 회로; 및

   고대역 통과 필터, 다이오드 및 반전 회로를 가지고 상기 단발 펄스 발생기 회로의 트리거 입력에 접속된 출력과 상기 전압 한정 회로의 출력에 접속된 입력을 구비하여, 상기 사각파 신호의 양으로의 천이시에 상기 단일 극성의 트리거 펄스를 반전시켜 형성하기 위한 제 2 펄스 형성 회로를 포함하는 것을 특징으로 하는 트라이액 제어 회로.
5. 제 4 항에 있어서, 상기 555 타이머 집적 회로는 동일한 집적 회로 부품으로서 형성된 두 개의 동일한 555 타이머 집적 회로중 제 1 타이머 집적 회로이며,

   제 2 555 타이머 집적 회로는 제 2 펄스 형성 회로의 인버터 회로를 형성하고, 상기 전압 한정 회로의 출력에 접속된 임계 입력, 상기 제 1 펄스 형성 회로의 출력에 접속된 트리거 입력 및 상기 제 2 펄스 형성 회로의 입력에 접속된 출력을 포함하는 것을 특징으로 하는 트라이액 제어 회로.
6. 제 1 항에 있어서, 상기 가변 단발 펄스 발생기 회로는,

   (a) 접지에 연결된 음의 단자를 포함하고, 양의 단자를 가지는 DC 전압 소오스;

   (b) 상기 DC 전압 소오스의 단자들 사이에서 직렬로 접속되어 하이의 상호 접속 노드와 로우의 상호 접속 노드를 구비하며, 상기 하이의 노드가 상기 로우의 노드보다 더 높은 양의 전압을 갖고 상기 제어 입력을 형성하는 세 개의 저항들;

   (c) 세트 및 리세트 입력을 갖는 플립플롭;

   (d) 상기 로우의 노드에 접속된 제 1 입력, 상기 트리거 입력을 형성하는 제 2 입력 및 상기 플립플롭의 세트 입력에 접속된 출력을 가지며, 상기 트리거 입력의 전압이 상기 로우의 노드에서의 전압보다 낮을 때 상기 플립플롭의 출력을 로우로 구동시키기 위한 제 1 비교기;

   (e) 상기 하이의 노드에 접속된 제 1 입력, 임계 노드를 형성하는 제 2 입력 및 상기 플립플롭의 리세트 단자에 접속된 출력을 가지며, 상기 임계 입력에서의 전압이 상기 제어 입력의 전압 이상으로 상승할 때 상기 플립플롭의 출력을 하이로 구동시키기 위한 제 2 비교기;

   (f) 접지와 방전 노드 사이에 접속되고 상기 플립플롭의 출력에 접속된 스위치 제어 단자를 포함하는, 플립플롭이 하이 상태일 때는 단락되고 상기 플립플롭이 로우 상태일 때는 개방되는 전기 스위치;

   (g) 상기 플립플롭의 출력에 접속된 입력과 상기 단발 펄스 발생기 회로 출력을 형성하는 출력을 포함하는 인버터 회로;

   (h) 접지에 연결된 제 1 단자와, 상기 방전 노드와 상기 임계 노드 사이에 접속된 제 2 단자를 구비한 캐패시터; 및

   (i) 상기 캐패시터의 제 2 단자에 접속되어, 상기 캐패시터를 충전하기 위한 충전 전류 소오스를 포함하는 것을 특징으로 하는 트라이액 제어 회로.
7. 제 6 항에 있어서, 상기 트리거 펄스 발생기 회로는,

   접지와 상기 트리거 입력 사이에서 전압을 발생시키기 위한 수단을 포함하며, 상기 전압은 상기 AC 라인 신호의 영점 교차시에 시작하여 50나노초와 상기 AC 라인 신호의 반 주기 사이의 간격을 갖는 시간 동안을 제외하고 로우의 노드 전압 보다 높은 양의 전압인 것을 특징으로 하는 트라이액 제어 회로.
8. 제 6 항에 있어서, 상기 단발 펄스 발생기 회로에 접속된 상기 펄스 형성 회로는,

   (a) 공통 상호 접속 노드를 갖는 직렬의 저항 및 캐패시터를 포함하는데, 상기 캐패시터는 상기 단발 펄스 발생기 회로 출력과 상기 저항의 제 1 단자 사이에 접속되고, 상기 저항의 제 2 단자는 접지에 접속되며

   (b) 상기 직렬의 저항 및 캐패시터 사이의 상기 상호 접속 노드에 접속된 캐소드와 애노드를 갖는 다이오드; 및

   (c) 상기 애노드에 접속되고, 상기 트라이액 게이트로의 접속을 위한 제 2 단자를 가지는 제 2 저항을 포함하는 것을 특징으로 하는 트라이액 제어 회로.
9. 제 6 항에 있어서, 상기 세 개의 직렬의 저항들, 상기 플립플롭, 상기 제 1 및 제 2 비교기, 상기 전자 스위치 및 상기 인버터는 모두 단일의 집적 회로의 부분인 것을 특징으로 하는 트라이액 제어 회로.
10. 제 6 항에 있어서, 상기 트리거 펄스 발생기 회로는,

    (a) 제 1 상호 접속 노드가 캐소드에 접속되고 애노드는 접지 및 상기 AC 라인의 일측에 접속되도록 상기 AC 라인과 교차하여 직렬로 접속된 저항과 제너 다이오드를 포함하는데, 상기 제너 다이오드의 제너 전압은 상기 DC 소오스의 전압과 동일하며;

    (b) 펄스 형성 회로를 포함하는데, 상기 펄스 형성 회로는 고대역 통과 필터와 다이오드를 가지고, 상기 제 1 노드와 상기 DC 소오스의 양의 단자 사이에서 직렬로 접속된 캐패시터와 저항을 더 구비하여 상기 저항의 일측 단자는 상기 소오스에 접속되고 상기 저항의 타측 단자는 상기 저항과 캐패시터 사이의 제 2 상호 접속 노드에 연결되고, 상기 회로는 상기 단발 펄스 발생시의 상기 트리거 입력에 접속된 애노드와 상기 제 2 노드에 접속된 캐소드를 갖는 다이오드를 추가로 구비하며;

    (c) 반전 펄스 형성 회로를 포함하는데, 상기 반전 펄스 형성 회로는 고대역 통과 필터와 다이오드를 가지고, 상기 제 1 노드와 접지 사이에 직렬로 접속된 캐패시터와 다이오드를 더 구비하여 상기 다이오드의 애노드는 접지에 접속되고 상기 직렬의 캐패시터와 다이오드는 NPN 트랜지스터의 베이스에 연결된 공통 상호 접속 노드를 포함하고, 상기 트랜지스터의 에미터는 접지에 접속되고 상기 트랜지스터의 콜렉터는 상기 트리거 입력에 접속되며; 그리고

    (d) 상기 트리거 입력에서부터 상기 DC 소오스의 양의 입력에 연결된 저항을 포함하는 것을 특징으로 하는 트라이액 제어 회로.
11. 제 10 항에 있어서, 상기 다이오드와 상기 트랜지스터는 단일의 집적회로의 일부인 것을 특징으로 하는 트라이액 제어 회로.
12. AC 라인 신호로부터 트라이액의 점호각(firing angle)을 제어하기 위한 방법에 있어서,

    (a) 상기 AC 라인 신호의 각각의 영점 교차시 타이밍 펄스를 초기화하는 단계;

    (b) 제어 입력 신호 크기에 대한 크기에 비례하는 시간 간격 이후에 타이밍 펄스를 종료시키는 단계;

    (c) 상기 타이밍 펄스의 종료점에서 트라이액 트리거 펄스를 발생시키는 단계를 포함하는 것을 특징으로 하는 방법.

Images