SU1450100A1

SU1450100A1 - Транзисторный переключатель с защитой от перегрузок

Info

Publication number: SU1450100A1
Application number: SU843821280A
Authority: SU
Inventors: Евгений Матвеевич Громов; Сергей Миронович Герман
Original assignee: Предприятие П/Я А-1221
Priority date: 1984-12-06
Filing date: 1984-12-06
Publication date: 1989-01-07

Abstract

Изобретение относитс к автоматике и технике св зи и может быть использовано в качестве коммутатора в многоканальных системах телефонии, телеграфии, телемеханики и т.д. Цель изобретени - повышение эффективности защиты путем увеличени скважности импульсов, формируемых цепью защиты. Переключатель содержит силовой транзистор 1 и шунтирующий,его входную цепь защитный транзистор 2, оба пр мого типа проводимости, управл ющий транзистор 3 обратного типа проводимости и элемент 4 задержки . Цель изобретени достигаетс введением ключевого транзистора 11 пр мого типа проводимости в эмит- терную цепь защитного транзистора, КМОП элемента РШИ-НЕ 13 в базовую цепь управл ющего транзистора и КМОП RS-триггера 14, подключенного S-входом к шине тактовых импульсов, R-входом через элемент 4 задержки к коллектору ключевого транзистора, а выходом к одному из входов элемента ШШ-НЕ 13. 2 ил. С О)

Description

Изобретение относится к автоматике и технике связи и может быть использовано в качестве коммутатора в

Многоканальных системах телефонии, телеграфии, телефеханики и т.д.

Цель изобретения - повышение эффективности защиты путем увеличения скважности импульсов, формируемых •цепью защиты. 10

На фиг. 1 представлена принципиальная электрическая схема транзисторного переключателя с защитой от перегрузок; на фиг. 2 - принципиальная схема двухтактного тарнзисторногои переключателя.

Транзисторный переключатель с залитой от перегрузок содержит силовой транзистор 1 и шунтирующий его входную цепь.защитный транзистор 2, 20 оба прямого типа проводимости, управляющий транзистор 3 обратного типа проводимости и элемент 4 зацерщки, причем силовой транзистор 1 подключен эмиттером через резистор 25 5, датчик тока, к шине 6 напряжения питания, коллектором через прямосмещенный диод 7 - к выходной шине 8, защитный транзистор 2 соединен базой з эмиттером силового транзистора 1, .30 коллектором - с базой силового транзистора 1 непосредственно и через токоограничительный резистор 9 - с коллектором управляющего транзистора 3, подключенного эмиттером к общей ши- ^5 не 10. В устройство введены ключевой транзистор 11 прямого типа проводимости, база-эмиттерный переход которого шунтирован резистором 12, двухвходовой КМОП элемент ИЛИ-НЕ 13 и дд RS-триггер 14 на КМОП элементах, подключенный S-входом к шине 15 тактовых импульсов, при этом эмиттер защитного транзистора 2 соединен с базой ключевого транзистора 11, эмит-д^ тер которого подключен к шине 6 на- пряжения питания, а коллектор через элемент 4 задержки - к R-входу RSтр'иггера 14, инвертирующий выход которого подключен к первому входу элемента ИЛИ-НЕ 13, подключенного вторым входом к шине 16 входных сигналов, а выходом - к базе управляющего транзистора 3 .

Транзисторный переключатель работает следующим образом.

При изменении сигнала на входной шине 16 с уровня логической 1 на уровень логического ”0 при условии-, что с выхода RS-триггера 14 на первый вход элемента ИЛИ-НЕ 13 поступает сигнал, соответствующий 0”, на выходе элемента ИЛИ-НЕ 13 устанавливается уровень 1, при этом управляющий транзистор 3 открывается и открывает силовой транзистор 1. На выходную шину 8 через открытый транзистор 1 и диод 7 поступает напряжение с шины 6 напряжения питания, происходит заряд емкостной нагрузки.

При этом ток, протекающий через резистор 5, возрастает до величины отпирдния транзистора 2, который, открываясь, прйзакрывает силовой транзистор 1, чем обеспечивает ограничение тока заряда емкостной нагрузки, протекающего через него. При открывании транзистора 2 открывается также транзистор 11, потенциал с шины 6 через открытый транзистор 11 поступает на элемент 4 задержки, а с его выхода - на R-вход RS-триггера 14. Элемент задержки может быть выполнен, например, на RC-элёментах и представляет собой последовательно соединенные зарядный резистор и конденсатор , параллельно которому подсоединен разрядный резистор, при этом вторые концы конденсатора и разрядного резистора подключены к- общей шине 10 питания. При открывании транзистора 11 происходит заряд конденсатора элемента 4 задержки через зарядный резистор, а при закрывании транзистора 11 - разряд конденсатора через разрядный резистор элемента 4 задержки,

RS-триггер 14 остается в первоначальном состоянии до тех пор, пока напряжение на конденсаторе элемента 4 задержки не достигает величины порога срабатывания R-входа RS-триггера 14, при этом для исключения влияния ложного срабатывания RS-триггера 14 на работу устройства в нормальном режиме необходимо, чтобы время заряда конденсатора элемента 4 задержки до порога срабатывания RSтриггера 14 было бы больше времени перезаряда максимально возможной емкости нагрузки.

Элемент 4 задержки может быть также реализован на интегральных схемах на КМОП элементах, например двух последовательно включенных· тактируемых одной частотой D-триггерах и двухвходовой схеме ИЛИ-НЕ.

14501

После окончания перезаряда емкостной нагрузки ток, протекающий через резистор 5, уменьшается до величины, определяемой активным сопротивлением нагрузки. При этом транзистор 2 за- 5 крывается, транзистор 1 насыщается, при этом на нем рассеивается незначительная мощность. Одновременно прекращается заряд конденсатора элемента 4 задержки, так как транзистор 11 закрывается.

При изменений на шине 16 уровня сигнала с О на 1 на выходе элемента ИЛИ-НЕ 13 устанавливается уровень 0 (т.е. сигнал низкого уровня) и транзисторы 3 и 1 закрываются. Транзисторы 2 и 11 продолжают оставаться закрытыми. На R-вход RS-триггера 14 с элемента 4 задержки поступает сигнал 0, а с шины 15' на S00 4 элементов транзисторного переключателя от напряжения встречной батареи, превышающей напряжение на шине 6 напряжения питания.

Таким образом, мощность, рассеиваемая на силовом транзисторе при перегрузке, будет тем меньше, чем больше отношение периода импульсной последовательности, поступающей на шину 15 тактовых импульсов к времени задержки в элементе 4 задержки, т.е. рассеиваемая мощность в режимах перегрузки может быть уменьшена в 1000 раз.

На основе предлагаемого переключателя легко может быть построен двухтактный переключатель с защитой от перегрузок.

Двухтактный переключатель содержит все элементы предлагаемого .одновход поступают импульсы, удерживающие ЙБ-триггер 14 в исходном состоянии (на инверсном выходе - уровень ”0).

Работа переключателя при перегрузках происходит следующим образом.

Перегрузкой транзисторного переключателя принято считать режим, при котором силовой транзистор непрерывно работает в режиме ограничения тока. При этом транзистор 2 постоянно приоткрыт, ограничивая ток через транзистор 1 и обеспечивая открывание транзистора 11. Через открытый тран- . зистор 11 напряжение питания передается на элемент 4 задержки. Через время, равное времени задержки элемента 4, на вход RS-триггера 14 поступает сигнал 1. На инверсном выходе RS-триггера 14 устанавливается уровень 1 и независимо от полярности сигнала на шине 16 на выходе элемента ИЛИ-НЕ 13 устанавливается сигнал с уровнем 0.

Транзисторы 3 и 1 закрываются. Следовательно, закрываются транзисторы 2 и 11 и на выходе элемента 4 устанавливается 1.

Транзисторы 3 и 1 остаются закрытыми до тех пор, пока с шины 15 на S-вход RS-триггера 14 не поступает очередной импульс (логическая единица) . При поступлении этого сигнала RS-трИггер 14 перебрасывается в исходное состояние и разрешает прохождение сигнала с шины 16 входных [сигналов. При сохранении режима пеjрегрузки описанный выше процесс пов¹ теряется. Диод 7 необходим для защиты тактного переключателя и дополнен четырьмя транзисторами 17-20 типов проводимости, противоположных прово— ₂₅ димостям транзисторов 1, 2, 3,. 11 соответственно. При этом становится возможным использовать общие для двух плеч элемент 4 задержки и . RS-триггер 14. Для этого коллектор транзистора 20 через резистор 21 подключают к базе транзистора 11, а базу управляющего транзистора 19 подключают к шине 16 входных сигналов через КМОП элемент ИЛИ-НЕ 22, второй вход которого соединен с прямым вы35 ходом RS-триггера 14.

I ·

Питание всех КМОП элементов осуществляется от двухполярного источника . питания (положительного и отрицатель40 ного), общая точка которого подклюй чена к общей шине 10, а на шину 16 входных сигналов и шину 15 тактовых импульсов должны подаваться двухполярные сигналы.

45; Предлагаемый транзисторный переключатель позволяет снижать мощность, рассеиваемую выходными транзисторами при перегрузках в тысячи раз, до любого необходимого значения. Благо50 даря этому значительно улучшается тепловой режим переключателя, т.е.· повышается его надежность. Эффективность использования предлагаемого переключателя возрастает в многока55 нальных системах, так как при этом для нескольких переключателей используется одна общая установочная шина и один генератор тактовых импульсов .

Дополнительным преимуществом предлагаемого ,переключателя является возможность микросхемного исполнения.

Claims

Формула изобретения

Транзисторный переключатель с защитой от перегрузок, содержащий силовой.транзистор и шунтирующий его эд •входную цепь защитный транзистор оба прямого типа проводимости, управляющий транзистор обратного типа проводимости и элемент задержки, причем силовой транзистор подключен эмитте- эд ром через резистор к шине напряжения питания, коллектором через прямосмещенный диод - к выходной шине, а защитный транзистор соединен базой с эмиттером силового транзистора, ₂о коллектором - с базой силового транзистора непосредственно и через токоограничительный резистор - с коллектором управляющего транзистора, подклю ченного эмиттером к общей шине, о тличающийся тем, что, с целью повышения* эффективности защиты путем увеличения скважности импульсов, формируемых цепью защиты, введены дополнительный ключевой транзистор прямого типа проводимости, база - эмиттерный переход которого шунтирован резистором, двухвходовый КМОП, элемент ИЛИ-HE и RS-триггер на КМОП элементах, подключенный Sвходом к шине тактовых импульсов, при этом эмиттер защитного транзистора соединен с базой дополнительного ключевого транзистора, эмиттер которого подключен к шине питания, а коллектор через элемент задержки к R-входу RS-триггера, инвертирующий выход которого подключен к первому входу элемента ИЛИ-HE, подключенного вторым входом к шине входных сигналов, а выходом·'²- к базе управляющего транзистора.