SU1249709A2 - Устройство дл декодировани корректирующих циклических кодов - Google Patents

Abstract

Изобретение м.б. использовано в системах стартстопной передачи сигналов на фоне помех. По отношению к авт.св. № 1190524 повьшаетс  помехоустойчивость путем исправлени  как ошибок, так и стираний информационных символов. Устройство содер СЕ€ - :;; I i .1 5 W, гзь/- .жит два буферных регистра () 1 и 2, распределитель 3, элементы совпадени  (ЭС) 4, 5, 15, 16 и 17, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 6, два элемента ИЛИ 7 и 8, два счетчика 9 и 18, генератор 10 импульсов, триггеры (т) 11-14, кодирующий Р 19, запоминающий Р 20 и К-разр дный Р 21 вьща- чи кода. Если на из циклов работы распределител  3 счетчик 9 не досчитал до своего предела ,счета, то пораженна  ошибками и стирани ми ico- дова  комбинахщ  д.б. декодирована в комбинацию, записанную в соответствующий момент в запоминающем Р 20 Цель достигаетс  введением Р 2, ЭС 5, элемента ИЛИ 8 и Т 14. 1 ил. § (О Сю 1 со ы о ;о к

Description

15

20

Изобретение относитс  к области ,. передачи дискретной информации по каналам св зи, может быть использовано в системах стартстопной передачи сигналов на фоне помех, в част- ности в системах телеуправлени  и телеконтрол  радиовещательного оборудовани  с передачей кодовых сигналов по зан тым вещательным каналам, и  вл етс  усовершенствованием устрой- Q ства по авт.св. № 1190524.

Цель изобретени  - повышение помехоустойчивости путем исправлени  как ошибок, так и стираний информационных символов.

На чертеже представлена структурна  электрическа  схема устройства дл  декодировани  корректирующих циклических кодов.

Устройство содержит буферный регистр , дополнительный буферный регистр 2, распределитель 3, элементы , совпадени , дополнительные элементы совпадени , элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 6,-6, элемент ИЛИ 7, jj дополнительный элемент ИЛИ 8, первьй счетчик 9, генератор 10 импульсов, первьй 11, второй 12, третий 13 и дополнительный 14 триггеры,- (п+1)-й, (п+2)-й и (п+3)-й элементы 15-17 совпадени , второй счетчик 18, кодирующий 19 и запоминающий 20 регистры и К-разр дньй регистр 21 выдачи кода.

Устройство дл  декодировани  корректирующих циклических кодов рабо- 35 тает следующим образом.

Первоначально второй триггер 12 находатс  в состо нии О, с инверсного выхода которого на вход установки в исходное состо ние второго счетчика 18 до 2, кодирукмцего 19 и запоминающего 20 регистров подаетс  сигнал, устанавливающий их в состо ние О. Принимаема  на первьй вход п-символьна  двоична  кодова  комбинаци  записываетс  в буферньй регистр 1, а с второго входа в дополнительный буферньй регистр 2 за- писываетс  информаци  о наличии или отсутствии стираний символов, а именно в соответствующие стираемым символам разр ды дополнительного буферного регистра 2 записываютс  1, а в остальные О. По окончании записи демодулированной кодовой ком- 55 бинации в буферньй регистр Г и в до- полнительньй буферньй регистр 2 начинаетс  процесс декодировани , На

30

40

45

50

0

j

5

5

0

0

5

0

вход запуска подаетс  сигнал, перевод щий второй триггер 12 в состо - , ние 1, в результате чего отпираетс  (п+2)-й элемент 16 совпадени , через который сигналы от генератора 10 импульсов поступают на вход распределител  3, которьй действует циклически, причем лоложительный потенциал поочередно по вл етс  на его выходах, начина  с 1-го и конча  (п+3)-м, затем циклы его работы повтор ютс  до тех пор, пок а Не за-, канчиваетс  процесс декодировани .

При первом цикле работы распределител  3 сигнал с его (п+2)-го выхода переводит второй счетчик 18 до 2 в состо ние 1, при втором цикле - в состо ние 2 и т.д.

Сигнал с (п+3)-го выхода распределител  3 переписьшает число из второго счетчика 18 в К-информационных разр дов п-разр дного кодирующего регистра 19, из которого предьщущее число переписываетс  в п-разр дньй запоминающий регистр 20.

Сигнал с (п+2)-го выхода распределител  3 устанавливает в состо ние 1 третий триггер 13, открьшаю- щий при этом (п+3)-й элемент 17 совпадени , через которьй на сдвигающий вход кодирующего регистра 19 поступают (п-к) импульсов от генератора 10 импульсов, после чего сигналом с (п-к)-го выхода распределител  3 третий триггер 13 вновь переводитс  в состо ние О, и (п+3)-й элемент 17 совпадени  запираетс  до начала следующего цикла. При поступлении на кодирующий регистр 19 (п-к) сдвигающих импульсов в его  чейках формируетс  одно из слов циклического кода, а именно соответствующее информационным символам, записанным перед этим из второго счетчика 18.

Один раз за цикл импульсом с (п+3)-го выхода распределител  3 очередное кодовое слово переписьшаетс  в запоминающий регистр 20.

При первом цикле работы распределител  3 в запоминающем и кодирующем регистрах 20 и 19 оказьгоаетс  записанной нулева  комбинаци , при втором цикле в запоминающем регистре 120 также нулева  комбинаци j а в кодирующем регистре 19 проводитс  вычисление комбинации, соответствующей информационным символам 10...О, причем эта комбинаци  оказьгеаетс  в запоми312

нающем регистре 20 на третьем цикле работы распределител  3 и т.д.

Таким образом, за () циклов работы распределител  3 в запоминающем регистре 20 последовательно по- йвл ютс  все слова данного циклического кода, причем каждое слово сохран етс  в запоминающем регистре 20 в течение всего цикла. С помощью п элементов ИСКЛЮЧАЮЩЕЕ ИЛИ кодовое слово, записанное в запоминающем регистре 20, сравниваетс  с прин тым словом, записанным в буферном регистре 1. При этом сигнал 1 имеетс 

на выходах лишь тех элементов ИСКПЮ- ,5 комбинацию, записанную в соЧАЮЩЕЕ ИЛИ 6, которые соответствуют отличающимс  разр да в сравниваемых словах. Поэтому при условии отсутстви , стираний соответствующих символов оказываютс  открытыми те из эле- 2о меитов совпадени , которые соответствуют отличающимс  разр дам в прин той и одной из 2 эталонных кодовых комбинаций. Если при демодул ции происходит стирание определенных 25 символов, т б сигналами с соответстответствующий момент в запоминающем регистре 20.

Итак, если в течение одного цикла работы распределител  3 число импуль сов на входе первого счетчика 9 преd-1

вышает , то на его выходе формируетс  сигнал, перевод щий первый триггер 1 в состо ние О, в результате чего оказываетс  запертым (1 + 1)-й элемент 15 совпадени , чевующих выходов дополнительного буферно- рез который проходит импульс с

(h + l)ro выхода распределител  3 при этом выдача декодированного нала не происходит, а сигналы с (Ы-1) -го и с (h+2)-ro выходов пределител  3 устанавливают пер счетчик 9 и первый триггер 11 с ветственно в состо ние О и М подготовив устройство к очередн циклу декодировани .

го регистра 2 оказываютс  заперты соответствующие элементы совпа- , однако открываютс  соответст- вук дие дополнительные элементы 5,-5 совпадени . За один цикл работы распределител  3 через открытые элементы 4,-4 совпадени  и дополнительные элементы совпадени  проходит по одному импульсу с соответствующих выходов распределител  3.

Импульсы с выходов дополнительных элементов совпадени  через дополнительный элемент ИЛИ 8 подаютс  на счетйый вход дополнительного триггера 14, работающего в режиме делени  частоты на два. Импульсы с въко- да дополнительного триггера 14, количество которых вдвое меньше количества стертых импульсов, объедин ютс  в элементе ИЛИ 7 с импульсами с выходов открытых элементов 4; совпадений . Это суммарное количество импульсов, равное t (где t число отличающихс  нестертых символов в прин той и соответствующей эталонной кодовой комбинации, записанной в данный момент в запоминающем регистре 20, S - число стертых символов, а квадратные скобки означают округление в меньшую сторону до ближайшего целого числа), подсчитьгоаетс  первым счетчиком 9, предел

Г И

счета которого равен , , где а минимальное рассто ние используемого кода.

Корректирующий код, имеющий минимальное рассто ние d, исправл ет до t ошибок и S стираний в том случае, если 2t 4- S id-l .

Таким образом, если на одном из циклов первый счетчик 9 не досчитывает до своего предела счета, то пораженна  опшбками и стирани ми кодова  комбинаци  должна быть декодиро комбинацию, записанную в соответствующий момент в запоминающем регистре 20.

Итак, если в течение одного цикла работы распределител  3 число импульсов на входе первого счетчика 9 преd-1

вышает , то на его выходе формируетс  сигнал, перевод щий первый триггер 1 в состо ние О, в результате чего оказываетс  запертым (1 + 1)-й элемент 15 совпадени , через который проходит импульс с

(h + l)ro выхода распределител  3, при этом выдача декодированного сигнала не происходит, а сигналы с (Ы-1) -го и с (h+2)-ro выходов распределител  3 устанавливают первый счетчик 9 и первый триггер 11 соответственно в состо ние О и М, подготовив устройство к очередному циклу декодировани .

Если число импульсов на входе первого счетчика 9 не превышает d -J

.2

то на данном цикле в течение п тактов работы распределител  3 сигнал на выходе первого счетчика 9 не возникает и первый триггер 1 остаетс  в состо нии 1, в которое он был установлен при предыдущем цикле работы сигналом с (п+2)-го выхода распределител  3. В результате к моменту по влени  импульса на (п+1)-м выходе распределител  3 остаетс  открытым (п+1)-й элемент 15 совпадени , через который проходит указанньй импульс, осуществив перепись сигналов из К информационных разр дов запоминающего регистра 20 в К-разр дный регистр 21 вьщачи кода, на параплельньк выходах которого по вл етс  декодированный К-разр дный информационный код, который сохран етс  до декодировани  следующего кодового слова. Этот им I

пульс (с выхода (nfO-ro элемента 15 совпадени ) переводит второй триггер 12 в состо ние О, при этом уст ройство возвращаетс  в исходное состо ние и процесс декодировани  заканчиваетс . Процесс декодировани  продолжаетс  не более () циклов работы распределител  3, причем может быть закончен на любом из циклов (в зависимости; от того, какое слово принимаетс ).

Claims (1)

1. Формула изобретени  Устройство дл  декодировани  кор- /ректируйщих циклических кодов по авт..св. 9 119052А, отличаю- ц ее с   тем, что, с целью повьше- ни  помехоустойчивости путем исправлени  как ошибок, так и стираний сиМ , в него введены дополнительный буферный регистр, п дополнительных

   А97096 элементов совпадени , дополнительный элемент ИЛИ и дополнительньй триггер, при этом пр мые выходы дополнительного буферного регистра подключены к 5 первым входам соответствующих п дополнительных элементов совпадени , к вторым входам которых подключены соответствующие выходы распределител , а выходы п дополнительных элемен10 тов совпадени  через дополнительный элемент ШШ подключены к счетному входу дополнительного триггера, выход которого подключен к (п+1)-му входу элемента ИЛИ, причем инверсные

   15 выходы дополнительного буферного регистра подключены к Дополнительным входам соответствующих элементов

   совпадени  а вход дополнительного буферного регистра  вл етс  допол- нительным входом демодулированного сигнала.