SU1695353A1 - Устройство дл приема избыточных сигналов - Google Patents
Устройство дл приема избыточных сигналов Download PDFInfo
- Publication number
- SU1695353A1 SU1695353A1 SU894756486A SU4756486A SU1695353A1 SU 1695353 A1 SU1695353 A1 SU 1695353A1 SU 894756486 A SU894756486 A SU 894756486A SU 4756486 A SU4756486 A SU 4756486A SU 1695353 A1 SU1695353 A1 SU 1695353A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- threshold
- block
- inputs
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
1
(21)4756486/24
(22)25.09.89
(46)30.11.91. Бюл. №44
(72) А.Г.Азаров, Ю.И.Николаев, О.П.Малофей и И.В.Чист ков
(53)621.398(088.8)
(56)Авторское свидетельство СССР № 1107146, кл G 08 С 19/28, 1984.
Авторское свидетельство СССР № 1091210, кл. G 08 С 19/28, 1984.
(54) УСТРОЙСТВО ДЛЯ ПРИЕМА ИЗБЫТОЧНЫХ СИГНАЛОВ
(57)Изобретение относитс к радиосв зи, а именно к приемным устройствам коротковолновой радиосв зи, и может быть использовано в системах передачи данных,
системах св зи, системах телесигнализации и телеуправлени , в которых примен етс помехоустойчивое кодирование. Цель изобретени - повышение помехоустойчивости устройства. Устройство содержит генератор 24 импульсов, блоки 9, 12 пам ти, пороговый блок 2, хронизатор 23, счетчик 8, регистры 11, 21. приемник 1, многоканальный формирователь импульсов 10, преобразователь 13 сигнала, элемент ИЛИ 18, декодер 19, преобразователь 20 последовательного кода в параллельный, блок 22 сравнени , двухпороговый блок 3. Изобретение позвол ет формировать векторы многократных ошибок и определ ть кратность ошибки в зависимости от состо ни канала св зи. 1 ил.
Изобретение относитс к радиосв зи, а именно к приемнымустройствам систем КВ- радиосв зи, и может быть использовано в системах передачи данных, системах св зи , системах телеуправлени и телесигнализации , системах св зи с подвижными объектами, в которых дл формировани составных сигналов с избыточностью примен ютс помехоустойчивые коды.
Цель изобретени - повышение помехоустойчивости устройства.
На чертеже представлена функциональна схема устройства.
Устройство дл приема избыточных сигналов содержит приемник 1, пороговый блок 2, двухпороговый блок 3, выполненный на элементах 4 и 5 сравнени и источниках 6 и 7 порогового напр жени , счетчик 8. первый блок пам ти 9. многоканальный формирователь импульсов 10, второй регистр 11, второй блок 12 пам ти, преобразо (Л
С
ватель 13 сигнала, состо щий из ключей 14 и 15, триггера 16 и элемента НЕ 17, элемент ИЛИ 18, декодер 19, преобразователь последовательного кода в параллельный 20, первый регистр 21, блок сравнени 22 хронизатор 23, генератор импульсов 24.
В блок пам ти 12 цифрова информаци записываетс последовательно. Считывание информации может осуществл тьс многократно, также последовательно
Пороговый блокЗ реализован аналогично пороговому блоку 2. Опорные напр жени блоков 6 и 7 равны по величине но противоположны по знаку. Величины источников опорных напр жений можно выбирать исход из следующих соображений Чем больше амплитуды пороговых напр жений , тем больше будет число m ненадежных символов той или иной номерности (отража ет степень надежности прин того символа) Поэтому, увеличива амплитуды опорных
о о с
со ел со
напр жений, увеличиваю1 критерий надежности символов. Естественно, что такое увеличение приведет к уменьшению числа наиболее надежных символов и большее число символов будет отнесено к наименее надежным. Уменьшив значение Unop, можно уменьшить число т. За счет этого помехоустойчивость устройства уменьшитс , а быстродействие возрастет.
Работает устройство дл приема избыточных сигналов следующим образом.
Входна аналогова комбинаци двоичных символов принимаетс приемником 1 и поступает в блок 9. Эти же аналоговые символы поступают на входы хронизатора 23 и блоков 3 и 2. Хронизатор 23 начинает выдавать тактовые импульсы на управл ющие входы пороговых блоков 2 и 3, определ моменты сравнени аналоговых сигналов с опорными напр жени ми (как правило, посередине элементарных аналоговых сигналов). Одновременно осуществл етс запись дискретной информации в блок 2 пам ти. Выходные импульсы хронизатора 23 поступают также на синхровход счетчика 8, который измен ет свое состо ние в зависимости от выходных сигналов блока 3. Если входной аналоговый сигнал превышает один из пороговых уровней, то срабатывает соответствующий элемент сравнени (одновременно они сработать не могут) и состо ние счетчика увеличиваетс на единицу . В исходном состо нии счетчик обнулен. Таким образом, с приходом на его вход i( импульсов, отражающих число надежности символов (так как Uc Unop), состо ние счетчика будет соответствовать числу надежных символов в кодограмме.
После записи последнего п-го двоичного элемента в блок пам ти 12 начинаетс последовательное считывание информации из него, одновременно аналоговые сигналы из блока 9 считываютс в блок 22 и в формирователь 10. Двоичные сигналы с выхода блока 2 через открытый ключ 15 и элемент ИЛИ 18 (в неизменном виде) поступают на вход декодера 19, s котором отождествл ютс с разрешенной двоичной кодовой комбинацией
Эта комбинаци ,запоминаетс в преобразователе 20.
В блок 22 поступает точна оценка избыточного сигнала, считываема из б/юга 9. В этом блоке определ етс , кака из двух комбинаций (в данном случае - перва р з- решенна и нулева ) больше соответствует сигналу точной оценки. Управл ющий сигнал блока 22 разрешает перезапись кодограммы из преобразовател 20 в регистр 21, так как коэффициент коррел ции
аналоговым сигналом и первой разрешенной кодовой комбинацией больше коэффициента коррел ции между аналоговым сигналом и нулевой кодограммой, хран щейс в регистре 21
После записи кодограммы в регистр 21 хронизаюр 23 выдает сигнал на запуск генератора 24 импульсов, который выдает импульсы на входы формировател 10,
0 хронизатора 23 и счетчика 8 В формирователе 10 запускаетс генератор линейно измен ющегос напр жени (ГЛИН), после чего формируетс двоична кодова комбинаци , в которой единичный символ нахо5 дитс в разр де с тем же номером, что и наименьший аналоговый символ. Другие разр ды - нулевые. Эта двоична кодова комбинаци в параллельном коде поступает на вход регистра 11, ГЛИН при этом оста0 навливаетс .
Из регистра 11 и блока 12 информаци начинает считыватьс одновременно по управл ющим сигналам хронизатора 23. С выхода блока 12 кодова комбинаци
5 последовательно поступает ча информационные входы ключей 14 и 15. Управл ютс ключи двоичным символом, и поступающими последовательно с выхода формировател 10 на вход триггера 16 Если на вход
0 триггере б поступит нулевой сигнал, то открыт к,,юч 15. Если на вход триггера подаетс единичный сигнал, то ключ 15 за- крываегс , а ключ 14 открыраетс и соответствующий информационный сигнал
5 измен етс на противоположный с помощью элемента НЕ 17. Выходные сигналы преобразовател 13 через элемент ИПИ 18 поступают на вход декодера 19, в котором отождествл ютс с разрешенной двоичной
0 кодовой комбинацией. Эта комбинаци последовательно записываетс в преобразователе 20, сбрасыва предыдущую кодограмму . Хронизатор 23 выдает управл ющий сигнал, и в блоке 29 снова
5 вычисл ютс коэффициенты коррел ции между первой и второй разрешенными кодограммами и аналоговым сигналом, а также находитс их разность. Если разность больше нул , го выдаетс сигнал на управ0 л ющие входы преобразовател 20 и регистра 21 и кодограмма из преобразовател 20 переписываетс в регистр 21,6 случае если разность меньше нул , то сигнал не рыдаетс и втора разрешенна кодограм
5 ма, хран ща с в преобразователе 20, заме н етс на следующую из декодера 19 на очередном гакте
В следующий момент времени генера тор 24 выдает агорой импульс Теперь н выходе формировател 10 будет кодограм
ма с двум единичными символами в разр дах с номерами, которые соответствуют двум наименьшим аналоговым символам, и процесс, описанный выше, повтор етс . С приходом импульса на первый вход хрони- затора 23 он начинает формировать управл ющие импульсы дл очередного цикла (кроме первого). Отличие первого цикла управлени от последующих заключаетс в том, что дополнительно управл ющие им- пульсы подаютс на входы блоков 2 и 3, на синхровход счетчика 8, на входы записи блоков 9 и 12 .
При поступлении на вход счетчика m импульсов, равных числу ненадежных сим- волов с выхода генератора 24, счетчик обнул етс , так как коэффициент счета его равен п - числу символов в кодограмме. Сигнал переноса с выхода счетчика поступает на вход хронизатора 23, который выдает сиг- нал на считывание информации из регистра 21, формирует сигнал Общий сброс, и устройство обрабатывает следующий составной сигнал с избыточностью.
Таким образом кодова комбинаци , наиболее близка к комбинации аналоговых величин, хран ща с в регистре 21, будет выдана получателю.
Claims (1)
- Формула изобретениУстройство дл приема избыточных сигналов , содержащее приемник, выход которого совдин# гтг1Днс|юрмэционним входом первого блока пам ти и первым входом порогового блока, причем выходы первого блока пам ти подключены к одноименным входам многоканального формировател импульсов, преобразователь сигнала, первый и второй входь; которого соединены соответствепо с первым и вторым входами элемента ИЛИ, выход которого подключен к входу декодера, выход которого соединен с информационным входом преобразовател последовательного кода в параллельный, выход которого подключен к первому входу блока сравнени , выходкоторого подключен к входу преобрэзовате л последовательного кода в параллель ный, отличающеес тем, что, с целью повышени помехоустойчивости, в него введены счетчик, хронизатор, генератор импульсов, двухпороговый блок, выполненный на первых и вторых элементах сравнени и источниках порогового напр жени , регистры и второй блок пам ти, выходы многоканального формировател импульсов соединены с соответствующими информационными входами первого регистра, выход которого подключен к первому входу преобразовател сигнала, выход порогового блока соединен с входом второго блока пам ти, выход которого подключен к второму входу преобразовател сигнала, выходы хронизатора соединены соответственно с управл ющими входами порогового блока, элементов сравнени двухпорогового блока, счетчика первого и второго блоков пам ти, преобразовател последовательного кода в параллельный, декодера, первого и второго регистров, блока сравнени и генератора импульсов, выходы первого блока пам ти соединены с соответствующими первыми входами блока сравнени , первый выход первого регистра соединен с вторым входом блока сравнени , второй выход первого регистра вл етс выходом устройства, выход приемника подключен к первому входу хронизатора и первым входам первого и второго элементов сравнени двухпорогового блока, выходы первого и второго элементов сравнени которого объединены с выходами генератора импульсов и соединены с счетным входом счетчика уп- равл ющйт т одв иш1шюка2 ального формировател импульсов и тактовыг хронизатора, выход счетчика соединен с вторым входом хронизатора, выходы первого и второго источников порогового напр жени двухпорогового блока соединены соответственно с вторыми входами первого и второго элементов сравнени двухпорогового блока.V-
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894756486A SU1695353A1 (ru) | 1989-09-25 | 1989-09-25 | Устройство дл приема избыточных сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894756486A SU1695353A1 (ru) | 1989-09-25 | 1989-09-25 | Устройство дл приема избыточных сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1695353A1 true SU1695353A1 (ru) | 1991-11-30 |
Family
ID=21478237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894756486A SU1695353A1 (ru) | 1989-09-25 | 1989-09-25 | Устройство дл приема избыточных сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1695353A1 (ru) |
-
1989
- 1989-09-25 SU SU894756486A patent/SU1695353A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10419251B2 (en) | Digital signal transfer using integrated transformers with electrical isolation | |
US20030197624A1 (en) | Method and device for receiving sequential instructions | |
SU1695353A1 (ru) | Устройство дл приема избыточных сигналов | |
RU2127953C1 (ru) | Способ передачи сообщений в полудуплексном канале связи | |
SU1145357A1 (ru) | Устройство дл передачи телеметрической информации | |
RU1837348C (ru) | Устройство дл передачи и приема информации | |
SU653743A1 (ru) | Устройство декодировани | |
SU1262732A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU1709368A1 (ru) | Устройство сжати аналоговой информации | |
US5315300A (en) | AES/EBU C block generator | |
SU1003127A1 (ru) | Устройство дл приема телесигналов | |
SU1660175A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1172052A1 (ru) | Устройство дл синхронизации по циклам | |
SU1510075A1 (ru) | Коммутирующее устройство | |
SU1309071A1 (ru) | Адаптивный коммутатор системы телеизмерений | |
SU1298930A1 (ru) | Устройство дл контрол дискретного канала | |
SU1483477A1 (ru) | Устройство дл приема последовательности импульсно-временных кодов | |
SU1068927A1 (ru) | Устройство дл ввода информации | |
SU1241514A1 (ru) | Устройство дл передачи сигналов дистанционного управлени и сигнализации | |
SU1529461A1 (ru) | Устройство дл индикации экстремального значени последовательности цифровых величин | |
SU866763A1 (ru) | Устройство приема многократно передаваемых комбинаций | |
SU1668980A1 (ru) | Устройство сопр жени ЭВМ с общим каналом св зи | |
SU1508260A1 (ru) | Адаптивный коммутатор телеизмерительной системы | |
SU1656685A2 (ru) | Преобразователь последовательного кода в параллельный | |
SU781872A2 (ru) | Анализатор кодовых комбинаций дл устройств передачи информации с решающей обратной св зью |