SU1145357A1 - Устройство дл передачи телеметрической информации - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ТЕЛЕМЕТРИЧЕСКОЙ ИНФОРМАЦИИ, содержащее коммутатор, информационные входы которого  вл ютс  входами устройства , выход коммутатора соединен с информационным входом блока сокращени  избыточности информации, выход которого соединен с первым информационным входом блока кодировани  существенных отсчетов, синхронизатор , выход кадровых импульсов которого соединен с первыми синхронизирующими входами коммутатора, блока сокращени  избыточности информации и блока кодировани  адреса, выход канальных импульсов синхронизатора соединен с синхронизирующим входом блока кодировани  отсчета и вторыми синхронизирующими входами коммутатора , блока сокращени  избыточности информации и блока кодировани  адреса , выходы которого соединены с соответствующими информационными входами регистра сдвига кода адреса, синхронизирующий вход которого соединен с выходом тактовых импульсов синхронизатора , отли.чающеес  тем, что, с целью повышени  быстродействи  устройства, в него введены регистр сдвига кодов существенных отсчетов, блок кодировани  числа существенных отсчетов, блок буферной пам ти кодов числа существенных отсчетов, дешифратор кодов числа существенных отсчетов, регистр сдвига маркера конца кадра, блок буферной пам ти информационных импульсов, частотный модул тор, элементы ЗАПРЕТ,, инвертор, элемент Ш1И-НЕ, элементы И и элементы задержки, выход блока сокращени  избыточности информации соединен с информационным входом блока кодировани  числа существенных отсчетов и через первый элемент задержки - с информационным входом блока кодировани  адреса, входом (Л инвертора и вторым информационным входом блока кодировани  существенных отсчетов, выходы которого соединены с информационными входами регистра сдвига кодов существенных отсчгтов , синхронизирующий вход которого обьединен с первым входом пер4 СП вого элемента ЗАПРЕТ и подключен к выходу тактовых импульсов синхрони00 сд затора, выход регистра сдвига кодов существенных отсчетов соединен с объединенными первыми входами мента ИЛИ-НЕ, второго и третьего элементов ЗАПРЕТ и второго элемента И, объединенные вторые входы которых подключены к выходу регистра сдвига кода адреса, выход инвертора соединен с третьим входом элемента ИЛИ-НЕJ выход которого соединен с первым входом блока буферной пам ти информационных импульсов, второй, третий, четвертый и п тый входы которого соединены с выходами соответственно второго элемента ЗАПРЕТ

Description

третьего элемента ЗАПРЕТ, первого элемента И и вервого элемента ЗАПРЕТ, выход кадровых импульсов синхронизатора соединен непосредственно с первым синхронизируницим входом и через второй элемент задержки - с вторьм синхронизирующим входом блока кодировани  числа существенных отсчетов, выходы которого соединены с соответствующими первыми входами блока буферной пам ти кодов числа существенных отсчетов , выходы которого через дешифратор кодов числа сзпцественных отсчетов соединены с соответствующими первыми входами регистра сдвига маркера конца кадра, выход регистра сдвига маркера конца кадра соединен с первым входом второго элемента И,

5357

АЫХОД которого соединен с первым входом частотного модул тора и вторым входом блока буферной пам ти кодов числа существенных отсчетов, третий вход которого объединен с п тым входом блока буферной пам ти информационных импульсов и подключен к выходу Пуск синхронизатора, вторые входы регистра сдвига маркера конца кадра и второго элемента И подключены к выходу канальных импульсов синхронизатора, выход первого элемента ЗАПРЕТ соединен с шестым входом блока буферной пам ти информационных импульсов, выходы которого соединены с вторыми входами частотного модул тора, выход которого  вл етс  выходом устройства .

1

Изобретение .относитс  к технике передачи информации и может быть использовано в адаптивных многоканальных цифровых телеметрических системах дл  увеличени  технической скорости передачи сообщений.

Известно устройство дл  передачи информации, содержащее последователно соединенные коммутатор каналов и блок кодировани  измерительной инфо мации, блок кодировани  адресов каналов , многоканальный блок пам ти и блок кодировани  времени, входы которых подключены к выходам синхронизатора , анализатор сигналов, один вход которого соединен с выходом многоканального блока пам ти, другой - с выходом блока кодировани  имерительной информации, блок пам ти , вход которого подключен к выходу анализатора сигналов, блок анализа пар коррел ционных моментов , вход которого подключен к соответствующему выходу синхронизатора , элемент ИЛИ, первый вход которого непосредственно, второй вход через блоки кодировани  адресов каналов и анализа пар коррел циЪнных моментов подключены к выходам блока пам ти, третий вход элемента ИЛИ соединен с выходом блока

кодировани  времени, выход блока кодировани  адресов каналов соединен с входом блока пам ти l .

Однако в указанном устройстве эффективность сжати  сообщений, а следовательно, и увеличение скорости передачи сообщений снижаетс  за счет введени  адресных сообщений .

Наиболее близким по технической сущности к изобретению  вл етс  устройство, содержащее синхронизатор , выход которого соединен с входами блоков сокрап1ени  избыточности , кодировани  адреса и существенного отсчета, регистра адреса и блок формировани  кодовой группы, входы которых соединены вместе и подключены к выходу блока сокращени  избыточности, другой выход которого подключен к второму входу блок кодировани  существенного отсчета, его выход соединен с вторым входом блока формировани  кодовой группы, третий вход которого одновременно подключен к выходу блока кодировани  адреса и к входам регистра адреса и блока сравнени , его второй вход соединен с выходом регистр адреса, выход - с вторым входом блока сокращени  избыточности, третий

31

вход которого  вл етс  входом устройства , выход блока формировани  кодовой группы  вл етс  выходом устройства 2J ,

В устройстве-прототипе увеличение скорости передачи сообщений достигаетс  за счет исключени  из кадров избыточных отсчетов. Однако дл  однозначного разнесени  кодов существенных отсчетов по соответствующим каналам на приемной стороне в кадры ввод тс  коды адресов каналов, что существенно снижает скорость передачи сообщений.

Техническа  задача изобретени  заключаетс  в минимизации числа адре ных сообщений или вообще в отказе от известного принципа адресации существенных отсчетов. Это легко реализовать , если каждому из четырех возможных сочетаний одноименных разр дов кода существенного отсчета и кода адреса данного канала (О и О, О и 1, 1,1 и 0,1 1).поставить в соответствие частотный признак. В этом случае в линию св зи вместо кода существенного отсчета и его кода адреса можно передавать комбинацию радиоимпульсов с частотами заполнени  (несущие частоты) fj, f , fj и 4 . Например , имеем код существенного отсчета 100101 и код его адреса 1011. При анализе этих кодов, начина  с младших разр дов (справа налево), получим последовательные сочетани  двоичных единиц одноименных разр дов 11,01,10,01,00 и 10 (т.е. есливрассматриваемом случае код адреса короче кода существенного отсчета, то перед кодом адреса дл  выравнивани  разр дности до кода существенного отсчета дописаны незначащие нули). При этом в линию св зи будет вьщано последовательно шесть радиоимпульсов с частотами заполнени  4 2 f3 2 и fj Аналогично формируютс  сообщени  и по другим каналам, имеющим существенные отсчеты выборок. Указанные частотные признаки передаваемых радиоимпульсов позвол ют на приемной стороне однозначно восстановить коды существенных отсчетов и их коды адресов каналов, а посто нное число радиоимпульсов в канальном сообщении - отделить канал от канала . Вполне очевидно, дл  восстановлени  сжатых сообщений по каждому

57 4

каналу на приемной стороне должен передаватьс  радиоимпульс с частотой заполнени  f, соответствующий началу или концу телеметрического кадра. Цель изобретени  - првьшение быстродействи  устройства путем уменьшени  размеров телеметрических кадров за счет частотных признаков возможных комбинаций двоичных единиц в одноименных разр дах кодов адреса и существенного отсчета.

Поставленна  цель достигаетс  тем, что в устройство дл  передачи телеметрической информации, содержащее коммутатор, информационные

входы которого  вл ютс  входами устройства , выход коммутатора соединен с информационным входом блока сокращени  избыточности информации,выход

которого соединен с первым информационным входом блока кодировани  существенных отсчетов, синхронизатор, выход кадровых импульсов которого соединен с первыми синхронизирующими

входами Коммутатора, блока сокращени  избыточности информации и блока кодировани  адреса, выход канальных импульсов синхронизатора соединен с синхронизирующим входом блока кодировани  отсчета и вторыми синхронизирующими входами коммутатора, блока сокращени  избыточности информации и блока кодировани  адреса, выходы которого соединены с соотвествующими информационными входами регистра сдвига кода адреса, синхро

низирующий вход -которого соединен с выходом тактовых импульсов синхронизатора , введены регистр сдвига

кодов существенных отсчетов, блок кодировани  числа существенных отсчетов , блок буферной пам ти кодов числа существенных отсчетов, дешифратор кодов числа существенных отсчетов , регистр сдвига маркера конца кадра, блок буферной пам ти информационных импульсов, частотный модул тор, элементы ЗАПРЕТ, инвертор , элемент ИЛИ-НЕ, элементы И и

элементы задержки, выход блока сокращени  избыточности информации соединен с информационным входом блока кодирова;ни  числа существенных отсчетов и через первьм.элемент задержки

с информационным входом блока кодировани  адреса, входом инвертора и вторым информационным входом блока кодировани  существенных отсчетов. ВЫХОДЫ которого соединены с информационными входами регистра сдвига Кодов существенных отсчетов, синхро низирующий вход которого объединен с первым входом первого элемента ЗАПРЕТ и подключен к выходу тактовы импульсов синхронизатора, выход регистра сдвига кодов существенных отсчетов соединен с объединенными первыми входами элемента ИЛИ-НЕ, второго и третьего элементов ЗАПРЕТ и второго элемента И, объединенные вторые входы которых подключены к выходу регистра сдвига кода адреса, выход инвертора соединен с третьим входом элемента ИЛИ-НЕ, выход которого соединен с первым входом блока буферной пам ти информационных импульсов , второй, третий, четвертый и п тый входы которого соединены с вькодами соответственно второго элемента ЗАПРЕТ, третьего элемента ЗАПРЕТ, первого элемента И и первого элемента ЗАПРЕТ, выход кадровых импульсов синхронизатора соединен непосредственно с первым синхро низирующим входом и через второй элемент задержки - с вторьм синхронизируюпщм входом блока кодировани  числа существенных отсчетов, выходы которого соединены с соответствующими первьми входами блока буферной пам ти кодов числа существенных отсчетов , выходы которого через дешиф ратор кодов числа существенных отсч тов соединены с соответствующими пе выми входами регистра сдвига маркер конца кадра, выход регистра маркера конца кадра соединен с первым входом второго элемента И, выход которого соединен с первым входом частотного модул тора и вторым входом блока буферной пам ти кодов числа существенных отсчетов, третий вход которого объединен с п тым входом блока буферной пам ти информ ционных импульсов и подключен к выходу Пуск синхронизатора, вторы входы регистра сдвига маркера конца кадра и второго элемента И подключены к выходу канальных импульсов синхронизатора, выход первого элемента ЗАПРЕТ соединен с шестным входом блока буферной пам ти информационных импульсов, выходы которог срединены с вторыми входами частотного модул тора, выход которого  вл етс  выходом устройства. 7 На чертеже приведена функциональна  схема предлагаемого устройства. Устройство содержит коммутатор 1 каналов, блок 2 сокращени  избыточности информации, блок 3 кодировани  адреса (в качестве которого может использоватьс  двоичный счетчик импульсов), блок 4 кодировани  существенных отсчетов (например, аналого-цифровой преобразователь), п-разр дный регистр 5 сдвига кода адреса, 2 -разр дный регистр 6 сдвига кодов существенных отсчетов, элемент ИЛИ-НЕ 7, элемент ЗАПРЕТ 8 (с запретом по входу разр дных сигналов кода существенного отсчета), элемент ЗАПРЕТ 9 (с запретом по входу разр дных- сигналов по коду адреса), первый элемент И 10, инвер-тор 11, элемент 12 задержки, блок 13 кодировани  числа существенных отсчетов в кадре (например, п-разр дный двоичный счетчик), блок 14 буферной пам ти кодов числа сущест- венных отсчетов, дешифратор 15 кодов числа существенных отсчетов, (N+1)разр дньй регистр 16 сдвига маркера конца кадра, второй-элемент И 17, элемент ЗАПРЕТ 18 (с запретом по входу маркера конца кадра), частотньш модул тор 19 радиопередатчика, блок 20 буферной пам ти информационных импульсов, второй элемент 21 задержки, синхронизатор 22. Работа предлагаемого устройства происходит следующим образом. Кадровые и канальные импульсы синхронизатора 22 управл ют работой коммутатора Т каналов и блока 2 сокращени  избыточности. С помощью коммутатора 1 каналов на вход блока 2 поочередно поступают аналогичные сигналы всех N телеметрируемых каналов. Блок 2 сокращени  избыточности вьадает существенные отсчеты, которые в блоке 4 преобразуютс  в Е-разр дные двоичные комбинации, соответствующие мгновенным значени м существенных отсчетов. В блоке 3, работающем по принципу суммирующего двоичного счетчика, с поступлением каждого канального импульса значение п-разр дного кода адреса увеличиваетс  на единицу. Таким образом , в блоке 3 кодировани  адреса в каждый канальный интервал оказываетс  записанньй соответствующий ему п-разр дный код адреса, независимо от того, была ли выборка по да ному каналу существенной или избыточной . С выхода элемента 12 задерж сигнал существенного отсчета через врем , равное длительности формировани  кодов адреса и существенного отсчета в блоках 3 и А соответственно , производит считывание этих, кодов в параллельной форме в регист ры 5 и 6 соответственно. После этого очередной канальный импульс уста навливает в ноль содержимое блока 4 а в блоке 3 увеличивает.код адреса на единицу. Одновременно с этим так товые импульсы (частота тактовых им пульсов кратна частоте канальных и кадровых импульсов), вырабатываемые синхронизатором 22, вызывают сдвиг кодов адреса и существенного отсчета , в регистрах 5 и 6 соответственно . Начина  с младших разр дов, су гналы одноименных разр дов указанных кодов одновременно подаютс  на входы логических элементов 7, 8, 9и 10. В соответствии с таблицами истинности каждый из указанных логических элементов вырабатывает на своем выходе сигнал, соответствующи единице (импульс), только при одной комбинации из четырех возможных двоичных сигналов на его входах. Так, при наличии нулей в одноименны разр дах кодов адреса и существенного отсчета импульс вырабатывает только элемент ИЛИ-НЕ 7, при 1 в коде адреса и О в коде существенного отсчета - элемент ЗАПРЁТ 8, при О и 1 - элемент ЗАПРЕТ 9, при 1 и 1 - элемент И 10. В слу чае соотношений между разр дност ми кодов адреса и существенного отсчета: при п С, сравнение старших разр дов кода адреса происходит с незн чащими нул ми перед старшим разр дом кода существенного отсчета (в этом случае регистр 6 обнул етс  раньше регистра 5); при п fc сравнение старших разр дов кода существенного отсчета происходит с незна;чащими нул ми перед старшим разр дом кода адреса (в этом случае регистр 5 обнул етс  раньше регистра 6). Импульсы соответствующие результатам поразр дного сравнени  кодов адреса и существенного отсчета , с выходов элементов 7, 8, 9 и 10поступают на самосто тельные входы блока 20 буферной пам ти информационных импульсов. Данный блок может состо ть из четырех Линеек регистров сдвига. В первую линейку записьшаютс  информационные импульсы с выхода элемента ИЛИ-НЕ 7, во вторую - с элемента ЗАПРЕТ 8, в третью - с элемента ЗАПРЕТ 9 и в четвертую - с элемента И 10. Число, разр дов во всех линейках должно быть одинаково и кратно разр дности длинного кода: при п В (число каналов N в телеметрической системе больше числа уровней квантовани  L, так как п logjN и 1 ) кратно п; при п . ii кратно 6 . Таким образом, кажда  линейка раз.биваетс  на несколько подрегистров дл  возможности накапливани  информации сразу по группе каналов (число подрегистров определ етс  коэффициентом сжати  блока 2 сокращени  избыточности ) . Например, предлагаемое устройство предусмотрено дл  работы с разр дностью кодов п 5 и 6 7. Пусть код адреса имеет структуру 10110, а код существенного отсчета, по данному каналу - 1100101. Тогда в результате поразр дного анализа этих каналов (младшие разр ды сто т справа) в соответствующие одноименные подрегистры четырех линеек блока 20 будут записаны следующие информационные коды (младшие разр ды сто т также справа): i-й псдрегйстр Перва  линейка ОООТООО Втора  линейка 0010010 Треть  линейка 1100001 Четверта  линейка 0000100 В образовавшейс  матрице каждый одноименный столбец coдeI жит только оДну единицу. Одновременно с описанным процессом в рассматриваемом кадре блок 13, представл киций собой двоичный счетчий, формирует код числа существенных отсчетов в кадре. Его разр дность должна быть равна разр дности регистра 5, так как дл  общего случа  по всем N каналам все отсчеты могут оказатьс  существенными. С поступлением следующего кадрового импульса, вопервых , устанавливетс  в ноль блок 3 кодировани  адреса, во-вторых, происходит считывание п-разр Дного кода числа существенных отсчетов в кадре в параллельной форме в блок 14 буферной пам ти, в-третьих, кадровый импульс через элемент 21 задержки Уст навливает в исходное состо ние блок 13. Через определенное число кадровых импульсов синхронизатор 22 вьфабатывает пусковой импульс, которьй вызывает первоначальный сдвиг содержимого линеек регистров в блок 20 - и первоначальное считывание кода числа существенных отсчетов в первом кадре с блока 14 на вход дешиф ратора 15. При этом на одном из N его выходов (где N - максимально возможное число существенных отсчетов в кадре) образуетс  импульсный сигнал, которьй в разр д, номер которого на единицу больше номера выхода дешифратора 15 с данным импульсным сигналом, регистра 16 маркера конца кадра записывает единицу . Так как первый () разр д регистра 16 не соединен ни с одним выходом дешифратора 15, то в исходном состо нии в нем записан двоичный ноль. Вслед за пусковым импульсом первый канальный импульс вызывает сдвиг регистра 16 и открьтает элемент И 17 по одному из двух входов . Так как в первом разр де регистра 16 был записан ноль, то сигнал на его выходе отсутствует и элемент И 17 оказьюаетс  закрытым по другому входу. Таким образом на его выхо де отсутствует и элемент ЗАПРЕТ 18 оказьшаетс  открытьм по запрещающему входу. Следовательно, тактовые импульсы, поступающие на его вход, производ т поразр дный сдвиг содержимого всех четырех линеек блока 20 В соответствии с приведенным вьше п примером импульсные сигналы последо вательно по вл ютс  на выходах трет ей, второй, четвертой, первой, второй , третьей и снова третьей лиНеек блока 20. Эти импульсы подаютс  на соответствующие входы частотного модул тора 19 радиопередатчика, который на выход устройства выдает последовательность радиоимпульсов с частотами заполнени  3 2 4 f ,j , f J , f j . Если в первоначальном состо нии и во втором разр де регистра 16 был записан ноль, на выход устройства выдаетс  очередна  комбинаци  из семи радиоимпульсов, закон чередовани  частот заполнени  которых однозначно определ ет номер канала и значение его существенной выборки. В результате сдвигов канальными импульсами в регистре 16 и тактовыми в блоке 20 выдача радиоимпульсов продолжаетс  до тех пор, пока сигнал двоичной единицы, соответствующий числу существенных отсчетов э данном кадре, с выхода регистра 16 не поступит на закрытый вход логического элемента И 17. При наличии открывающего сигнала и на этом входе элемент И 17 открываетс  и выдает запирающий сигнал на элемент ЗАПРЕТ 18. При этом поступление через него сдвигак цих тактовых импульсов в блок 20 прекращаетс , а следовательно, прекращаетс  и вьщача информационных радиоимпульсов на выход устройства. Одновременно с этим импульс с выхода элемента И 17 поступает на самосто тельный вход частотного модул тора 19, который, в свою очередь, выдает на вьгход устройства радиоимпульс с частотой за--, полнени  f.Q, свидетельствующий, что существенные выборки в данном кадре закончены и за ним будут следовать информационные радиоимпульсы, относ щиес  к следукидему телеметрическому кадру. Таким образом, частотный признак (частота заполнени  f) данного радиоимпульса однозначно определ ет конец кадра. Кроме того, импульс с выхода элемента И 17 производит считывание кода числа существенных отсчетов во втором кадре из блока 14 на дешифратор 15, и все описанные процессы в устройстве повтор ютс . Частотный модул тор 19 радиопередатчика может представл ть собой п ть самосто тельных автогенераторов с частотами генерации f,,f,fj,f3 и f , запертых в исходном состо нии и открываемых импульсами с выходов элемента И 17 и блока 20 соответственно . Элемент ЗАПРЕТ 11 необходим дл  защиты элемента ИЛИ-НЕ 7 от ложного срабатывани , когда выборка по соответствующему каналу  вл етс  избыточной (несущественной). В этом случае регистры 5 и 6 оказываютс  обнуленными, а в блок 20 ничего не , должно записыватьс . Но ведь элемент ЙЛИ-НЕ 7 должен реагировать именно на нулевую комбинацию сигналов на его двух входах. С этой целью этот элемент имеет дополнительный третий вход, подключенный через инвертор 11 и элемент 12 задержки к выходу

блока 2 сокращени  избыточности. Благодар  этому при отсутствии сигнала существенного отсчета на его выходе на третьем входе элемента ИЛИ-НЕ 7 сигнал соответствует единице, а на выходе равен нулю и ложной записи импульсов в первую линейку блока 20 не происходит.

Таким образом, дополнительное введение новых блоков и элементов в предлагаемое устройство позвол ет увеличить скорость передачи сообщений по сравнению с устройством прототипа в (1 - ) раз при разр дности

кода адреса меньшей кода существено

ного отсчета (п б ) или а С V

раз при п t за счет введени  частотного признака в информационные импульсы, где разр дность кодов адреса и существенного отсчета соответственно. Дл  предлагаемог устройства с параметрами N 127 и L 63 по сравнению с выбранным базовым . объектом в 1,86 раза уменьшаютс  экономические затраты , св занные с его эксплуатацией .

Claims (1)

1. УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ТЕЛЕМЕТРИЧЕСКОЙ ИНФОРМАЦИИ, содержащее коммутатор, информационные входы которого являются входами устройства, выход коммутатора соединен с информационным входом блока сокращения избыточности информации, выход которого соединен с первым информационным входом блока кодирования существенных отсчетов, синхронизатор, выход кадровых импульсов которого соединен с первыми синхронизирующими входами коммутатора, блока сокращения избыточности информации и блока кодирования адреса, выход канальных импульсов синхронизатора соединен с синхронизирующим входом блока кодирования отсчета и вторыми синхронизирующими входами коммутатора, блока сокращения избыточности информации и блока кодирования адреса, выходы которого соединены с соответствующими информационными входами регистра сдвига кода адреса, синхронизирующий вход которого соединен с выходом тактовых импульсов синхронизатора, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены регистр сдвига кодов существенных отсчетов, блок кодирования числа существенных отсчетов, блок буферной памяти кодов числа существенных отсчетов, дешифратор кодов числа существенных отсчетов, регистр сдвига маркера конца кадра, блок буферной памяти информационных импульсов, частотный модулятор, элементы ЗАПРЕТ,, инвертор, элемент ИЛИ-HE, элементы И и элементы задержки, выход блока сокращения избыточности информации соединен с информационным входом блока кодирования числа существенных отсчетов и через первый элемент задержки - с информационным входом блока кодирования адреса, входом инвертора и вторым информационным , входом блока кодирования существенных отсчетов, выходы которого соединены с информационными входами регистра сдвига кодов существенных отсчетов, синхронизирующий вход кото- рого объединен с первым входом первого элемента ЗАПРЕТ и подключен к выходу тактовых импульсов синхронизатора, выход регистра сдвига кодов существенных отсчетов соединен с объединенными первыми входами элемента ИЛИ-HE, второго и третьего элементов ЗАПРЕТ и второго элемента И, объединенные вторые входы которых подключены к выходу регистра сдвига кода адреса, выход инвертора соединен с третьим входом элемента ИЛИ-HE, выход которого соединен с первым входом блока буферной памяти информационных импульсов^ второй, третий, четвертый и пятый входы которого соединены с выходами соответственно второго элемента ЗАПРЕТ. третьего элемента ЗАПРЕТ, первого элемента И и нервого элемента ЗАПРЕТ, выход кадровых импульсов синхронизатора соединен непосредственно с первым синхронизирующим входом и через второй элемент задержки - с вторым синхронизирующим входом блока кодирования числа существенных отсчетов, выходы которого соединены с соответствующими первыми входами блока буферной памяти кодов числа существенных отсчетов, выходы которого через дешифратор кодов числа существенных отсчетов соединены с соответствующими первыми входами регистра сдвига маркера конца кадра, выход регистра сдвига маркера конца кадра соединен с первым входом второго элемента И, выход которого соединен с первым входом частотного модулятора и вторым входом блока буферной памяти ко· дов числа существенных отсчетов, третий вход которого объединен с пятым входом блока буферной памяти информационных импульсов и подключен к выходу ’'Пуск синхронизатора, вторые входы регистра сдвига маркера конца кадра и второго элемента И подключены к выходу канальных импульсов синхронизатора, выход первого элемента ЗАПРЕТ соединен с шее· тым входом блока буферной памяти информационных импульсов, выходы которого соединены с вторыми входами частотного модулятора, выход которого является выходом устройства.