SU1164763A2 - Устройство дл сжати и накоплени графической информации - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ СЖАТИЯ И НАКОПЛЕНИЯ ГРАФИЧЕСКОЙ ИНФОРМАЦИИ по авт. св. № 1096675, отличающеес  тем, что, с целью повышени  информативности устройства, в него между выходом третьего регистра и первыми входами первого элемента ИЛИ введен узел сжати  информации, первый управл ющий вход которого подключен к выходу второго элемента ИЛИ, первый управл ющий выход - к управл ющему входу третьего регистра, a второй управл ющий выход подключен к входу третьего элемента задержки и  вл етс  вторым выходом устройства, второй управл ющий вход узла сжати  информации  а,т етс  четвертым входом устройства. сл О5 4 О СО

Description

2. Устройство по п. 1, отличающеес  тем, что-узел сжати  информации содержит триггеры, генератор импульсов, элементы И, блоки элементов И, элементы ИЛИ, элемент НЕ, элемент задержки, регистр, счетчик и дешифратор, выходы счетчика соединены с информационными входами первого блока элементов И, выходы которого соединены с входами дешифратора, первый и втррые выходы дешифратора соединены соответственно с первым входом первого элемента ИЛИ и вторыми входами второго элемента ИЛИ, третий выход - с первыми входами третьего элемента ИЛИ и первого элемента И и стробируюшими входами второго, третьего , четвертого и п того блоков элементов И, выход второго элемента ИЛИ соединен с первым входом четвертого элемента ИЛИ и вторыми входами первого и третьего элементов ИЛИ, выход четвертого элемента ИЛИ - со стробируюшим входом шестого блока элементов И, выход третьего элемента ИЛИ - со стробируюш,им входом седьмого блока элементов И, выходы которого соединены с информационными входами шестого блока элементов И и первыми информационными входами второго, третьего и четвертого блоков элементов И, первые и вторые выходы регистра соединены с информационными входами соответственно седьмого и п того блоков элементов И, выходы п того блока элементов И соединены с вторыми информационными входами второго, третьего и четвертого блоков элементов И, выходы которых соединены соответственно с первыми, вторыми и третьими входами п того элемента ИЛИ, выход которого соединен с вторым входом четвертого элемента ИЛИ, третьим входом первого элемента ИЛИ и через элемент НЕ с вторым входом первого элемента И, выход первого элемента И соединен с четвертым входом первого элемента ИЛИ, выход которого соединен с первыми входами первого триггера и счетчика, выход первого триггера соединен с первым входом второго элемента И и через элемент задержки со стробируюшим входом первого блока элементов И, выход второго элемента И соединен через генератор импульсов с первым входом второго триггера , выход второго триггера соединен с вторым входом второго элемента И, второй вход первого триггера, объединенные вход регистра и второй вход счетчика и второй вход второго триггера  вл ютс  соответственно первым управл ющим, информационным и вторым управл юшим входами узла сжати  информации, выходы генератора импульсов , шестого блока элементов И и первого элемента ИЛИ  вл ютс  соответственно первым управл юшим, информационным и вторым управл ющим выходами узла сжати  информации.

1

Изобретение относитс  к автоматике и. вычислительной технике и может быть использовано в системах отображени  информации .

По основному авт. св. № 1096675 известно устройство дл  сжати  и накоплени  графической информации, содержащее первый регистр, выходы которого подключены к ин формационным входам дешифратора адреса , выходы дешифратора адреса соединены с первыми входами блока пам ти, выходы которого подключены к информационным входам первого блока усилителей, выходы первого блока усилителей соединены с первыми входами второго регистра, выходы которого  вл ютс  первыми выходами устройства, вторые выходы второго регистра подключены к информационным входам второго блока усилителей, выходы которого соединены с вторыми входами блока пам ти , блок управлени , первый вход которого  вл етс  первым входом устройства, первый , второй, третий, четвертый, п тый и шестой выходы блока управлени  подключены соответственно к управл ющим входам первого регистра, дешифратора адреса, второго и первого блока усилителей и первому, второму управл ющим входам второго регистра , третий регистр, информационные входы которого  вл ютс  вторыми входами устройства , выход третьего регистра соединен с вторыми информационными входами второго

регистра и первыми входами первого элемента ИЛИ, выход первого элемента ИЛИ подключен к первому входу первого элемента И и через элемент НЕ к первому входу второго элемента И, выход первого элемента И подключен к входам первого и второго элементов задержки и второго счетчика, выход первого элемента задержки соединен с третьим управл ющим входом второго регистра , первым входом первого счетчика, управл ющим входом третьего регистра и первым входом второго элемента ИЛИ, выходы второго счетчика подключены к информационным входам первого блока элементов И, выход второго элемента задержки соединен с вторым входом блока управлени  и стробирующим входам первого блока элементов И, информационные входы второго блока элементов И  вл ютс  третьими входами устройства, стробирующий вход второго блока элементов И подключен к первому входу устройства, выходы первого и второго блоков элементов И соединены с соответствующими первыми и вторыми входами блока элементов ИЛИ, выходы которого под ключены к информационным входам первого регистра, первые выходы первого и третьего счетчиков - соответственно к третьим и четвертым информационным входам второго регистра, второй выход третьего счетчика - к второму входу первого счетчика, второй выход первого счетчика и третий выход третьего счетчика - соответственно к первому и второму входам третьего элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, входы третьего счетчика и третьего элемента задержки объединены и  вл ютс  четвертым входом устройства , выход третьего элемента задержки подключен к вторым входам первого и второго элементов И, выход второго элемента И подключен к второму входу второго элемента ИЛИ, выход которого  вл етс  вторым выходом устройства 1.

Недостатком известного устройства  вл етс  низкий коэффициент сжати  графической информации, что снижает информативность устройства.

Цель изобретени  - повышение информатичности устройства.

Указанна  цель достигаетс  тем, что в устройство дл  сжати  и накоплени  графической информации между выходом третьего регистра и первыми входами первого элемента ИЛИ введен узел сжати  информации первый управл ющий вход которого подключен к выходу второго элемента ИЛИ, первый управл ющий выход - управл ющему входу третьего регистра, второй управл ющий выход подключен к входу третьего элемента задержки и  вл етс  вторым выходом устройства, второй управл ющий вход узла сжати  информации  вл етс  четвертым входом устройства.

Кро.ме того, узел сжати  информации содержит триггеры, генератор импульсов, элементы И, блоки элементов И, элементы ИЛИ элемент НЕ, элемент задержки, регистр, счетчик и дещифратор, выходы счетчика соединены с информационными входами первого блока элементов И, выходы котоого соединены с входами дешифратора, первый и вторые выходы дешифратора соединены соответственно с первым входом первого элемента ИЛИ и вторыми входами второго элемента ИЛИ, третий выход - с первыми

входами третьего элемента ИЛИ и первого элемента И и стробирующими входами второго , третьего, четвертого и п того блоков элементов И, выход второго элемента ИЛИ соединен с первым входом четвертого элемента ИЛИ и вторыми выходами первого и третьего элементов ИЛИ, выход четвертого элемента ИЛИ - со стробирующими входом шестого блока элементов И, выход третьего элемента ИЛИ - со стробирующим входом

0 седьмого блока элементов И, выходы которого соединены с информационными входами шестого блока элементов И и первыми информационными входами второго, третьего и четвертого блоков элементов И, первые и вторые выходы регистра соединены с информационными входами соответственно седьмого и п того блоков элементов И, выходы п того блока элементов И соединены с вторыми информационными входами второго , третьего и четвертого блоков элементов И, выходы которых соединены соответственно с первыми, вторыми и третьими входами п того элемента ИЛИ, выход которого соединен с вторым входом четвертого элемента ИЛИ, третьим входом первого элемента ИЛИ и через элемент НЕ с вторым входом первого элемента И, выход первого элемента И соединен с четвертым входом первого элемента ИЛИ, выход которого соединен с первыми входами первого триггера и счетчика, выход первого триггера соедиQ нен с первым входом второго элемента И и через элемент задержки со стробирующим входо.м первого блока элементов И, выход второго элемента И соединен через генератор импульсов с первым входом второго триггера, выход второго триггера соединен

5 с вторым входом второго элемента И, второй вход первого триггера, объединенные вход регистра и второй вход счетчика и второй вход второго триггера  вл ютс  соответственно первым управл ющим, информационным и вторым управл ющим входами узла сжати  информации, выходы генератора импульсов, шестого блока элементов И и первого элемента ИЛИ  вл ютс  соответственно первым управ.т юшим, информационным и вторым управл ющим выходами уз5 ла сжати  информации.

Увеличение коэффициента сжати  графической информации в данном случае происходит в результате реализации в устройстве метода психовизуального кодировани .

Q Сущность метода кодировани  заключаетс  в том, что восьмиразр дные блоки графической информации, содержащие единичный бит информации только в одном из разр дов, воспринимаютс  в устройстве как нулевые и исключаютс  из информационно5 го массива при дальнейшем самоадаптирующемс  блочном кодировани  в случае отсутстви  в восьмиразр дном блоке графической информации, наход щемс  над рассматриваемым в предыдущей строке телевизионной развертки, комбинаций вида:

1)X X I X X X X X - блок в предыдущей строке

О О О I О О О О - рассматриваемый блок

2)XXXIXXXX- блок в предыдущей строке

00010000- рассматриваемый блок 3)ХХХХ1ХХХ- блок в предыдущей строке

00 О I О О О О - рассматриваемый блок гдеХ- безразличное состо ние.

На фиг. 1 показана функциональна  схема устройства; на фиг. 2 - функциональна  схема узла сжати  информации.

Устройство дл  сжати  и накоплени  графической информации содержит (фиг. 1) регистр 1, элемент И 2, элемент ИЛИ 3, элемент 4 задержки, счетчик 5 и 6, элемент ИЛИ 7, элемент 8 задержки, регистр 9, элемент , НЕ 10, блок 11 усилителей, элементы И 12 и 13, счетчик 14, блок 15 элементов И, блок 16 элементов ИЛИ, регистр 17, дещифратор 18 адреса, блок 19 пам ти, блок 20 элементов И, элемент 21 задержки, блок 22 вправлени , блок 23 усилителей и узел 24 сжати  информации.

Узел 24 сжати  информации содержит (фиг. 2) RS-триггер 25, элемент И 26, генератор 27 импульсов, регистр 28, счетчик 29, блоки 30 и 31 элементов И, RS-триггер 32, элемент 33 задержки, блок 34 элементов И, элемент ИЛИ 35, блоки 36-39 элементов И, дешифратор 40, элементы ИЛИ 41-44, элемент НЕ 45 и элемент И 46.

Триггер 25 предназначен дл  фиксации наличи  сигнала «Прием, поступающего из передающего устройства и свидетельствую щего о наличии информации на вторых входах устройства. Данный сигнал поступает на S-вход триггера 25 и устанавливает его в единичное состо ние. Сброс триггера 25 в нулевое состо ние осуществл етс  импульсом с выхода генератора 27.

Первый элемент И 26 предназначен дл  подачи сигнала запуска на генератор 27 при наличии на входах элемента И 26 разрещающих сигналов триггеров 25 и 32. Генератор 27 служит дл  формировани  по каждому сигналу запуска восьми стандартных импульсов , поступающих на вход регистра И и осуществл ющих сдвиг вправо содержимого данного регистра.

Регистр 1  вл етс  восьмиразр дным сдвигающим и предназначен дл  приема в параллельном виде восьмиразр дных кодовых комбинаций из линии св зи и передачи данной информации в последовательном виде на входы регистра 28 и счетчика 29. Начальное состо ние регистра 1 нулевое.

Регистр 28  вл етс  457-разр дным сдвигающим и предназначен дл  хранени  56-ти блоков восьмиразр дной графической информации , наход щихс  в предыдущей и (или) текущей строках, одного текущего блока восьмиразр дной графической информации , подвергающегос  психовизуальному кодированию в данный момент времени , и одного разр да,  вл ющегос  остатком (восьмым разр дом) блока графической информации, предществующего рассматриваемым 57 блокам. Данный разр д нужен дл  обнаружени  третьей комбинации в соседнем справа (по отнощению к блоку в предыдущей строке, наход щемус  над рассматриваемым блоком) блоке графической информации при наличии в рассматриваемом блоке комбинации 00000001. Таким образом, при определении комбинации, подвергаемой психовизуальному кодированию, рассматриваютс  дес ть разр дов, наход щихс  над данным блоком: восемь разр дов

5 блока, наход щегос  в предыдущей строке непосредственно над данным блоком, один разр д (восьмой) блока, наход щегос  в предыдущей строке справа от блока, наход щегос  непосредственно над данным, и один разр д (первый) блока слева от блока,

0 наход щегос  непосредственно над данным. Начальное состо ние регистра 28 нулевое.

Счетчик 29 с коэффициентом пересчета 8 предназначен дл  подсчета числа единиц в прин том восьмиразр дном блоке графической информации. Начальное состо ние счетчика 29 нулевое.

Блок 30 элеме нтов И служит дл  пропускани  разр дов с нулевого по седьмой) регистра 28 группы входов блоков 36-39 элеQ ментов И по разрещающему сигналу с выхода элемента ИЛИ 35.

ч

Блок 31 элементов И предназначен дл  пропускани  разр дов (с 447-го по 454-й) регистра 28 на вторые входы б;|ока 36 элементов И, (с 448-го по 455-й) на вторые входы блока 37 элементов И и (с 449-го по 456-й) на вторые входы блока 38 элементов И по разрещающему сигналу с третьего выхода дещифратора 40.

Триггер 32 используетс  дл  фиксации на 0 личи  сигнала, свидетельствующего о заверщении обработки устройством очередного блока графической информации, поступающего на S-вход триггера 32 с выхода элемента ИЛИ 3. Сброс триггера 32 в нулевое состо ние осуществл етс  сигналом с выхода элемента 44 ИЛИ. Начальное состо ние триггера 32 единичное.

Элемент 33 задержки предназначен дл  задержки сигнала, разрешающего прохождение информации через блок 34 элементов 0 И, на врем , необходимое дл  сдвига содержимого регистра 1 и установлени  значени  счетчика 29.

Блок 34 элементов И служит дл  пропускани  сигналов с выходов счетчика 29 на входы дешифратора 40 по разрешающему 5 сигналу с пр мого выхода триггера 32, проход щему через элемент 33 задержки.

Элемент ИЛИ 35 предназначен дл  формировани  сигнала, разрешающего прохождение информации через блок 30 элементов И, при наличии сигнала на одном из входов элемента 35 ИЛИ.

Блок 36 элементов И используетс  дл  обнаружени  комбинаций вида (1). На вторые входы блока 36 элементов И подаютс  с 447-го по 454-й разр ды регистра 28, а на первые входы с 0-го по 7-й разр ды регистра 28.

Блок 37 элементов И предназначен дл  обнаружени  комбинаций вида (2). На вторые входы блока 37 элементов И подают с  с 448-го по 455-й разр ды регистра 28, а на первые входы - с 0-го по 7-й разр ды регистра 28.

Блок 38 элементов И служит дл  обнаружени  комбинаций вида (3). На вторые входы блока 38 элементов И подаютс  с 449-го по 456й разр ды регистра 28, а на первые входы - с 0-го по 7-й разр дв регистра 28.

Дешифратор 40 предназначен дл  формировани  следующих управл ющих сигналов:

-сигнала разрещени  прохождени  информации через блоки 30, 31 и 36-38 элементов И и элемент И 46 при наличии значени  содержимого счетчика 39 равного еди нице;

-сигнала наличи  прин той кодовой комбинации, подаваемого на вход элемента ИЛИ 44, при наличии значени  содержимого счетчика 29, равного нулю;

-сигналов разрешени  прохождени  информации через блоки 30 и 39 элементов И и сигнала наличи  прин той кодовой комбинации , подаваемого на вход элемента ИЛИ 44, при наличии значени  содержимого счетчика 29, отличного от единицы и нул .

Блок 39 элементов И пропускает сигналы с выходов блока 30 элементов И на входы элемента ИЛИ 7 по разрешающему сигналу с выхода элемента ИЛИ 43.

Элемент ИЛИ 41 предназначен дл  формировани  сигнала обнаружени  кодовой комбинации, которую нельз  подвергать психовизуальному кодированию. Данный сигнал формируетс  при наличии хот  бы одного единичного сигнала в одной из четырех групп входов данного элемента.

Элемент ИЛИ 42 формирует сигнал разрешени  прохождени  информации через блоки 30 и 39 элементов И и наличи  прин той кодовой комбинации.

Элемент НЕ 45 служит дл  инвертировани  сигнала с выхода элемента ИЛИ 41. При отсутствии сигнала с выхода элемента ИЛИ 41, что свидетельствует об обнаружении кодовой комбинации, которую можно подвергнуть психовизуальному кодированию , на выходе элемента НЕ 45 формирует с  сигнал, подаваемый на вход элемента И 46.

Элемент ИЛИ 43 предназначен дл  формировани  сигнала, разрешающего прохождение информации через блок 39 элементов И, при наличии сигнала на одном из входов элемента ИЛИ 43.

Элемент И 46 служит дл  формировани  сигнала наличи  прин той кодовой информации , в данном случае подвергнутой психовизуальному кодированию и поэтому нулевой (т.е. данна  кодова  комбинаци  не поступает на выходы блока 39 элементов И), при наличии на входах элемента И 46 единичных сигналов с выхода элемента НЕ 45 и с выхода дешифратора 40.

Элемент ИЛИ 44 предназначен дл  формировани  сигнала, свидетельствующего с готовности устройства к приему следующего блока графической информации, подаваемого на выход устройства. Данный сигнал, кроме того, сбрасывает в «О триггер 32 и обнул ет счетчик 29, а также поступает на вход счетчика 6 и вход элемента 4 задержки, свидетельству  о наличии в устройстве прин того блока графической информации.

Устройство работает следующим образом .

Рецепторна  патрица графического изображени  в соответствии с растровой разверткой последовательно записываетс  в виде восьмиразр дных блоков в регистр 1. Запись происходит параллельно сразу во все восемь  чеек регистра 1. На входе триггера 25 при этом по вл етс  единичный сигнал , свидетельствующий о том, что очередной блок графической информации записан в регистр 1. Этот сигнал устанавливает триггер 25 в единичное состо ние. Так как триггер 32 находитс  в начальном (единичном) состо нии, то на выходе элемента И 26 по вл етс  сигнал, запускающий генератор 27, который выдает последовательно восемь импульсов, первый из которых сбрасывает триггер 25 в нулевое состо ние. Данные восемь импульсов  вл ютс  импульсами сдвига вправо содержимого регистра 1. Регистр 1 обнул етс . С выхода регистра 1 сдвигаемые информационные сигналы поступают в младшие разр ды регистра 28 сдвига, каждый информационный сигнал с выхода регистра 1 (единичный или нулевой)  вл етс  дл  регистра 28 одновременно инфор.мационным сигналом, синхронизирующим сдвиг вправо содержимого регистра 28. Кроме того , единичные информационные сигналы с выхода регистра I подсчитываютс  счетчиком 29. После окончани  серии сдвигов и установлени  значени  счетчика 29 на выходе элемента 33 задержки возникает сигнал , разрешающий прохождение информации через блок 34 элементов И. Если значение счетчика 29 равно нулю, то на первом выходе дешифратора 40 возникает сигнал, поступающий на вход элемента ИЛИ 44 и через него на входы счетчика 29, элемента 4

задержки, на вход триггера 32 - выход устройства , свидетельству  о готовности устройства к приему следующего блока графической информации. По этому сигналу устройство подачи рецепторной матрицы графической информации передает следующий блок графической- информации, который записываетс  в регистр 1 еще до окончани  обработки устройством предыдущего блока . Блок 39 элементов И в данном случае, закрыт и на его выходах присутствуют нули, подаваемый на входы регистра 9. Если значение счетчика 29 равно «1, то на третьем выходе дешифратора 40 возникает сигнал, открывающий через элемент ИЛИ 35 блок 30, 31 и 36-38 элементов И и элемент И 46. На входы бло.юв 36-38 элементов И поступают , информационные сигналы из старших (447-456-й) и младщих (О-7-й) разр дов регистра 28. В случае наличи  одной из трех комбинаций на выходах данных блоков возникает единичный сигнал, проход щий через элемент ИЛИ 41, открывающий через элемент ИЛИ 43 и блок 39 элементов И и поступающий через элемент ИЛИ 44 на выход устройства и на входы триггера 32, элемента 4 задержки и счетчика 6. С выходов блока 39 на входы регист ра 9 передаетс  кодова  комбинаци . Если все три комбинации отсутствуют, то на выходах блоков 36-38 элементов И присутствуют нулевые сигналы, что ведет к по влению на выходе элемента НЕ 45 единичного сигнала, проход щего через элемент 46 на вход элемента ИЛИ 44 и поступающего на элемент 4 задержки, счетчик 6, вход триггера 32 и выход устройства. В этом случае на входы регистра 9 поступают нулевые сигналы .

При всех остальных значени х счетчика 29 на вторых выходах дешифратора 40 возникают единичные сигналы, которые, пройд  через элемент 42 ИЛИ, открывают блок 30 элементов И и через элементы ИЛИ 35 и 44 поступают на выход устройства и входы триггера 32, элемента 4 задержки и счетчика 6.

Сигнал с выхода элемента ИЛИ 42, прой д  через элемент ИЛИ 43, открывает блок 39 элементов И. На вторые входы регистра 9 поступает кодова  комбинаци , записанна  в регистре 28.

Таким образом, сигнал с выхода элемента ИЛИ 44 поступает на вход элемента 4 задержки и на счетный вход счетчика 6, который под воздействием данного сигнала измен ет свое состо ние на единицу. Если устройство находитс  в начальном состо нии , при котором значение счетчика 5 равно трем, а значение счетчика 29 равно 55, то под воздействием импульса с выхода элемед1та ИЛИ 44 обнул етс  счетчик 6 и на его втором выходе по вл етс  импульс переноса, который обнул ет счетчик 5. Импульсный сигнал с выхода элемента ИЛИ 44 задерживаетс  элементом 4 задержки на врем , необходимое дл  изменени  значени  счетчиков 5 и 6, поступает на входы элементов И 13 и 12.

Допустим, на выходах блока 39 элементов И содержитс  ненулева  информаци . В этом случае, на выходе элемента ИЛИ 7 присутствует единичный сигнал, поступающий на входы элементов НЕ 10 и И 13. При наличии единичного потенциального сиг нала на входе элемента И 13 и единичного импульсного сигнала на его другом входе (с выхода элемента 4 задержки) на выходе элемента И 13 находитс  единичный импульс ный сигнал. В этом случае на выходе элемента НЕ 10 единичный сигнал отсутствует и импульс с выхода элемента 4 задержки не проходит через элемент И 12. Единичный импульсный сигнал с выхода элемента И 13 поступает на входы элементов 8 и 21 задержки , а также на счетный вход счетчика 14 адреса. По этому сигналу происходит увеличение значени  счетчика 14 адреса на единицу. После этого на выходе элемента 21 задержки по вл етс  единичный импульсный сигнал, разрешающий прохождение сигналов кода адреса с выхода счетчика 14 через блок 15 элементов И на входы блока 16 элементов ИЛИ и инициирующий цикл обращени  к пам ти 19. По этому сигналу блок 22 управлени  генерирует последовательность управл ющих сигналов, подаваемых на отдельные  чейки блока 19 пам ти. По разрешающему сигналу с выхода блока

22осуществл етс  прием кода адреса с груп нового выхода блока 16 элементов ИЛИ в регистр 17. По разрешающему сигналу с выхода блока 22 осуществл етс  занесение восьмиразр дного блока информации в стар шие разр ды 16-разр дного регистра 9 и значений (в данном случае нулевых) счет-чиков 5 и 6 в младшие разр ды регистра .9, что соответствует записи первого ненулевого блока в строке с адресом 00. При этом происходит выдача данной информации на выходы регистра 9. После этого по разрешающему сигналу с выхода блока 22 дешифратор 18 дешифрирует код адреса, поступаю щий с выхода регистра 17, формирует в соответствующей  чейке блока 19 сигнал считывани , по которому осуществл етс  считывание слова в  чейке и, следовательно, очистка данной  чейки. При этом на блок 11 не выдаетс  сигнал с выхода блока 22, что блокирует усилители 11 считывани  и в регистр 9 информаци  с блока 11 не посту.пает . После этого дешифратор 18.формирует сигнал записи, разрешающий запись информации в выбранную  чейку блока 19. По раз рещающему сигналу с выхода блока 22 блок

23осуществл ет запись информации с первых выходов регистра 9 в выбранную  чейку блока 19. После записи информации в

блок 19 на элементе 8 задержки по вл етс  единичный импульсный сигнал, обнул ющий регистр 9 и счетчик 5 и поступающий на вход элемента ИЛИ 3. На выходе элемента ИЛИ 3 единичный импульсный сигнал устанавливает в единичное состо ние триггер 32, т.е.  вл етс  сигналом готовности устройства к обработке следующего восьмиразр дного блока графической информации. Если устройство находитс  в рабочем состо нии, при котором значение счетчика 5 равно трем, а значение счетчика 6 равно 54, то с приходом на вход счетчика 5 и элемента 4 задержки импульсного сигнала, сигнализирующ его о записи очередного байта графической информации в регистр 28, значение счетчика 6 устанавливаетс  равным 55 и на его-третьем выходе по вл етс  единичный потенциальный сигнал, поступающий на вход элемента И 2. Так как значение счетчика

5равно трем, то на его втором выходе также присутствует единичный потенциальный сигнал. В этом случае на выходе элемента И 2 по вл етс  единичный потенциаль ный сигнал, который поступает на вход элемента 7 ИЛИ, а с его выхода далее проходит по рассмотреным выще цеп м и инициирует запись байта графической информации, даже если он нулевой. При этом текущей строке присваиваетс  адрес 00 и адресаци  последующих блоков графической информач ии осуществл тьс  относительно нее. В младшие восемь разр дов регистра 9 записываютс  значени  счетчиков 5 и 6, соответствую щие адресу последнего 55-го блока в четвертой строке относительно предыдущей ненулевой строки. Если устройство находитс  в рабочем состо нии, при котором значение счетчика 5 не равно трем одновременно с любым значением счетчика 6, либо.значение счетчика 5 равно трем, а значение счетчика

6равно от нул  до 53 включительно, то с при ходом единичного импульсного сигнала на счетный вход счетчика 6 на выходе элемента И 2 отсутствует единичный потенциальный сигнал. В блоке 19 записываютс  в этом случае только ненулевые блоки графической информации с адресом, равным значению счетчиков 5 и 6, или если в течение четырех последующих относительно предыдущей ненулевой строки (включа  и ее) следуют одни нулевые байты, то записываетс  последний байт четвертой строки независимо от того нулевой он или нет. Запись в этом случае необходима дл  сохранени  возможности адресации последующих строк. При записи нулевого восьмиразр дного рецепторного блока графической информации в регистр 1 на выходе блока 39 элементов И остаютс  нулевые сигналы, поступающие на входы элемента ИЛИ 7 и регистра 9. Если устройство находитс  в начальном состо нии, при котором значение счетчика 5 равно трем, а значение счетчика 6 равно 55, то с по влением импульсного сигнала на выходе элемента ИЛИ 44 обнул ютс  счетчики 5 и 6. Еллдиничный потенциальный сигнал на выходе элемента И 2 исчезает. Так как на 5 входах элемента ИЛИ 7 наход тс  все нули, то с выхода элемента И 7 нулевой сигнал поступает на вход элемента НЕ 10, инвертируетс  в единичный потенциальный сигнал на его выходе и поступает на вход элемента И 12. Единичный импульсный сигнал

с выхода элемента 4 задержки, поступа  вход элемента И 13 не проходит через него из-за наличи  на его другом входе нулевого сигнала, а поступа  на вход элемента И 12, проходит через него и далее через элемент

5 ИЛИ 3 на вход триггера 32. В этом случае запись нулевого блока графической информации в блок 19. в качестве элемента кодограммы не происходит. Если устройство находитс  при этом в рабочем состо нии, при котором значение счетчика 5 не равно

0 трем одновременно с любым значением счет чика 6 и либо значение счетчика 5 равно трем, а значение счетчика 6 равно от О до 53 включительно, то с приходом единичного сигнала на счетный вход счетчика 6 он

5 измен ет свое состо ние на единицу, но значени  счетчиков 5 и 6 и регистра 28 не занос тс  в регистр 9 и не записываютс  в блоке 19, поскольку записанный в регистре 28 байт графической информации  вл етс  нулевым. В этом случае на выходе элемента

0 И 12, как было показано выще, по вл етс  единичный сигнал, проход щий через элемент ИЛИ 3 на вход триггера 32. Во врем  записи ненулевых байтов графической информации в блоке 19 сигнал «Считывание на первый вход устройства не поступает.

5 Только после записи всей графической информации в блок 19 может прийти сигнал «Считывание, поступающий на первый вход устройства одновременно с поступлением параллельного кода адреса  чеек блока 19 на

третьи входы устройства. Сигнал с первого входа устройства разрещает прохождение информации с третьего входа устройства через блок 20 элементов И на входы блока 16 элементов ИЛИ. Кроме того, сигнал «Счи тывание с первого входа устройства поступает на вход блока 23 и инициирует цикл обращени  к блоку 19 пам ти. Блок 22 генерирует последовательность управл ющих сигналов, инициирующих считывание инфор мации из  чейки блока 19 по адресу, пришед шему на третий вход устройства. При этом выполн етс  следующа  последовательность операций. По разрешающему сигналу с выхода блока 22 происходит запись кода адреса с выходов блока 16 элементов ИЛИ в регистр 17. После этого по сигналу с выхода блока 22 дешифратор 18 дешифрирует адрес и посылает сигналы считывани  в заданные адресом  чейки блока 19. При этом код записанного в  чейки блока 19 слова считываетс , аа затем усиливаетс  усилител ми 11 считывани  по разрешающему сигналу с выхода блока 22 и передаетс  в регистр 9. По разрешающему сигналу с выхода блока 22 информаци  через блок 11 записываетс  в регистр 9 и посто нно выдаетс  на выходы регистра 9 и выходы устройства . После этого в случае пам ти с разрушающим считыванием (при считывании все запоминающие элементы  чеек, хран щих код слова, устанавливаютс  в нулевое состо  ние) производитс  регенераци  информации в  чейках блока 19 путем записи в них из регистра 9 считанного слова. При этом последовательность управл ющих сигналов блока 22 аналогична последовательности сигналов в цикле записи, рассмотренном выше. После считывани  информации из блока 19 устройство считывани  посылает сигнал установки в начальное состо ние счетчиков 5 и 6, а также обнул ющего счетчика 14 (сигнал обнулени  не показан дл  упрощени  схемы), и выдает сигнал «Конец считывани  в устройство подачи рецепторной матрицы графической информации. После приема этого сигнала устройство подачи рецепторной матрицы графической информации при наличии новой графической информации подает ее побайтно в регистр 1.

Таким образом, в устройстве запоминают с  только ненулевые байты графической информации. При этом использование психовизуального кодировани  позвол ет увеличить количество нулевых блоков графической информации в рецепторной матрице, что ведет к повышению коэффициента сжати  графической информации на 10-15%, а следовательно, информативности, т.е. на 10-15% увеличиваетс  среднее количество информации, которое может быть помещено в пам ть устройства, и также на 10-15% уменьшаетс  врем  загрузки информационных магистралей под пересылку графической информации. Возникающие при этом искажени  незначительны и не вли ют на характер и быстроту воспри ти  оператором отображаемой информации.

Claims (2)

1. УСТРОЙСТВО ДЛЯ СЖАТИЯ И НАКОПЛЕНИЯ ГРАФИЧЕСКОЙ ИН-

ФОРМАЦИИ по авт. св. № 1096675, отличающееся тем, что, с целью повышения информативности устройства, в него между выходом третьего регистра и первыми входами первого элемента ИЛИ введен узел сжатия информации, первый управляющий вход которого подключен к выходу второго элемента ИЛИ, первый управляющий выход — к управляющему входу третьего регистра, а второй управляющий выход подключен к входу третьего элемента задержки и является вторым выходом устройства, второй управляющий вход узла сжатия информации является четвертым входом устройства.

SU „„ 1164763

2. Устройство по π. 1, отличающееся тем, что.узел сжатия информации содержит триггеры, генератор импульсов, элементы И, блоки элементов И, элементы ИЛИ, элемент НЕ, элемент задержки, регистр, счетчик и дешифратор, выходы счетчика соединены с информационными входами первого блока элементов И, выходы которого соединены с входами дешифратора, первый и вторые выходы дешифратора соединены соответственно с первым входом первого элемента ИЛИ и вторыми входами второго элемента ИЛИ, третий выход — с первыми входами третьего элемента ИЛИ и первого элемента И и стробирующими входами второго, третьего, четвертого и пятого блоков элементов И, выход второго элемента ИЛИ соединен с первым входом четвертого элемента ИЛИ и вторыми входами первого и третьего элементов ИЛИ, выход четвертого элемента ИЛИ — со стробирующим входом шестого блока элементов И, выход третьего элемента ИЛИ — со стробирующим входом седьмого блока элементов И, выходы которого соединены с информационными входами шестого блока элементов И и первыми информационными входами второго, третьего и четвертого блоков элементов И, первые и вторые выходы регистра соединены с информационными входами соответственно седьмого и пятого блоков элементов И, выходы пятого блока элементов И соединены с вторыми ин формационными входами второго, третьего и четвертого блоков элементов И, выходы которых соединены соответственно с первыми, вторыми и третьими входами пятого элемента ИЛИ, выход которого соединен с вторым входом четвертого элемента ИЛИ, третьим входом первого элемента ИЛИ и через элемент НЕ с вторым входом первого элемента И, выход первого элемента И соединен с четвертым входом первого элемента ИЛИ, выход которого соединен с первыми входами первого триггера и счетчика, выход первого триггера соединен с первым входом второго элемента И и через элемент задержки со стробирующим входом первого блока элементов И, выход второго элемента И соединен через генератор импульсов с первым входом второго триггера, выход второго триггера соединен с вторым входом второго элемента И, второй вход первого триггера, объединенные вход регистра и второй вход счетчика и второй вход второго триггера являются соответственно первым управляющим, информационным и вторым управляющим входами узла сжатия информации, выходы генератора импульсов, шестого блока элементов И и первого элемента ИЛИ являются соответственно первым управляющим, информационным и вторым управляющим выходами узла сжатия информации.