RU1815646C - Система дл обмена информацией - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и технике передачи данных и может быть использовано в распределительных вычислительных системах и сет х передачи данных кольцевой структуры. Целью изобретени   вл етс  повышение пропускной способности. Система дл  обмена информацией содержит группу устройств передачи и приема информации, объединенные в кольцо, каждое из которых содержит приемник, переключатель, передатчик , триггер приема, триггер передачи, накопитель информации, распределитель импульсов, узел управлени  и реле контрол  напр жени  питани . Достижению поставленной цели способствует введение в каждое устройство передачи и приема информации блока выхода в кольцо и индикатора конца передачи. 2 э.п.ф-лы, 10 ил.

Description

Изобретение относитс  к вычислительной технике и системам передачи данных, в частности к системам, обеспечивающим сопр жение ЭВМ, управл ющим вычислительных комплексов, периферийных устройств и может быть использовано в распределенных вычислительных системах и сет х передачи данных кольцевой структуры.

Цель изобретени  - повышение пропускной способности системы.

На фиг. 1 представлена блок-схема одного из устройств передачи и приема инфор- мации системы; на фиг.2 - блок-схема распределител  импульсов; на фиг.З - блок- схема индикатора конца передачи; на фиг.4 - блок-схема накопител  информации; на фиг 5,6 - блок-схема блока выхода в кольцо, а на фиг.7 - блок-схема узла управлени ; на фиг. 8, 9, 10 - временные диаграммы.

В состав каждого из устройств передачи и приема информации (фиг.1) входит приемник 1, переключатель 2, передатчик 3, распределитель 4 импульсов, индикатор 5 конца передачи, накопитель информации 6, блок 7 выхода в кольцо, триггер 8 приема, триггер 9 передачи, узел 10 управлени  и реле 14 контрол  напр жени  питани . Переключатель 2 состоит из элементов И 12, И 13 и элемент НЕ 11.

Переключатель 2 предназначен дл  управлени  транзитом пакетов, проход щих через устройство передачи и приема информации и состоит из элементов И 12, 13 и элемента НЕ 11.

Распределитель 4 импульсов предназначен дл  генерации и распределени  тактовых и синхронизирующих импульсов, необходимых дл  работы устройства передачи и приема информации и состоит из генератора 15, коммутатора 16, счетчиков 17,18 тактовых импульсов и формирователь 19, 20, 21, 22 импульсов.

00

ел

ON

4 О

Коммутатор 16 предназначен дл  вывода на счетчик 18 тактовых импульсов генератора 15 или синхроимпульсов передатчика в зависимости от управл ющего сигнала на второй управл ющем входе и может быть выполнен, например, на микросхеме 133ЛР1.

Формирователи 19 и 22 импульсов предназначены дл  формировани  стробов по передним фронтам сигналов на их входах , а формирователи 20 , 21 - по задним фронтам.

Индикатор 5 конца передачи состоит из элемента23 И, элементов НЕ 24,25, элемента 26 ИЛИ, триггера 27, элемента И 28, формировател  29 импульсов и счетчика 30, элементов ИЛИ 31, триггера 32, элемента ИЛИ 33.

Накопитель 6 информации состоит из регистра 34, предназначенных дл  последовательной записи и хранени  байта, прин той из канала информации, элемента 35 И, формировател  36 импульсов, триггеров 37, 38, регистра 39 оперативного запоминающего устройства (ОЗУ) 40 дл  хранени  сообщений и результатов их обработки, шинного формировател  41 дл  преобразовани  односторонних информационных шин в двустороннюю, элемента И 42 и элемента 43 ИЛИ.

Блок выхода в кольцо (БВК) 7 предназначен дл  записи, хранени  и передачи пакета , подготовленного дл  передачи в канал

КОЛЬиеВОЙ CTDVKTVDbl.

БВК состоит из элементсфИ 44, 45, элемента НЕ 46, регистра 47, элементов ИЛ И 48,49, элемента И 50, триггеров 51,52, элемента ИЛИ 53, триггера 54, элемента ИЛИ 55, формирователей 56, 57 импульсов, триггера 58, элемента И 59, формировател  60 импульсов, триггера 61, элемента ИЛИ 62, элемента И 63, элемента НЕ 64, элемента И 65, элементов ИЛИ 66, 67, элемента задержки 68, элемента ИЛИ 69, элемента НЕ 70, счетчика адреса 71, элемента ИЛИ 72, триггера 73, элемента И 74, запоминающего устройства 75, триггера 76 и элемента И 77.

Узел 10 управлени  состоит из мультиплексора 78, элемента задержки 79, блока микропрограммного управлени  (БМУ) 80, центрального процессорного элемента (ЦПЭ) 81, конвейерного регистра (КР) 82, буферного регистра (БР) 83, микропрограммного посто нного запоминающего устройства (МППЗУ) 84 и шинного формировател  (ШФ)85.

Мультиплексор 78 предназначен дл  выбора анализируемых запросов на обслуживание и готовностей со стороны канала, подключенного оборудовани  или ЦПЭ 81. БМУ 80 предназначен дл  управлени  последовательностью выполнени  микрокоманд . ЦПЭ 81 обеспечивает выполнение логических, арифметических и сдвиговых операций.

КР 82 и БР 83 предназначены соответственно дл  выборки и запоминани  последующей микрокоманды во врем  выполнени  текущей микрокоманды и буферизации внешних сигналов шин данных и управлени .

МППЗУ 84 предназначено дл  хранени 

5 микропрограмм.

Устройство работает в режиме транзита и в режиме передачи пакетов.

В режиме транзита пакетов станци  находитс  при отсутствии информации на пе0 редачу и выступает в качестве ретрансл тора-регенератора. При этом транзисторный пакет проходит через приемник 1, переключатель 2 и передатчик 3. При фиксации признака наличи  при5 ема пакета триггер 8 приема сигнализирует об этом узлу 10 управлени  по шине сигнализации ШС, перевод т узел 10 управлени  в подпрограмму анализа принимаемого пакета .

0 По заданному в формате пакета адресу станции получател  производитс  анализ этого адреса на предмет совпадени  с собственным . Если пакет адресован станции, то узел управлени  10с помощью триггер.9

5 передачи отключает транзит через станцию до окончани  приема конца пакета в накопитель 6 информации. При приеме признака конца пакета состо ние транзита восстанавливаетс .

0 в режиме передачи пакетов возможна как передача пакетов, так и совпадающие во времени передача и прием пакетов. Причем передача пакетов возможна при освобождении кольцевого тракта от транзитного паке5 та, проход щего через станцию. Если во врем  передачи пакета началс  прием транзитного пакета, то он, как и собственный пакет, проходит проверку к записываетс  в один из буферов ОЗУ 40 накопител  инфор0 мации и по окончании передачи текущего пакета передаетс  в канал.

Особенностью данного устройства в этом режиме  вл етс  предварительна  запись подготовленного собственного пакета

5 или прин того транзитного пакета в одну из двух зон специального запоминающего устройства 75 передачи (ЗУП) БВК 7, После записи одного или двух пакетов в это запоминающее устройство, возможен ввод в ос- вободившийс  буфер накопител 

информации нового пакета и многократна  передача пакетов из ЗУП с использованием аппаратной синхронизации при отсутствии транзитной передачи. Причем транзитному пакету в буфере предоставл етс  приоритет в передаче по отношению к пакету, ожидающему прихода квитанции, отсутствие которой через определенное врем  будет порождать повторную передачу этого пакета конечное число раз. Совмещение записи в запоминающее устройство 75 и приема пакетов возможно за счет поочередной записи и приема байтов пакетов под микропрограммным управлением.

Ввод и вывод сообщени  со стороны подключенного оборудовани  осуществл етс  при отсутствии признака наличи  приема пакета, наличие которого совместно с признаками окончани  транзитной передачи и окончани  передачи пакета в канал контролируетс  после ввода-вывода каждого байта. При обнаружении признака наличи  приема пакета ввод или вывод сообщени  приостанавливаетс  до окончани  приема пакета, а затем возобновл етс .

Правила обмена информацией в сети по каналу и с подключенным абонентским оборудованием , форматы пакетов и управл ющих логических команд определ ютс  выбранным алгоритмом управл ющей про- граммы.

Узел 10 управлени  функционирует в соответствии с алгоритмом управл ющей программы, хран щейс  в МППЗУ 84. БМУ 80 выбирает из МППЗУ 84 очередную мик- рокоманду, вход щую в состав соответствующей микропрограммы под воздействием адреса следующей микрокоманды, формирующейс  на выходе МППЗУ 84, а также под воздействием признаков с ЦПЭ 81, мульти- плексора 78 и синхроимпульсов с распределител  4 импульсов. Выбранна  из МППЗУ 84 микрокоманда записываетс  в КР 82 дл  последующего управлени  процессом обработки информации в ЦПЭ 81, вывода или ввода данных или формировани  сигналов внешнего и внутреннего управлени . Адресный выход ЦПЭ 81 выводитс  на шину адреса дл  выборки информации из ОЗУ 40 накопител  6 информации. Элемент задер- жки 79 предназначен дл  разделени  во времени процессов синхронизации ЦПЭ 81 и БМУ 80.

Процедура приема пакета из канала состоит в следующем.

При подаче напр жени  питани  на устройство срабатывает электромагнитное реле 14 и лини  св зи подключаетс  ко входу приемника 1.

При по влении в линии св зи стартового нулевого бита пакета триггер 8 приема устанавливаетс  в единичное состо ние и сигнал наличи  приема (НПР) с его выхода решает в распределителе 4 работу счетчика 17. Одновременно сигнал НПР поступает через шину сигнализации на вход мультиплексора 78.узлз 10 управлени , перевод  его на обработку подпрограммы обработки пакета после завершени  микропрограммы обработки информации. Принимаемый пакет под воздействием синхроимпульсов, приемника 1 записываетс  побитно в регистр 34 накопител  6 информации после заполнени  которого его содержимое по сигналу с выхода формировател  19 распределител  4 импульсов переписываетс  в регистр 39 и этим же сигналом триггер 38 накопител  6 информации устанавливаетс  в единичное состо ние, информиру  по шине сигнализации узел 10 управлени  о необходимости записи прин того слова данных в ОЗУ 40 накопител  б информации с последующей его обработкой. Узел 10 управлени , обнаружив единичное состо ние триггера 38 (сигнал ТрА-К), выставл ет по шине управлени  сигнал ВВД-К, по которому сбрасываетс  триггер 37 и сигнал записи прин того слова в ОЗУ 40. По окончании приема конца пакета на выходе элемента И 35 формируетс  сигнал, устанавливающий триггер конца приема 37 в единичное состо ние (сигнал КПР). которое по приходу сигнала ВВД-У от узла 10 управлени  через элементы 43, 42 устанавливает триггер 8 приема в нулевое состо ние, запреща  работу счетчика 17 распределител  и информиру  узел 10 управлени  о конце приема пакета.

Узел 10 управлени  по сигналу КПР формирует управл ющий сигнал включени  ранзита (ВТ), устанавливающий триггер 9 передачи в единичное состо ние i-. тем самым коммутиру  в переключателе 2 выход приемника 1 на вход передатчика 2.

Процедура записи пакета в БВК 7 и передачи его в канал по сн етс  временными иаграммами на фиг.8 и 9 и состоит в следующем .

После формировани  пакета, требующего передачи, происходит запись его в УП 75 БВК 7 из ОЗУ 40 накопител  6. Дл  того при наличии единичного уровн  сигнаа требовани  записи Тр Б-К на выходе лемента ИЛИ 62 узел 10 управлени  устаавливает по шине ША на адресном входе ЗУ 40 адрес первой  чейки, где размещен акет, и формирует сигнал записи слова ЫД-К, который своим передним фронтом ерез шину ШУ посредством формировател  56 импульса и элемента ИЛИ 69 производит считывание содержимого указанной  чейки по шине ШД в регистр 47 БВК 7. Элемент ИЛИ 40 с триггером 51 используютс  дл  установки режима параллельной записи и последовательного считывани  из регистра 47. Режим последовательного считывани  устанавливаетс  по заднему фронту сигнала ВЫД-К установкой триггера 51 режима в состо ние логической единицы сигналов с выхода формировател  60 импульса ,

Побитна  запись в ЗУП 75 из регистра 47 осуществл етс  с начала (зона 1) или середины (зона 2) его адресного пол , формируемого счетчиком 71 адреса в зависимости от номера зоны, устанавливаемого триггером 73 через элемент 72 путем блокировки старшего разр да счетчика 71 адреса. Управление триггером 73 осуществл етс  из узла 10 управлени  по шине ШУ сигналом управлени  записью УЗ. Запись каждого бита в ЗУП 75 осуществл етс  синхроимпульсами , формируемыми на выходе элемента И 63 и задержанными на элементе 68 задержки с целью разнесени  во времени смены адреса и записи.

После записи бита информации в ЗУП 75 происходит сдвиг содержимого регистра 47 на один разр д синхроимпульсом по второму синхронизирующему входу БВК 7 через элементы 65, 69 с последующей сменой адреса и записью очередного бита в ЗУП 75.

По окончании записи в ЗУП 75 последнего бита слова пакета триггер режима 51 вновь переходит в режим параллельной записи и цикл записи очередного слова пакета повтор етс .

По окончании записи последнего слова пакета в регистр 47 единичный сигнал на выходе элемента И 50 устанавливает триггер 54 конца записи в единичное состо ние, который своим инверсным выходом блокирует установку триггера 58 через элементы И 44, ИЛИ 53 в единичное состо ние, а значит и требование записи ТрБ-К на выходе элемента ИЛИ 62. После записи в ЗУП 75 пакета БВК 7 ожидает сигнала запуска передачи ПЕР от узла 10 управлени .

Единичный уровень сигнала ПЕР (фиг.9) стробом СОО-К по шине ШУ устанавливает триггер 52 разрешени  передачи в единичное состо ние, по которому формирователь 57 импульсов устанавливает счетчик 71 адреса в исходное состо ние. Логический нуль с инверсного выхода триггера 52 через третий управл ющий выход БВК 7 и через коммутатор 16 распределител  4 импульсов подключает к первому синхровходу БВК синхронизирующие импульсы передатчика

1 дл  считывани  информации из запоминающего устройства 75. Дл  прив зки начала считывани  информации и смены адреса счетчика 71 адреса используетс  триггер 61,

установка которого по заднему фронту синхроимпульса передачи в единичное состо ние разрешает через элементы ИЛИ 55 и И 59 и элемент НЕ 64 смену адреса счетчика 71 адреса, а через элемент И 74 синхрони0 зацию триггера 76, куда после переходных процессов переписываетс  информаци  с выхода запоминающего устройства 75. Выход триггера 76  вл етс  информационным выходом БВК 7. Считывание информации со

5 входа триггера 76 синхроимпульсами передатчика осуществл етс  до момента обнаружени  конца передаваемого пакета в индикаторе 5 конца передачи. После обнаружени  конца передачи на управл ющем

0 входе БВК 7 устанавливаетс  единичный уровень, который через элементы 46 и 49 сбрасывает-триггеры 52 и 61 в нулевое состо ние и тем самым блокирует считывание информации из ЗУП 75 и включает транзит,

5 а через элемент ИЛИ 67 формирует сигнал требовани  записи, сигнализирующий узлу 10 управлени  об окончании передачи пакета в канала.

Функционирование индикатора 5 конца

0 передачи состоит в следующем (фиг. 10).

Признаком окончани  передачи пакета в канал служит наличие восьми единичных посылок в последнем слове пакета. В процессе передачи пакета в канал счетчик 30

5 подсчитывает наличие восьми единичных посылок с информационного выхода БВК 7, поступающих через информационный вход индикатора 5 конца передачи и элемента И 28 на счетный вход счетчика 30 при считы0 вании каждых восьми бит. Если в слове будет восемь подр д следующих единичных посылок, то счетчик 30 досчитает до восьми

и установит триггер 32 конца передачи в единичное состо ние, фиксиру  тем самым

5 конец передачи и запретит через элемент И 28 дальнейший счет. Обнуление счетчика 30 происходит импульсом с выхода формировател  29 через элемент ИЛИ 31 перед считыванием первого байта. Момент

0 формировани  этого импульса фиксируетс  с помощью триггера 27, сброс которого производитс  сигналами начальной установки С01 или с выхода формировател  21 импульса распределител  4. Элемент ИЛИ

5 33 служит дл  формировани  сигнала установки триггера 9 передачи по окончании передачи в состо ние включение транзита .

Блоки 4-10 устройства передачи и приема могут быть реализованы на цифровых

интегральных микросхемах. Счетчики импульсов могут быть выполнены на микросхемам 133ИЕ5, 133ИЕ7, регистры - на 133ИР13. триггеры - на 133ТМ2, запоминающие устройства ОЗУ 40 и ЗУП 75 - на 541РУ2 и 541РУ1. БМУ 80, ЦПЭ 81 могут быть реализованы на БИС К589ИК01 и и К589ИК2, ШФ 85 и БР 83 - на К589ИР12. КР82 - на 133ИР13, МППЗУ - на 556РТ7, мультиплексор 78 - на 133КП7.

В качестве приемника и передатчика могут быть использованы любые приемники и передатчики импульсных сигналов, работающих с симметричными, коаксиальными или волоконно-оптическими лини ми с побитным вводом и выводом информации, в частности в качестве передатчика при работе на симметричный кабель может быть ис- пользована микросхема 133ЛП7, а в качестве приемника - микросхема К554ИСАЗА с элементами согласовани  и установки режимов.

Claims (3)

1. Система дл  обмена информацией, содержаща  группу устройств передачи и приема информации по числу абонентов, каждое из которых содержит приемник, переключатель , передатчик, триггер приема, триггер передачи, накопитель информации, распределитель импульсов узел управлени  и реле контрол  напр жени  питани , причем выход каждого из устройств передачи и приема информации соединен соответственно с входом приемника следующего устройства передачи и приема информации, выход передатчика последнего устройства передачи и приема информации соединен со входом приемника первого устройства передачи и приема информации , в каждом из которых выход приемника подключен к первому информационному входу переключател , выходом соединенного с входом передатчика , управл ющий вход переключател  подключен к выходу триггера передачи, контакты реле контрол  напр жени  питани  включены между входом приемника и выходом передатчика, а обмотка реле контрол  напр жени  питани  подключена к полюсам источника питани  устройства передачи и приема информации, отличающа с  тем, что, с целью повышени  пропускной способности системы , в каждое устройство передачи и приема информации введены блок выхода в кольцо и индикатор конца передачи, причем в каж- дом устройстве передачи и приема инфор- мации входные и выходные шины данных и правлени  узла управлени  подключены к

соответствующим абонентским выходам и входам системы, группа информационных входов-выходов узла управлени  подключена через шину данных к группе информационных входов блока выхода в кольцо и группе информационных входов-выходов накопител  информации, адресные входы которого подключены через шину адреса к адресным выходам узла управлени , шина

0 управлени  которого подключена к группе управл ющих входов накопител  информации , к информационному и синхронизирую-,,, щему входам триггера передачи, установочным входом соединенного с пер5 BUM управл ющим выходом индикатора конца передачи, к первому управл ющему входу индикатора конца передачи и к группе управл ющих входов блока выхода в кольцо , сигнальный выход которого, сигнальный

0 выход накопител  информации и выход триггера приема, соединенный с сигнальными входами распределител  импульсов и накопител  информации, подключены через шину сигнализации к сигнальным входам

5 узла управлени , синхронизирующий вход которого соединен с первым выходом распределител  импульсов, второй, третий и четвертый выходы которого соединены со- ответственно с синхронизирующим входом

0 передатчика, первым синхронизирующим входом накопител  информации и первым синхронизирующим входом блока выхода в кольцо, информационный выход которого соединен с вторым информационным вхо5 дом переключател  и информационным входом индикатора конца передачи, второй управл ющий выход которого подключен к управл ющему входу блока выхода в кольцо , первый, второй и третий синхронизиру0 ющие входы индикатора конца передачи соединены соответственно с п тым, шестым и седьмым выходами распределител  импульсов и вторым, третьим и четвертым синхронизирующими входами блока выхода

5 в кольцо, а второй и третий управл ющие входы - соответственно с первым и вторым управл ющими выходами блока выхода в кольцо, первый и второй управл ющие входы распределител  импульсов соединены

0 соответственно с третьим и четвертым управл ющими выходами блока выхода в кольцо, а синхронизирующий вход- с синхронизирующим выходом приемника и вторым синхронизирующим входом

5 накопител  информации, информационный вход которого соединен с информационным выходом приемника и синхровходом триггера приема, вход сброса которого соединен с управл ющим выходом накопител  информации .

2. Система по п.1. о т л и ч а ю щ а   с n тем, что блок выхода в кольцо содержит восемь элементов И. три элемента НЕ, дев ть элементов ИЛИ, регистр, семь триггеров , три формировател  импульсов, элемент задержки, счетчик адреса и запоминающее устройство, причем информационным выходом блока выхода в кольцо  вл етс  выход первого триггера, информационный вход которого подключен к выходу запоминающего устройства, группа адресных входов которого, кроме старшего разр да , соединена с группой выходов счетчика адреса, выход старшего разр да которого соединен е первым входом первого элемента ИЛИ, выход которого соединен со старшим разр дом адресного входа запоминающего устройства, вход разрешени  записи-считывани  которого соединен с выходом элемента задержки, вход которого соединен с инверсным выходом первого элемента И, первый вход которого соединен с входом первого элемента НЕ, выходом соединенного со счетным входом счетчика адреса, и с инверсным выходом второго элемента И, а второй вход - с первым входом третьего элемента И и инверсным выходом второго триггера,  вл ющегос  также третьим управл ющим выходом блока выхода в кольцо, первый управл ющий выход которого подключен к входу начальной установки счетчика адреса, второму входу третьего элемента И и инверсному выходу второго элемента ИЛИ, первый вход которого соединен с выходом первого формировател  импульсов, вход которого соединен с информационным входом третьего триггера и пр мым выходом второго триггера, информационный вход которого  вл етс  линией управлени  передачей шины управлени  блока, а вход сброса совместно с входом сброса третьего триггера соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с выходом второго элемента НЕ, входом подключенного к управл ющему входу блока выхода в кольцо и первыми входами четвертого и п того элементов ИЛИ, инверсный выход п того элемента ИЛИ соединен с входом сброса четвертого триггера, установочный вход которого соединен с выходом четвертого элемента И, а инверсный выход - с первым входом п того элемента И, второй вход которого соединен с первым входом шестого элемента И и четвертым синхронизирующим входом блока выхода в кольцо, а выход - с первым входом шестого элемента ИЛИ и входом начальной установки регистра, группа информационных входов которого соединена с группой информационных входов блока выхода в кольцо, синхронизирующий вход регистра - с инверсным выходом седьмого элемента ИЛ И, группа выходов регистра - с группой входов четвертого эле5 мента И, выход старшего разр да регистра соединен также с информационным входом запоминающего устройства, вход управлени  регистра соединен с третьим входом третьего элемента И, с первым входом вось0 мого элемента ИЛИ, вторым входом седьмого элемента И и выходом п того триггера, счетный вход которого соединен с инверсным выходом второго формировател  импульсов , соединенного входом с входом

5 третьего формировател  импульсов, счетным входом шестого триггера и линией управлени  выводом шины управлени , блока, ,. лини  управлени  режимом которой соединена со счетными входами второго и седь0 мого триггеров, лини  управлени  зонами шины управлени  блока соединена с информационным входом седьмого триггера, выходом св занного с вторым входом первого элемента ИЛИ, а лини  начальной установ5 ки шины управлени  блока соединена с вторыми входами второго, третьего, п того и шестого элементов ИЛИ, входом сброса первого триггера, входом третьего элемента НЕ, и первым входом дев того элемента

0 ИЛИ, инверсным выходом св занного с входом сброса п того триггера, а вторым входом - с выходом шестого элемента И, второй вход которого соединен с первым входом восьмого элемента И, первым вхо5 дом седьмого элемента И и инверсным выходом третьего триггера,  вл ющегос  также четвертым управл ющим выходом блока выхода в кольцо, пр мой выход третьего триггера соединен с вторым входом

0 восьмого элемента ИЛИ, а счетный вход - с первым синхронизирующим входом блока выхода в кольцо и первым входом второго элемента И, второй вход которого соединен с выходом восьмого элемента ИЛИ, третий

5 синхронизирующий вход блока выхода в кольцо соединен с третьим входом седьмого элемента И, выходом соединенного с первым входом седьмого элемента ИЛИ, второй вход которого соединен с выходом третьего

0 формировател  импульсов, второй синхронизирующий вход блока выхода в кольцо соединен с втррым входом восьмого элемента И, а сигнальный выход блока выхода в кольцо соединен с выходом четвертого

5 элемента ИЛИ, вторым входом св занного с инверсным выходом шестого триггера, инверсный выход третьего элемента И  вл етс  вторым управл ющим выходом блока, инверсный выход шестого элемента ИЛИ еоединен с входом сброса шестого триггеpa , выход третьего элемента НЕ соединен с входом сброса седьмого триггера, выход восьмого элемента И соединен со счетным входом первого триггера.

3. Система по п.1,отличающа с  тем. что индикатор конца передачи содержит два элемента И, два элемента НЕ, три элемента ИЛИ, два триггера, формирователь импульсов и счетчик импульсов, причем вторым управл ющим выходом индикатора конца передачи  вл етс  выход первого триггера, соединенный с первым входом первого элемента ИЛИ, инверсный выход и второй вход которого  вл ютс  соответственно первым управл ющим выходом и входом индикатора конца передачи, соединенным также с входом первого элемента НЕ, выход которого соединен с первым входом второго элемента ИЛИ. второй вход которого соединен с выходом первого элемента И, первый вход которого  вл етс  первым синхронизирующим входом индикатора конца передачи, а второй соединен с входом формировател  импульсов и пр 0

5

0

мым выходом второго триггера, установочный вход которого соединен с выходом второго элемента НЕ, вход которого  вл етс  третьим синхронизирующим входом индикатора конца передачи, а вход сброса второго триггера соединен с выходом второго элемента ИЛИ. выход формировател  импульсов соединен с первым входом третьего элемента ИЛИ, второй вход которого  вл етс  вторым управл ющим входом индикатора конца передачи, а инверсный выход соединен с входом сброса счетчика импульсов , выход старшего разр да которого соединен со счетным входом первого триггера, а счетный вход - с выходом второго элемента И, первый, второй и третий входы которого  вл ютс  соответственно вторым синхронизирующим, информационным и третьим управл ющим входами индикатора конца передачи, а четвертый вход соединен с инверсным выходом первого триггера, вход сброса которого соединен с третьим входом второго элемента И.

Фи г

фиг. 3

фи& 6

фи 9.7

(pt/&9

tpi/P.fO