SU1529461A1 - Устройство дл индикации экстремального значени последовательности цифровых величин - Google Patents

Abstract

Изобретение относитс  к технике электросв зи. Цель изобретени  - обеспечение определени  экстремального значени  N уровней ИКМ-кодированных сигналов, где N*982. Дл  этого в устройство, содержащее регистры 7, 8 пам ти, блок 9 сравнени , блок 10 управлени , блок 11 цифровой индикации, введены два преобразовател  1, 5 кода, блок 2 выделени  тактовой частоты, блок 3 декодировани , блок 4 синхронизации и блок 6 декомпрессии. Устройство позвол ет анализировать уровни ИКМ-кодированных сигналов на максимум и минимум независимо от знака двоичных чисел цифровой последовательности (положительные, отрицательные и знакопеременные числа). 4 ил.

Description

Изобретение относитс  к технике электросв зи и может использоватьс  дп  определени  экстремального значени  уровн  ИКМ-кодированных сигналов в цифровых системах Г1ередачи информации .

Цель изобретени  - обеспечение определени  экстремального значени  п уровней И 1-кодированных сигналов, где п 2 .

Ца фИ1 .1 представлена структурна  электрическа  схема предлагаемого устройства; на фиг.2 - эпюры напр жени , по сн ющие его работу; на фиг.3- вариант вьтолнени  блока декомпресии; на фиг.4 - вариант выполнени  блока управлени .

Устройство дл  индикации экстремального значени  последовательности цифровых величин (фиг.1) содержит первый преобразователь I кода, блок 2 выделени  тактовой частоты, блок 3

декодировани , блок 4 синхронизации, второй преобразователь 5 кода, блок 6 декомпрессии, первый 7 и второй 8 регистры пам ти, блок 9 сравнени , блок 10 управлени , блок II цифровой индикации.

Блок 6 декомпрессии (фиг.З) содержит инвертор 12, кодируюпу х гзлемент 13, первый, второй и третий регистоы 14 - 16 сдвига, первый и BTopoft реверсивные регистры 17, 18 сдвиг-а.

Блок 10 управлени  (фиг. 4) содержит элемент 19 пуска, формирователь 20 импульса сброса, таймер 2I, фср- дарователь 22 импульса управлени , регистр 23 сдвига, триггер 24 знакл, коммутатор 25, элемент ИЛИ-НЕ 26, блок 27 выбора режима, формирователь 28 импульса записи.

Устройство работает следующим образом .

fen ГО

СО

Ot

Исследуемый бипол рныр ИКМ-кодиро - ванный сигнал (фиг.2а) поступает на вход первого преобра зовател  1 кода (фиг.1), где производитс  преобразование бипол рного сигнала в одноуровневые двоичные сигналы, соответствующие положительной (фиг.26) и отрицательной (фиг.2в) пол рност м сигнала Двоичные сигналы с первого и второго выходов первого преобразовател  1 кода поступают соответственно на первый и второй входы блока 2 выделени  тактовой частоты и блока 3 декодирова- : НИН, В блоке 2 выделени  тактовой ча стоты производитс  логическое сложение двух двоичных сигналов (фиг. 2г) и выделение тактового сигнала (фиг.2д) из спектра суммарного двоичного сигнала. Тактовый сигнал с выхода блока 2 выделе1га  тактовой частоты поступает на вторые входы блока

4синхронизации второго преобразовател  5 кода блока 6 декомпрессии, третий вход блока 3 декодировани  и перрый вход блока 10 управлени  дл  хронировани  их работы. В блоке 3 декодировани  исследуемый сигнал, раз- депенный по пол рност м, декодируетс  по алгоритму входного кода (на фиг.2 в качестве примера рассматриваетс  сигнал в коде МЧПИ-3), и на выходе блока 3 декодировани  по вл етс  сигнала в формате БВН с удаленными В- и V-вставками (фиг.2е). Двоичный сигнал в формате БВН поступает на neppbie входы блока 4 синхронизации

и иторого преобразовател  5 кода. В блоке 4 синхронизации осуществл етс  обнаружение характерной двоичной комбинации ,  вл ющейс  цикловым синхросигналом , и производитс  формирование импульсов слов, период следовани  которых определ етс  разр дностью двоичного слова в исследуемом сигнале (фиг.2ж). Во втором преобразователе

5кода, который может быть выполнен на основе регистра сдвига, последовательный двоичный код преобразуетс 

в параллепьный, и двоичные сигналы в параллельном коде поступают на входы соответствующих разр дов блока 6 де- комрессии. Блок 6 декомпрессии предназначен дл  преобразовани  нелиней- но-кодированного двоичного слова в линейно-кодированное слово в соответствии с алгоритмом компрессии в кодере передающей части: линии св зи с ИКМ. На информационные входы бло0

5

0

5

0

5

0

5

0

5

ка 6 декомпрессии поступает N-разр д- ное двоичное слово, которое при поступлении импульса слова (фиг.2ж) и тактового сигнала (фиг.2а) записываетс  в регистры блока 6 декомпрессии,

8блоке 6 декомпрессии N-разр дное двоичное слово преобразуетс  в N+1- разр дное, которое с выходов блока поступает на входы соответствующих разр дов первого регистра 7 пам ти.

Запись слова в первый регистр 7 пам ти осуществл етс  импульсом слова г первого выхода блока 6 деком-.. прессии, задержанным на врем  преобразовани  сигнала в блоке 6 декомпрессии и поступающим на вход управлени  режимами Запись-хранение первого регистра 7 пам ти, и тактовым сигналом с блока 2 выделени  тактовой частоты, поступающим на  ход синхронизации первого регистра 7 пам ти. Код двоичного слова значащие разр ды с выхода первого регистра 7 пам ти поступает на первый вход А блока

9сравнени , где сравниваетс  с двоичным кодом, поступающим с выходов второго регистра 8 пам ти на второй вход в блока 9 сравнени . В случае, если двоичное слово, хран щеес  з первом регистре 7 пам ти, окажетс  больше числа, хран щегос  во втором регистре 8 пам ти, на первом выходе блока 9 сравнени  установитс  потенциал логической единицы. По зтому сигналу блок 10 управлени  выдает сигнал перезаписи двоичного числа из первого регистра 7 пам ти во второй регистр 8 пам ти, который поступает на вход управлени  режимами Запись- Хранение второго регистра 8 пам ти. При последовательном сравнении кодов двоичных чисел, поступающих j первый регистр 7 пам ти, с кодом, хран щимс  во втором регистре 8 пам ти, во BTOpoi-i регистре 8 пам ти будет накапливатьс  код аксимапьного значени  двоичного слова ИКМ-кодированного сигнагт. При переключении блока 10 управлени  на поиск максимума работа устройства аналогична, с той лишь разницей , что сигналы перезаписи во второй регистр 8 пам ти будут выдаватьс  блоком 10 управлени  по сигналам v с второго выхода А В блока 9 сравнени , при этом поиск мин11мума производитс  относительно найденного максимума . Логический потенциал с выхода знакового разр да первого регистра 7

515

пам ти поступает на второй вход блока 10 управлени , при этом логика блока fO упралени  селектирует двоичные числа по знаку так, что коды положительных и отрицательных чисел сравки- ваютс  отдельно. Тактовый сигнал, поступающий на первый вход блока 10 управлени , о.:уществл ет хронирование импульсных устройств в состав блока,

В течение  ремени анализа, задаваемого таймером блока 10 угфавлени  во втором реги : тре Я пам ти накапливаетс  экс значение двоич- ного слова, которое но сигналу Запись с седьмого выхода блока 10 управлени  перезаписываетс  в блок I1 цифровоГг индикации. ,1п  Ч1;сел одного знака поиск максимума и минимума про- изводитс  последовательно, последовательно осуществл етс  и вывод информации на блок 1 1 цифровой и. вдика- ции. Если сигнал -энакоперемент);), то положительные числа анализируютс  на максимум, а отрнцатоп11(сые - на минн- мум, причем анализ производитс  так же, как и дл  чисел одного знака, - последовательно. Устаио1 ка в С блока 4 синхронизации, iiepBoro и второго регистров 7, 8 пам ти, блика 6 декомпрессии и блока 1 I ци|}1ровой И1щика- ции производитс  сигн -чами с соотрет- ствуюыих выходов Гъ шка 10 управлени  Сигна.ггы с четвертого выхода блока 10 управлени  1троизподитс  тактирование цифровых схем блока 1I цифровой индикации. Лог {ческий уровен) с дев того выхода блока 10 управлет1  управл ет индикацией знакового разр да

В мсхолном состо нии, при отсутствии сиг ;а-па Hf иине блекл 6 Х1...,Х10, первый и втором реверсивные регис ры 17, 18 сдвига устанавливаютс  (.фиг.З) импуль. ом сброса по шине Уст. о в сост( ;;ние логическпго О. При отсутствии на шине Импульс cjroBa регистры 14, 15 сдвига наход тс  в режиме сдвига, и так- сигнал с инвертора 1 2 продвига- ет логические О с П-зход; П первого второго и третьего рег исгров 14-16 сдвига на их ньгходьк При этом на входах Sp, S первого и второго ре- BepcHBHbjx регистров 17, 18 сдвига присутствовать уровни логических О и они будут находитьс  в режиме хранени  информации. Входы шины данных У1,..Х10 соединены с вь1лодами второго

6

5 5 П ц

г Q ;

5

I6

преобразовател ,5 кода, поэтому информаци  на разр дах шины по вл етс  последовательно, с продвижением информации по второму преобразователю 5 кода.

За один такт до того момента, как на шине данных установ тс  все разр да дес тиразр дного двоичного слова, на входы EWR первого и второго регистров 14, 15 сдвига поступает импульс слона с блока 4 синхронизации. При этом парный и второй регистры 14, 15 сдви1 а перевод  ге  из режима сдвига в режим закиси. На входах кодирующего элемента 3 п это же врем  присутствуют логнческп е уровни второго и третьего рачр дс Я двоичного слова, при Г5ТОМ fia выходах кодирующего эле- 1-1еита 1 3 устанавливаетс  двоична  ин- фогмаци  в соответствии с кодировкой - информационных рходов кодирующего элемента 13. По спаду следующего инверс- нсл о такто вого им)ульса на выходах / первого и второго регистров 14, 15 сдвига устанавливаютс  уровни логических 1 н реверсивные регистры 17, 18 сдви- г  иереиод тс  в режим записи. На ши- i;e данных устанавливаютс  все разр - 1ЦЛ дг О,1чного (глова. Заканчиваетс  aeiicTHHc по входам EWR импульса слова и первый и второй регистры 14, 15 СДВИ1а перевод тс  в режим сдвига. В следующем таК1е работы блока 6 декомпрессии по фронту пр мого тактового импульса происходит запись информации с шины данных в первый и второй ревер- си;зные регистрь: 17, 18 сдвига, на выходах первого и второго регистров 14, 15 с;;вига по вл етс  информаци  с их г ретьих разр;;лов, и по входам S,, S первый и второй реверс1ии1ые регистры 17, 18 сдвига перевод тс  в один из грех возмож№ 1х режимов (хранение, сдвиг влево, сдвиг вправо) в соответ- СТВ1П с информагшей, содержащейс  в разр дах Х2, ХЗ двоичног о слова. По фронту след тощего тактового импульса на выходах первого и второго ревер- сивю,1Х регистров 17, 18 сдвига по в- .1 отс  выходной сигнал, который пред- стг шл с-т собой одиннадцатиразр дное двоичное слово в соответствии с за- дашгым алгоритмом преобразовани .

. На выходах первого и второго регистров 14, 15 сдвига устанавливаютс  потенциалы логического О, при этом первый и второй реверсивш ю регистры 17, 18 сдвига перевод тс  в режим

715

Х1 анени  информации. Цикл преобразовани  заканчиваетс . Выходной сигнал с блока 5 декомпрессии оказываетс  задержанным относительно импульса слова на три тактовых интервала. Дл  правильной записи информации в первый регистр 7 пам ти по входу Запись в блоке 6 декомпрессии установлен третий регистр .16 сдвига, -обеспечивающий компенсацию задержки в три тактовых j интервала на выходе блока 6 декомпрессии .

После установки в исходное состо ние триггера 24 блока 10 (фиг.4) сиг- налами с элемента 19 пуска входной сигнал поступает на вход первого ре- гистра 7 пам ти. При записи кода числа в первый регистр 7 пам ти потенциал и инверсные сигналы с входа и выхода элемента ИЛИ-НЕ 26 поступают на соответствующие входы kOMMyTaTopa 25. Инверсный сигнал с выхода элемента ИЛИ-НБ 26 управл ет логическими состо ни ми блока 27 выбора режима. Логические состо ни  на выходе блока 27 выбора режима управл ют каналами коммутатора 25. Если логический уровень знакового разр да нулевой, что соответству ет положительным чис- лам, или единичный, что соответствует отрицательным числам (анализиру- ютс  числа одного знака), то блок 27 выбора режима не мен ет своего состо ни , и на- соответствующих выходах коммутатора 25 устанавливаютс  логические уровни, совпадающие с уровн ми на входе и выходе элемента ИЛИ-НЕ 26 соответственно, при этом логические уровни сигналов с триггера 24 знака не проход т на выходы коммутатора 25. Пр мой и инверсный потенциалы блока 27 выбора режима поступают на соответствующие входы коммутатора 25. Если цифровой сигнал знакопере- менный, то на выходе блока 27 выбора режима устанавливаютс  логические уровни, обеспечивающие прохождение сигналов с триггера 24 знака через коммутатор 25 на формирователь 28 им- пульса записи. При смене выходных сигналов блока 27 выбора режима, приход щих на соответствующие входы формировател  20 импульса сброса, на его выходе формируетс  сигнал Уст.О который сбрасывает первый и второй регистры 7 и 8 пам ти. В этом случае селекци  чисел по знаку и направлению работы (А В) производитс  формиро1 8

вателем 28 импульса записи в зависимости от сигналов на выходах коммутатора 25 и текуп(его состо ни  знакового разр да. При совпадении логических состо ний на выходах коммутатора

25и входе и выходе элемента ИЛИ-НЕ

26соответственно выполн етс  режим поиска максимальных значений ( дл  отрицательных чисел, если на пр мом выходе триггера 24 знака - состо ние логической 1, и положительных, если на этом выходе - состо ние логичеckoro О

По фронту сигнала с таймера 21 на выходе формировател  22 импульса управлении по вл етс  импульс , прив занный по времени к тактовому сигналу и равный длительности периода тактовой частоты, который поступает на вход регистра 23 сдвига и на выход блока 10 управлени , как сигнал Сброс 1. Сигналы с выходов регистра 23 сдвига (Зап.2 и Сброс 2 ) управл ет работой счетчиков блока 11 цифровой индикации.

По сигналу Сброс I обнул етс  двоичный счетчик блока 11 цифровой индикации, а по сигналу Зап.2 информаци  из второго регистра 8 пам ти записываетс  в этот же счетчик (не показанный на фиг.1-4). Одновременно сигнал Сброс 2 обнул ет двоично-дес тичный счетчик блока 11 цифровой индикации.

По окончании действи  сигналов Зап.2 и Сброс 2 происходит декодирование двоичного кода информации в двоично-дес тичный.

С выхода регистра 23 сдвига импульс управлени  переключает логическое состо ние триггера 24 знака. При совпадении сигнала с выхода регистра 23 сдвига и тактового импульса формируетс  импульс сброса первого и второго регистров 7, 8 пам ти. В том случае, если анализируютс  числа одного знака, направление поиска (максимум-минимум ) определ етс  логическим состо нием инверсного выхода триггера 24 знака. Если на пр мом выходе триггера 24 знака логический О, то запрещаетс  формирование сигнала Сброс в формирователе 20 импульса сброса по Приходу управл ющего им- пульса на входе и при наличии сигнала Такт. Состо ние логической 1 на инверсном выходе триггера 24 знака запрещает работу формировател  28 импульса записи от блока 9 сравнени 

9152946

по сигналу А В и разрешает формирование импульса запи(;и по сигналу А i В. В этом случае осуществл етс  режим поиска минимума относительно найденного максимума (информаци  на выходах первого и второго регистров 7, 8 пам ти перед поиском минимума не сбрасываетс .

С выхода формировател  20 импульса

10

сброса инверсный сигнал Такт поступает на блок 1I цифровой индикации дл  синхронизации работы блоков предлагаемого устройства. По фронту очередного импульса таймера 21 управл ю- щий иг-тульс с выхода регистра 23 сдвига устанавливает триггер 24 знака в противоположное состо ние и по приходу сигнала Такт (I) на вход формировател  20 импульса сброса на вы- ходе формировател  20 формируетс  импульс сброса первого и второго регистров 7, 8 пам ти (сброс минимума). Таким образом, независимо от знака двоичных Чисел цифровой последова- тельности (положительные, отрицательные , знакопеременные числа) производитс  накопление минимального и максимального значении, которые попеременно отображаютс  блоком 11 цифровой индикации.

Claims (1)

1. Формула изобретени 

   Устройство дл  индикации экстремального значени  последовательности цифровых величин, содержащее первый и второй регистры пам ти, блок сравнени , перва  и втора  группы входов которого соединены соответственно с выходами значащих разр дов первого и второго регистров пам ти, блок управ- лени , второй вход которого соединен с выходом знакового разр да первого регистра пам ти, а третий и четвертый входы блока управлени  соединены соответственно с первым и вторым выхо- дами блока сравнени , блок цифровой индикации, первый выход блока управлени  подключен к входу установки О второго регистра пам ти, отличающеес  тем, что, с целью обеспечени  определени  экстремального значени  п уровней ИКМ-ко- дированных сигналов, где п 2, вве

   5 Q

   , Q 0

   I10

   дены первый преобразователь кода, вход которого  вл етс  входом устройства , блок декодировани , блок выделени  тактовой частоты, блок синхронизации , блок декомрессии, второй преобразователь кода, первые вход и выход которого соединены соответственно с выходом блока декодировани  и информационным входом блока декомпрессии , первый вход, управл ющий и информационные выходы которого соединены соответственно с выходом блока синхрсни ации, с лходом управлени  режимом работы и инИрормационным входом первого регистра пам ти, выходы значащих разр доь которого соединены с информационным входом второго регистра пам ти, выходы значащих разр дов которого соедиь ены с информационным входом блока цифровой индикации , первый и второй выходы первого преобразовател  код  соединены соответственно с первым и вторым входами блока выделени  тактовой частоты и блока декодировани , выход которого подключен к первому входу блока синхронизации, выход блока выделени  тактопо) УсСтоты сос-динен с входами синхронизацч ; первого и регистров п м ти, с вторыми в :одами второго преобразоватг л  кода и блока декомпрессии, тре 1 ьим н-;одсм блока декодировани , вторым входом блока синхронизации и перъым входом блока управлени , первый выход блока управлени  соединен с входом установки нул  первого регистра пам ти, второй выход блока управлени  подключен к входу управлени  режимом работы второго регистра пам ти, третий, четвертый , п тый, шестой, седьмой, восьмой и дев тый выходы блока управлени  соединены соответственно с первым входом Сброс блока цифровой индика-- ции, с тактовым входом блока цифровой индикации, с входом установки нул  блока синхронизации, с входом установки нул  блока декомпрессии, с входом Запись блока цифровой индикации , с вторым входом Сброс блока цифровой индикации и со знаковым входом блока цифровой индикации.

   У CM О

   Знак

   ii Г

   Ттт

   Фиг, 2

   б/totf unpaSjifHufl / ФиеМ

   S Ует.О

   .O