SU741451A1 - Устройство декодировани импульсной последовательности - Google Patents

Description

Иаобретение относитс  к импульсной технике. Устройство может быть использовано дл  повышени  надежности обработки импульсных сигналов .

Известно устройство декодировани  импульсной последовательности , содержащее генератор импульсов, выход которого подключен к управл ющему входу элемента задержки, причем информационный вход элемента задержки подключен к входу устройства , а выходы подключены к пороговому элементу 1,

Известно устройство декодировани  импульсной последовательности, содержащее Генератор импульссэв, соединенный с управл ющим входом элемента- задержки, п элементов совпадени , п дешифраторов адресов ступеней декодировани  по числу интервалов в. импульсной последовательности и блок адресации ступеней декодировани ., причем выходы блока адресации ступеней декодировани  подключены к адресным входам эЛемента задержки, выходы элементов задержки подключены к входам соответствующих п дешифраторов ступеней декодировани , выходы каждого из которых

подключены к первым входам соответствующих п элементов совпадени , вторые входы п элементов . совпадени  подключены к сигнальному входу элемента задержки, а выходы п элементов совпадени  подк.гаочены к соответствующим .входам блока адресации ступеней декодировани  2,

Недостатком известных устроЧсгь

10  вл етс  низка  надежность.

Цель изобретени  - повышени. иг дежности устройства.

Это достигаетс  тем, что в устройство .декодировани  импульсной пос15 . ледовательнс/Ьти, содержащее генератор и-мпульсов, блок задержки, пороговый элемент, введены циклический распределитель, коммутатор блок элементов ИЛИ, число которых равно

20 h интервалг1М декодируемой импульсной последовательности, и блок элементов И, с числом групп элементов И, равным п, кажда  из которых включает k элементов И, где . Причем

25 блок задержки содержит k параллельных элементов задержки, выход генератора импульсов подключен к входу циклического распределител , выходы которого через коммутатор подк.чю30 чены к последовательным входам г; i раллельных элементов задержки, упра л юьдае входы последних подключены к первому выходу циклического распределител , параллельные выходы элементов задержки соединены с первыми входами элементов И соответствую щих групп блока элементов И, вторые входы одноименных элементов И, групп блока элементов И соединены с соответствующими выходами циклического распределител , а выходы элементов Ивсех групп блока элементов И соединены с входами соответствующих элементов ИЛИ блока элементов ИЛИ выходы которых подключены к входам порогового элемента , информационный вход порргово го элемента соединен с информационным входом коммутатора. Структурна  электрическа  схема устройства приведена на чертеже. Устройство содержит генератор 1 импульсов, блок 2 задержки, состо щий из к параллельных элементов задержки, пороговый элемент 3, циклический распределитель 4, коммутатор 5, блок 6 элементов И с числом групп элементов И, равным п . кажда  из которых включает kэлементов И, блок 7 элементов ИЛИ, чис ло которых равно п интервалам декодируемой импульсной последователь ности , Устройство работает следующим . образом. На информационный вход коммутатора 5 поступает импульсна  последовательность ,.подлежаща  декодированию . Управл ющий импульс на выходах циклического распределител  4, продвига сь в обратном пор дке к но мерам выходов, управл ет работой коммутатора. Каждый- импульс последовательности с помощью циклическог распределител  квантуетс  во времени на k + 1 часть, кажда  часть которого последовательно записывает с  в первые  чейки к параллельных элементов задержки блока 2. При это одновременные части всех импульсов последовательности записываютс  в разные  чейки к параллельных элементов задержки. Импульсы с первого выхода циклического распределител , поступающие через к тактов генерато ра 1; подаютс  на управл ющие входы параллельных элементов задержки бло ка 2:. Импульсы, с выходом циклическо гО распределител , кроме того, поступают на входы элементов И всех п групп блока 6 и управл к1т восстанов лением импульсов последовательности При этом каждЕЛй импульс на выходе . циклического распределител  с помощ вторых вх-одов одноименных элементов И каждой из а групп блока б опрашив ет по одной  чейке k параллельных элементов задержки, в которых хран тс  только одноименные кванты всех п импульсов. Восстановленные по длительности импульсы последовательности с выходов элементов И всех п групп блока 6 поступают на соответствующие входы элементов ИЛИ блока 7, с выходов которых импульсы поступают на входы порогового элемента 3. На входах порогового элемента до и после прихода последнего импульса последовательности .присутствует не более одного импульса последовательности . С приходом последнего импульса последовательности на всех п+1 входах порогового элемента присутствуют импульсы, которые участвуют в формировании сигнала общего декодировани  на выходе порогового элемента . Использование последовательно-параллельной записи импульсов в блок задержки с последующигл пар эллельнопоследовательньш восстановлением с комбинированием отводов позвол ет повысить надежность устройства и понизить тактовую частоту .блока задержки в- k раз. Формула .изобретени . Устройство декодировани  импульсной последовательности, содержащее генератор импульсов, блок задержки , пороговый элемент, информационный вход которого подключен к входной шине устройства, о т л и ч а ющ е е с   тем, что,.с целью повыщени  его надежности, в него введены циклический распределитель, ко « мутатор , блок элементов ИЛИ, число которых равно п интервалам декодируемой импульсной последовательности, блок элементов И. с числом групп элементов И, равным п, кажда  из которых включает k элементов И, где k п, причем блок задержки содержит k параллельных элементов задержки, выход генератора импульсов подключен к входу циклического распределител , выходы которого через коммутатор подключены к последовательным входам параллельных элементов задержки, управл ющие ВХОДЫ которых подключены к первому выходу цикличаскогсг распределител , параллельные выходы элементов задержки соединены с первыми входами элементов И соответствующих групп блока элементов И, вторые входда одноименных элементов И групп блока элементов И соединены с соответствующими выходами- циклического распределител , а выхода элементов И всех групп блока Элементов И соединены с входами соответствуюодах элементов ИЛИ блока элементов ИЛИ, выходы которых соединены с .входами порогового элемента, информадионный вход которого соединен с информационным входом коммутатора. Источники информации, прин тые во внимание при экспертизе 1,Глобус И.А. Двоичное кодирование в асинхронных системах, М,, Св зь, 1972, с. 15-30. 2.Авторское свилетельство СССР № 566398, кл. Н 03 К 13/22, 1976 ( прототип)

Claims (1)

1. Формула изобретенияУстройство декодирования импульсной последовательности, содержащее генератор импульсов, блок задержки, пороговый элемент, информационный вход которого подключен к входной шине устройства, отличающееся тем, что,.с целью повышения его надежности, в него введены циклический распределитель, коммутатор,' блок элементов ИЛИ, число которых равно η интервалам декодируемой импульсной последовательности, блок элементов И. с числом групп элементов И, равным п, каждая из которых включает к элементов И, где к У п, причем блок задержки содержит к параллельных элементов задержки, выход генератора импульсов подключен к вхо/* ду циклического распределителя, выходы которого через коммутатор подключены к последовательным входам параллельных элементов задержки, управляющие 'входы которых подключены к первому выходу циклического распределителя, параллельные выхода элементов задержки соединены с первыми входами элементов И соответствующих групп блока- элементов И, вторые входа одноименных элементов И групп блока элементов И соединены с соответствующими выходами циклического распределителя, а' выхода элементов И всех групп блок а Элементов- И соединены’ с входами соответствующих элементов ИЛИ блока элементов ИЛИ, выходы которых соединены с .входами порого5 вого элемента, информационный вход которого соединен с информационным входом коммутатора.