JPS6135041A - デイジタル信号伝送装置 - Google Patents
デイジタル信号伝送装置Info
- Publication number
- JPS6135041A JPS6135041A JP14847285A JP14847285A JPS6135041A JP S6135041 A JPS6135041 A JP S6135041A JP 14847285 A JP14847285 A JP 14847285A JP 14847285 A JP14847285 A JP 14847285A JP S6135041 A JPS6135041 A JP S6135041A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- signal transmission
- transmission device
- synchronization word
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Radio Relay Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の関連する技術分野
２つの同時伝送チャネルを介して各部分フレーム内でデ
ータ列が時間願入に伝送され且つ各部分フレームの初め
に複数ビットの同期語が伝送され、部分フレームは伝送
チャネルに対し℃、差動−デイシタル位相父調された（
Ｄ −ＰＳＫ ）＾周波信号の周ｔ＆威変換（アップ
コンバータおよびダウンコンバータ）の違いに起因して
入換わって現われることがある、例えば衛凰通信用のデ
ィジタル１ｇ号１伝送装置に崗する。
ータ列が時間願入に伝送され且つ各部分フレームの初め
に複数ビットの同期語が伝送され、部分フレームは伝送
チャネルに対し℃、差動−デイシタル位相父調された（
Ｄ −ＰＳＫ ）＾周波信号の周ｔ＆威変換（アップ
コンバータおよびダウンコンバータ）の違いに起因して
入換わって現われることがある、例えば衛凰通信用のデ
ィジタル１ｇ号１伝送装置に崗する。
従来技術とその間地点
衛屋通１Ｂでは、コヒーレントなｌたは差動−４相ｐｓ
ｘ変調のようなディジタル符号化伝送原理が公知である
。コヒーレントな（同期検反方式の）４相ＰＢＫ変調の
欠点は′０ｌｉ８４時の（曖昧さンにある。差動ないし
遅延検波方式の４相ＰＳｊＬ＆調の欠点は、誤り−の相
加が起こ”ること゛にある。
ｘ変調のようなディジタル符号化伝送原理が公知である
。コヒーレントな（同期検反方式の）４相ＰＢＫ変調の
欠点は′０ｌｉ８４時の（曖昧さンにある。差動ないし
遅延検波方式の４相ＰＳｊＬ＆調の欠点は、誤り−の相
加が起こ”ること゛にある。
しかし９４ｍ−４相Ｐ８に復調ではコヒーレントな４゛
相Ｐ８に復調とは逆に、正確に′４１＆注づけられたビ
ット流を検出できる。しかし、周波数変換のためにミク
サ段が用いられ、そのミクサ発振周波数が有効周波数よ
りも大きい場合、チャネルａｉてに関し℃不明瞭になる
可能性がある。また、有効周波数より大きいミクサ発振
周波数を鳴するミクサ段が奇ａ個用いられ℃いる揚台、
受信信号のスペクトルに反転が起こる。 ・発明の
目的 本）Ａ明の目的は、使用さｒ′Ｌ″Ｃいるミクサ段の畝
およびミクサ発振周波数の大ざさに囲体なく、２つの同
時伝送チャネルヲ所属の部分フレームに８Ａ確に割当て
ることが出来るようなディジタル信号回送装置を提供す
ることにある。
相Ｐ８に復調とは逆に、正確に′４１＆注づけられたビ
ット流を検出できる。しかし、周波数変換のためにミク
サ段が用いられ、そのミクサ発振周波数が有効周波数よ
りも大きい場合、チャネルａｉてに関し℃不明瞭になる
可能性がある。また、有効周波数より大きいミクサ発振
周波数を鳴するミクサ段が奇ａ個用いられ℃いる揚台、
受信信号のスペクトルに反転が起こる。 ・発明の
目的 本）Ａ明の目的は、使用さｒ′Ｌ″Ｃいるミクサ段の畝
およびミクサ発振周波数の大ざさに囲体なく、２つの同
時伝送チャネルヲ所属の部分フレームに８Ａ確に割当て
ることが出来るようなディジタル信号回送装置を提供す
ることにある。
発明の構成
この目的は本発明によれば、冒頭に述べた形式のディジ
タル１５号伝送装置において、仄のような構成とするこ
とにより達成される、即ち、第１の部分フレームに対し
℃第１の同期語が用いられ、第２の部分フレームに対し
℃別の同期語が用いられ℃おり、受１ぼ機において同期
語デコーダを用いた同期語サーチ過程の際にチャネル属
性を示す制御信号が発生され、部分フレームはチャネル
切換段を介して所属の後続のディジタル信号を信号処理
段に供給する構成と１−ることによって達成される。
タル１５号伝送装置において、仄のような構成とするこ
とにより達成される、即ち、第１の部分フレームに対し
℃第１の同期語が用いられ、第２の部分フレームに対し
℃別の同期語が用いられ℃おり、受１ぼ機において同期
語デコーダを用いた同期語サーチ過程の際にチャネル属
性を示す制御信号が発生され、部分フレームはチャネル
切換段を介して所属の後続のディジタル信号を信号処理
段に供給する構成と１−ることによって達成される。
本発明の解決法では、両伝送チャネルに対し℃互いに異
なる同期語ン用い、この同期語ン１フレーム長の間にサ
ーチする。差動−４相ＰＳＫ復調では２つのチャネルの
ビット流が正しい憶性で発生されるが、ｌよおこれらビ
ット流が入換わつている可能性があるので、少なくとも
１つのサーチ過程後に、到来した部分フレームの位置が
推足され、これらが、必要な場合入換えられ℃、後続の
処理回路に一区給される。
なる同期語ン用い、この同期語ン１フレーム長の間にサ
ーチする。差動−４相ＰＳＫ復調では２つのチャネルの
ビット流が正しい憶性で発生されるが、ｌよおこれらビ
ット流が入換わつている可能性があるので、少なくとも
１つのサーチ過程後に、到来した部分フレームの位置が
推足され、これらが、必要な場合入換えられ℃、後続の
処理回路に一区給される。
実施例
次に本発明の笑ｊＩ！１例を図面に基ざ詳細に説明する
。
。
下記の表は、コヒーレントなおよび差動式の４相ｐｓｘ
復関の曖昧さを説明するものである〇最初の４つの出力
信号は、スペクトル反転を行わなＣ−ミクサ段かまたは
スペクトル反転化行う偶数個のミクサ段を備えた前記の
伝送区間における任意のばのミクサ段の場合に生ずる。
復関の曖昧さを説明するものである〇最初の４つの出力
信号は、スペクトル反転を行わなＣ−ミクサ段かまたは
スペクトル反転化行う偶数個のミクサ段を備えた前記の
伝送区間における任意のばのミクサ段の場合に生ずる。
後の４つの出力１ｇ号は、奇数個のスペクトル反転馨行
５ミクサ段の場合に生ずる。
５ミクサ段の場合に生ずる。
同期Ｋａとしｔ第１の部分フレームＡに均し℃、ヒツト
列’１１１ ＵＵ’Ｌ）１ ｏｕｌｕ”ｖ有１−る
１つのバーカー符号Ｎｍ （Ｂａｒｋｅｒ Ｃｏａｅｗ
ｏｒりが用いられる。！ｔＪ２０部分フレームＢＫ刈し
てはこの同期語？反転させた、ビットタＩＪ″′０Ｕ０
１１１０ １１０１”＆ｎ−Ｊ°゛る１つのイザ号語が
用いられる。
列’１１１ ＵＵ’Ｌ）１ ｏｕｌｕ”ｖ有１−る
１つのバーカー符号Ｎｍ （Ｂａｒｋｅｒ Ｃｏａｅｗ
ｏｒりが用いられる。！ｔＪ２０部分フレームＢＫ刈し
てはこの同期語？反転させた、ビットタＩＪ″′０Ｕ０
１１１０ １１０１”＆ｎ−Ｊ°゛る１つのイザ号語が
用いられる。
第１図は４相ＰＳＫ受債慎の原理回路なボ丁。
４相ＰＳＫ ｚ調８れた尚周阪（ｉｆ号はアンテナ４６
を介してＪ′ｔｓＪ阪畝変換器４１に供給される。細波
数変換器には中間周波数増幅器４８が侭続芒れ℃おり、
その出力信号は４相ＰＳＫ ＆調器４９に供給される。
を介してＪ′ｔｓＪ阪畝変換器４１に供給される。細波
数変換器には中間周波数増幅器４８が侭続芒れ℃おり、
その出力信号は４相ＰＳＫ ＆調器４９に供給される。
ここでは前述のような出力・１６′号の曖昧さが生ずる
可能性がある。後続の惰止ｔｇＩＮ５０がこの暖味さを
取り除（。この補正回路の夾施例を第２図および第６図
に示す。補正回路には、両方の同時伝送チャネルＡ／
、 ｓＩ用のディジタル信号処理段５１が接続されて
いる。
可能性がある。後続の惰止ｔｇＩＮ５０がこの暖味さを
取り除（。この補正回路の夾施例を第２図および第６図
に示す。補正回路には、両方の同時伝送チャネルＡ／
、 ｓＩ用のディジタル信号処理段５１が接続されて
いる。
第２図はチャネル切換段２３ン嚇する同期語検出回路を
示す。部分フレームＡ、Ｂはｎ段シフトレジスタ１，４
のうちの各々の入力端に供給され、その際シフトレジス
タ１，４０艮ビは同期語の長さに一致する。サーチ過程
の開始時に、シフトレジスタ１，４ならびに２つのＤク
リップ７０ツブ１１．１２がパルスＭＣＲによっ℃リセ
ットされる。シフトレジスタ１，４はｎ本の出力線を有
する。シフトレジスタ１ないし４のｎ本の出力線はデコ
ーダ２，３ないし５゜６に去列に接続されている。デコ
ーダ２χよび５は、シフトレジスタ１，４を通過した部
分フレームＡ、Ｂの最初の同期語をサーチし、デコーダ
３，６は部分フレームＡ、Ｂの第２の同期語をサーチす
る。同時に生ずる第１または第２の同期語が見つかり択
第、ゲート７またはゲート８が導通する。ｒ−ト１およ
び８の出力側はゲート９．１０ｖ介してＤフリップ７０
ツブ１１．１２のクロック入力側ＣＫｉυに接続されて
いる。Ｄフリップフロップ１１の反転出力１１１１１
Ｑ、とクロック自重ＣＫとはゲート１０の別の入力端に
接続されている。部分フレームＡ、 Ｂか入換わつてい
ないとき、ゲート１の出力信号が次のクロック信号ＣＫ
でＤクリップ７０ツブ１２に転送される。Ｄ７リツプフ
ロツプ１２はセットされ、七の出力情報でめる繭埋″１
”ン用い”Ｃ部分フレームＡをゲート１４，１８を’ｉ
ｔし℃チャ坏ル切換設２３のロ力側Ａ′に導通させ且つ
部分フレームＢｙ５ゲート １７．１９τ介し℃出力側
Ｂ′に導通させる。
示す。部分フレームＡ、Ｂはｎ段シフトレジスタ１，４
のうちの各々の入力端に供給され、その際シフトレジス
タ１，４０艮ビは同期語の長さに一致する。サーチ過程
の開始時に、シフトレジスタ１，４ならびに２つのＤク
リップ７０ツブ１１．１２がパルスＭＣＲによっ℃リセ
ットされる。シフトレジスタ１，４はｎ本の出力線を有
する。シフトレジスタ１ないし４のｎ本の出力線はデコ
ーダ２，３ないし５゜６に去列に接続されている。デコ
ーダ２χよび５は、シフトレジスタ１，４を通過した部
分フレームＡ、Ｂの最初の同期語をサーチし、デコーダ
３，６は部分フレームＡ、Ｂの第２の同期語をサーチす
る。同時に生ずる第１または第２の同期語が見つかり択
第、ゲート７またはゲート８が導通する。ｒ−ト１およ
び８の出力側はゲート９．１０ｖ介してＤフリップ７０
ツブ１１．１２のクロック入力側ＣＫｉυに接続されて
いる。Ｄフリップフロップ１１の反転出力１１１１１
Ｑ、とクロック自重ＣＫとはゲート１０の別の入力端に
接続されている。部分フレームＡ、 Ｂか入換わつてい
ないとき、ゲート１の出力信号が次のクロック信号ＣＫ
でＤクリップ７０ツブ１２に転送される。Ｄ７リツプフ
ロツプ１２はセットされ、七の出力情報でめる繭埋″１
”ン用い”Ｃ部分フレームＡをゲート１４，１８を’ｉ
ｔし℃チャ坏ル切換設２３のロ力側Ａ′に導通させ且つ
部分フレームＢｙ５ゲート １７．１９τ介し℃出力側
Ｂ′に導通させる。
部分フレームＡ、Ｂが人換わって検出さｎると、Ｄクリ
ップ７０ツブ１２はセットされ７ｔい。
ップ７０ツブ１２はセットされ７ｔい。
ｒ−ト８からのＨレベルパルス（理陥１）はｒ−ト９を
介し℃ゲート１０の入力側に達する。
介し℃ゲート１０の入力側に達する。
Ｄフリップ７０ツブ１１０入力端２５には固定旧に＊理
＠ｉ″が加わるよ５にｌヨっている。反転出力間４はサ
ーチ過程の開始時に１１′１”になる。仄のクロックパ
ルスＣＫで、ゲート１０が勢通し、Ｄスリップフロップ
１１がセントされる。Ｄフリップフロップ１１の出力側
４には従って崗ｍ”ｏ”が現われ、ｌ＋＋ａｆｆｉ″０
”はグー）１０Ｙ持、読的に逅萌する◇ Ｄクリップ゛７０ツブ１２は、クロックパルスＣＫｉυ
によりｒ−１−７の信号レベルの歓送を開始させ、その
結果Ｄフリツノ７０ツブ１２の出力側に＠理ｌ′０”が
現われる。するとインバータ１３を介して、グー）１５
．１８ないし１６．１９が導通する。部分フレームＡは
チャネル切換段２３の出力１１ＩＩＩＢ’に達し、Ｉ′
１５分フレームＢは出力側Ａ′に違する。
＠ｉ″が加わるよ５にｌヨっている。反転出力間４はサ
ーチ過程の開始時に１１′１”になる。仄のクロックパ
ルスＣＫで、ゲート１０が勢通し、Ｄスリップフロップ
１１がセントされる。Ｄフリップフロップ１１の出力側
４には従って崗ｍ”ｏ”が現われ、ｌ＋＋ａｆｆｉ″０
”はグー）１０Ｙ持、読的に逅萌する◇ Ｄクリップ゛７０ツブ１２は、クロックパルスＣＫｉυ
によりｒ−１−７の信号レベルの歓送を開始させ、その
結果Ｄフリツノ７０ツブ１２の出力側に＠理ｌ′０”が
現われる。するとインバータ１３を介して、グー）１５
．１８ないし１６．１９が導通する。部分フレームＡは
チャネル切換段２３の出力１１ＩＩＩＢ’に達し、Ｉ′
１５分フレームＢは出力側Ａ′に違する。
第３図は、チャネル切換段２４を備えた別の同期語検出
回路を示す・受信機が投入接続されると、パルスＭ（Ｒ
によりシフトレジスタ３２゜３３．３９，４３とカウン
タ４０とがリセットされる。部分フレームＡはゲート２
６，２９の各々一方の入力側に供給され、部分フレーム
Ｂはグー）２７，３０の各々一方の入力側に・洪Ａｓさ
れる。グー）２Ｌ３０の他方の入力側は９段から成るシ
フトレジスタ４３（有利にはｑ−１）の１９の出力Ｎ司
、と襞枕さｊｌてお９、ケ゛′−）２？、２９の他方の
入力端はインバータ４４を介して同じく出力側Ｑｑと依
枕されている。シフトレジスタ４３は最初にパルスＭＣ
ＲＫよりリセットされているので、シフトレジスタ４３
の出力側４９には銅塩１１”が況われる。
回路を示す・受信機が投入接続されると、パルスＭ（Ｒ
によりシフトレジスタ３２゜３３．３９，４３とカウン
タ４０とがリセットされる。部分フレームＡはゲート２
６，２９の各々一方の入力側に供給され、部分フレーム
Ｂはグー）２７，３０の各々一方の入力側に・洪Ａｓさ
れる。グー）２Ｌ３０の他方の入力側は９段から成るシ
フトレジスタ４３（有利にはｑ−１）の１９の出力Ｎ司
、と襞枕さｊｌてお９、ケ゛′−）２？、２９の他方の
入力端はインバータ４４を介して同じく出力側Ｑｑと依
枕されている。シフトレジスタ４３は最初にパルスＭＣ
ＲＫよりリセットされているので、シフトレジスタ４３
の出力側４９には銅塩１１”が況われる。
ゲート２６は部分フレームＡ ＭＣ対して開もき、ゲー
ト３０は部分フレームＢに対して開らく。
ト３０は部分フレームＢに対して開らく。
部分フレームＡ、Ｂはさらに各々ゲート２８ないし３１
を介し”Ｃ出力側Ａ′ないしＢ′に供給さ札且つシフト
レジスタ３２．３３に医給される。
を介し”Ｃ出力側Ａ′ないしＢ′に供給さ札且つシフト
レジスタ３２．３３に医給される。
このｎビット長のシフトレジスタ３２．３３は、そのシ
フト段の故が同期語のビット敢に相当し、ｎ個の出力線
を有し℃おり、これら出力線かデコーダ３４．３５に奈
続され℃いる。七の原デコーダ３４は部分フレームＡの
同ＭＢ′ｔＩ″４！：デコーダイングし、デコーダ３５
は部分フレームＢの同期語をデコーディングする。
フト段の故が同期語のビット敢に相当し、ｎ個の出力線
を有し℃おり、これら出力線かデコーダ３４．３５に奈
続され℃いる。七の原デコーダ３４は部分フレームＡの
同ＭＢ′ｔＩ″４！：デコーダイングし、デコーダ３５
は部分フレームＢの同期語をデコーディングする。
デコーダ３４．３５は同期語を見つけると、その出力側
が論理−６１′′になる。画部分フレームＡ、Ｂにおい
℃同時に１つの同期語か見つけ出されると、ゲート３６
が４通して次に生ずるクロックＣＫｃ′）Ｉｋｊ点でカ
ウンタ４０（′こ坊定の直、■駒には′０”を加える。
が論理−６１′′になる。画部分フレームＡ、Ｂにおい
℃同時に１つの同期語か見つけ出されると、ゲート３６
が４通して次に生ずるクロックＣＫｃ′）Ｉｋｊ点でカ
ウンタ４０（′こ坊定の直、■駒には′０”を加える。
さらにゲート３１を介して、このゲート３７の他方の入
力側にクロックＯＫが加わると、壱オＵには２段のシフ
トレジスタ３９に調理１１ｆ″′１”が加わる。シフト
レジスタ３９０入力第１Ｊ ３８には一定的に調理１１
１１１が加わっている。シフトレジ”スタ３９の反転出
力１４ＩＩζ、はサーチ過程の始めＫｂ理１１”にある
。カウンタ４０の出力側はデコーダ４１に接続されてお
り、デコーダはロードパルスより少なくとも３クロツク
俊における計献状悪を検出する。
力側にクロックＯＫが加わると、壱オＵには２段のシフ
トレジスタ３９に調理１１ｆ″′１”が加わる。シフト
レジスタ３９０入力第１Ｊ ３８には一定的に調理１１
１１１が加わっている。シフトレジ”スタ３９の反転出
力１４ＩＩζ、はサーチ過程の始めＫｂ理１１”にある
。カウンタ４０の出力側はデコーダ４１に接続されてお
り、デコーダはロードパルスより少なくとも３クロツク
俊における計献状悪を検出する。
カウンタ４０のｈ十数１直が検出δλ１４）と共に、ゲ
ート４２がデコーダ４１の出力信号によって４通され、
帰還接続されたシフトレジスタ４３に６１シ憶される。
ート４２がデコーダ４１の出力信号によって４通され、
帰還接続されたシフトレジスタ４３に６１シ憶される。
これによりシフトレジスタ４３の反転開力側４ｑは一理
″０”になる。インバータ４４は部分フレームＡ、Ｂを
ゲート２１゜２９の入力側において切換える作用をする
。部分フレーム人の向Ｍ＠はデコーダ３５におい℃デコ
ーディングされる。同期語か見つからない場合、１フレ
ーム長、例えば３２Ｌｌクロツク後に、デコーダ４１か
ら−ｈ″１”７１１１ム送出され、帰還接続されたシフ
トレジスタ４３を介しｃ書び１つの切換館合が出される
。このような試験により（この試験は倒置も付ｌよえる
）１到釆し・た部分フレームＡ、Ｂの、ディジタル信号
処理段５１との正しい対応開織が得られる。
″０”になる。インバータ４４は部分フレームＡ、Ｂを
ゲート２１゜２９の入力側において切換える作用をする
。部分フレーム人の向Ｍ＠はデコーダ３５におい℃デコ
ーディングされる。同期語か見つからない場合、１フレ
ーム長、例えば３２Ｌｌクロツク後に、デコーダ４１か
ら−ｈ″１”７１１１ム送出され、帰還接続されたシフ
トレジスタ４３を介しｃ書び１つの切換館合が出される
。このような試験により（この試験は倒置も付ｌよえる
）１到釆し・た部分フレームＡ、Ｂの、ディジタル信号
処理段５１との正しい対応開織が得られる。
試験の間に肉部分フレーム中に同時にも５１夏１つの同
期語が生ずると、シフトレジスタ３９が再び論理値パ１
”を記憶される。このシフトレジスタ３９の長さに応じ
て試験の数か次められる。入力端３８に加わった信号が
仮数回行なわれる試験によつ℃シフトレジスタ３９を通
過してその出力ａｔ Ｑｐ ｉＣシフトされると、ｒ−
ト４２が持続的に遮断されイ１゜同時に出力側ＢＴにイ
ンバータ４５を介してｌ６１Ｉ御信号が加わり、この制
御・店号により、後続の回路５１＆よ、出力側Ａ’、
Ｂ’に移逼撤統された部分フ１／−ムＡ。
期語が生ずると、シフトレジスタ３９が再び論理値パ１
”を記憶される。このシフトレジスタ３９の長さに応じ
て試験の数か次められる。入力端３８に加わった信号が
仮数回行なわれる試験によつ℃シフトレジスタ３９を通
過してその出力ａｔ Ｑｐ ｉＣシフトされると、ｒ−
ト４２が持続的に遮断されイ１゜同時に出力側ＢＴにイ
ンバータ４５を介してｌ６１Ｉ御信号が加わり、この制
御・店号により、後続の回路５１＆よ、出力側Ａ’、
Ｂ’に移逼撤統された部分フ１／−ムＡ。
Ｂを処理し始める。
切換過程・＼の部分フレームＡ、Ｂのビット流の整合の
ために遅処素子を付加的に設けることかできる。例えば
この為にシフトレジスタ１゜４；３２．３３の他の出力
［ン用いることかできる。
ために遅処素子を付加的に設けることかできる。例えば
この為にシフトレジスタ１゜４；３２．３３の他の出力
［ン用いることかできる。
発明の幼果
本発ゆ」のデイジタルイη＠体送装詠は、使用され℃い
るミクサ段のａＳよびミクサ児振周波叔の大きさに閥保
なく、２つの同時伝送チャネルなｆｆｒＰＡの部分フレ
ームに明確に割当℃ることか出来る。
るミクサ段のａＳよびミクサ児振周波叔の大きさに閥保
なく、２つの同時伝送チャネルなｆｆｒＰＡの部分フレ
ームに明確に割当℃ることか出来る。
纂１図は４相Ｐｃｔ五受−ｉｇ＠のブロック回路図、第
２図はチャネル切換数を有する同期語デコーダのグロッ
ク回路図、第６図は別の同期語デコーダの実施例のグロ
ック回路図である。 ■、Ｑ・・・伝送チャネル、Ａ、Ｂ・・・部分フレーム
、１．２．３；４，５．６・・・同期餡デコーダ、２３
．２４・・・チャネル切換数、５１・・・１ｊ号処理段
２図はチャネル切換数を有する同期語デコーダのグロッ
ク回路図、第６図は別の同期語デコーダの実施例のグロ
ック回路図である。 ■、Ｑ・・・伝送チャネル、Ａ、Ｂ・・・部分フレーム
、１．２．３；４，５．６・・・同期餡デコーダ、２３
．２４・・・チャネル切換数、５１・・・１ｊ号処理段
Claims (1)
- 【特許請求の範囲】 １、２つの同時伝送チャネル（Ｉ、Ｑ）を介して各部分
フレーム（Ａ、Ｂ）内でデータ列が時間順次に伝送され
且つ各部分フレーム（Ａ、Ｂ）の初めに複数ビットの同
期語が伝送され、部分フレーム（Ａ、Ｂ）は伝送チャネ
ル（Ｉ、Ｑ）に対して、差動−ディジタル位相変調され
た（Ｄ−ＰＳＫ）高周波信号のアップ周波数変換または
ダウン周波数変換方法にしたがつて入換わつて現われる
ことがある、ディジタル信号伝送装置において、第１の
部分フレーム（Ａ）に対して第１の同期語が用いられ、
第２の部分フレーム（Ｂ）に対して別の同期語が用いら
れており、受信機において同期語デコーダ（１、２、３
；４、５、６）を用いた同期語サーチ過程の際にチャネ
ル属性を示す制御信号が発生され、部分フレーム（Ａ、
Ｂ）はチャネル切換段（２３、２４）を介して所属の後
続のディジタル信号を信号処理段（５１）に供給するこ
とを特徴とする、ディジタル信号伝送装置。 ２、第１の同期語として、ビット列“１１１０００１０
０１０”を有するバーカー符号 語が用いられる特許請求の範囲第１項記載のディジタル
信号伝送装置。 ３、第２の同期語として、ビット列“０００１１１０１
１０１”を有する反転バーカー 符号語が用いられる特許請求の範囲第１項記載のディジ
タル信号伝送装置。 ４、各部分フレーム（Ａ、Ｂ）が各々２つのデコーダ（
２、３；５、６）に供給される特許請求の範囲第１項記
載のディジタル信号伝送装置。 ５、第１のデコーダ（２、５）が第１の同期語をデコー
デングし、第２のデコーダ（３、６）が他方の同期語を
デコーデングする特許請求の範囲第４項記載のディジタ
ル信号伝送装置。 ６、デコーディングの結果が１つのメモリ（１２）に記
憶され、該メモリ（１２）の出力側がチャネル切換段（
２３）を制御する特許請求の範囲第５項記載のディジタ
ル信号伝送装置。 ７、メモリ（１２）が、デコーダ入力側に同時に両同期
語が加わつたときにセットされる特許請求の範囲第６項
記載のディジタル信号伝送装置。 ８、デコーディングの結果がメモリ（１２）に記憶され
ると同時に、別の１つのメモリ（１１）に一定値（２５
）が記憶され、この別のメモリ（１１）の出力側が１つ
のゲート回路（１０）を介して、切換が更に行なわれる
のを阻止する特許請求の範囲第７項記載のディジタル信
号伝送装置。 ９、両部分フレーム（Ａ、Ｂ）が１つのチャネル切換段
（２４）に供給され、該チャネル切換段に同期語検出回
路が接続されている特許請求の範囲第１項から第３項ま
でのいずれか１項記載のディジタル信号伝送装置。 １０、各同期語に対して単に１つのデコーダ（３４、３
５）が設けられており、各デコーダ（３４、３５）が、
チャネル切換段（２４）の各々１つの出力側と接続され
た各々１つのシフトレジスタ（３２、３３）の出力側と
接続されている特許請求の範囲第９項記載のディジタル
信号伝送装置。 １１、両デコーダ（３４、３５）のデコーディング結果
が生じ、同時に両部分フレーム（Ａ、Ｂ）の同期語が生
じ、且つ出力側（Ａ′、Ｂ′）に対するその正しい割当
てが行なわれると、カウンタ（４０）とシフトレジスタ
（３９）とがロードされる特許請求の範囲第１０項記載
のディジタル信号伝送装置。 １２、カウンタ（４０）の計数値が最高ｍでありその際
ｍは部分フレーム（Ａ、Ｂ）のフレーム長に一致する特
許請求の範囲第１１項記載のディジタル信号伝送装置。 １３、カウンタ（４０）に接続されたデコーダ（４１）
が、前記カウンタ（４０）の計数値から間隔を有する所
定の計数値をデコーディングする特許請求の範囲第１２
項記載のディジタル信号伝送装置。 １４、カウンタ（４０）の計数値からの間隔が少なくと
も３である特許請求の範囲第１３項記載のディジタル信
号伝送装置。 １５、デコーダ（４１）の出力信号が、シフトレジスタ
（３９）の出力側に接続されたゲート回路（４２）を介
して、帰還接続されたｑビットシフトレジスタ（４３）
をクロック制御する特許請求の範囲第１４項記載のディ
ジタル信号伝送装置。 １６、シフトレジスタ（４３）がチャネル切換段（２４
）を制御する特許請求の範囲第１５項記載のディジタル
信号伝送装置。 １７、シフトレジスタ（３９）の出力信号が少なくとも
２つのクロック入力の後にゲート回路（４２）を遮断し
てチャネル切換段（２４）の次の切換を阻止する特許請
求の範囲第１６項記載のディジタル信号伝送装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3425069.7 | 1984-07-07 | ||
| DE19843425069 DE3425069A1 (de) | 1984-07-07 | 1984-07-07 | Digitales signaluebertragungssystem, insbesondere fuer satelliten-rundfunk |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6135041A true JPS6135041A (ja) | 1986-02-19 |
| JPH0219667B2 JPH0219667B2 (ja) | 1990-05-02 |
Family
ID=6240079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14847285A Granted JPS6135041A (ja) | 1984-07-07 | 1985-07-08 | デイジタル信号伝送装置 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0167849B1 (ja) |
| JP (1) | JPS6135041A (ja) |
| AT (1) | ATE57805T1 (ja) |
| DE (2) | DE3425069A1 (ja) |
| DK (1) | DK163627C (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3522859A1 (de) * | 1985-06-26 | 1987-01-08 | Siemens Ag | Schmalbandiges rbertragungsverfahren fuer ein digitales mobiles funksystem |
| DE3642982A1 (de) * | 1986-12-17 | 1988-06-30 | Thomson Brandt Gmbh | System zur uebertragung |
| GB2187066A (en) * | 1987-02-20 | 1987-08-26 | Plessey Co Plc | Time division multiplexed signalling |
| ATE116496T1 (de) * | 1988-11-28 | 1995-01-15 | Storno As | Verfahren zur ermittlung der ankunftszeit eines signals mittels korrelationstechnik. |
| KR100251641B1 (ko) * | 1996-05-13 | 2000-04-15 | 김영환 | 채널 정렬 회로 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5851193A (ja) * | 1981-09-22 | 1983-03-25 | Mitsubishi Paper Mills Ltd | 熱記録用複写材 |
| JPS61130198A (ja) * | 1984-11-29 | 1986-06-18 | 三菱重工業株式会社 | 配材吊具 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57136833A (en) * | 1981-02-17 | 1982-08-24 | Sony Corp | Time-division multiplex data transmitting method |
| US4370648A (en) * | 1981-03-31 | 1983-01-25 | Siemens Corporation | Synchronizing circuit for use with a telecommunication system |
| US4599720A (en) * | 1982-07-06 | 1986-07-08 | International Business Machines Corporation | Satellite communications system |
-
1984
- 1984-07-07 DE DE19843425069 patent/DE3425069A1/de not_active Ceased
-
1985
- 1985-06-10 AT AT85107115T patent/ATE57805T1/de not_active IP Right Cessation
- 1985-06-10 DE DE8585107115T patent/DE3580202D1/de not_active Expired - Fee Related
- 1985-06-10 EP EP85107115A patent/EP0167849B1/de not_active Expired - Lifetime
- 1985-07-05 DK DK309185A patent/DK163627C/da not_active IP Right Cessation
- 1985-07-08 JP JP14847285A patent/JPS6135041A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5851193A (ja) * | 1981-09-22 | 1983-03-25 | Mitsubishi Paper Mills Ltd | 熱記録用複写材 |
| JPS61130198A (ja) * | 1984-11-29 | 1986-06-18 | 三菱重工業株式会社 | 配材吊具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0219667B2 (ja) | 1990-05-02 |
| DK163627C (da) | 1992-08-17 |
| DK163627B (da) | 1992-03-16 |
| EP0167849A3 (en) | 1987-09-16 |
| DE3580202D1 (de) | 1990-11-29 |
| DK309185A (da) | 1986-01-08 |
| DE3425069A1 (de) | 1986-02-06 |
| EP0167849B1 (de) | 1990-10-24 |
| ATE57805T1 (de) | 1990-11-15 |
| DK309185D0 (da) | 1985-07-05 |
| EP0167849A2 (de) | 1986-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4506372A (en) | Method and apparatus for recognizing in a receiver the start of a telegram signal consisting of a bit impulse sequence | |
| EP1790077B1 (en) | Wide window decoder circuit for dual phase pulse modulation | |
| JPS6135041A (ja) | デイジタル信号伝送装置 | |
| US4055832A (en) | One-error correction convolutional coding system | |
| JP3374919B2 (ja) | シリアルデータ信号をパラレルデータ信号へ変換する回路装置 | |
| US4489421A (en) | Digital message transmission system employing pulse stuffing and having two plesiochronic sampling clocks | |
| US6438155B1 (en) | Decoding chip streams | |
| US4021620A (en) | Multifrequency signal receiver with digital tone receiver | |
| KR100526937B1 (ko) | 디퍼런셜코드발생기 | |
| SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
| SU819976A1 (ru) | Синтезатор частот | |
| SU427466A1 (ru) | Декодирующий накопитель | |
| SU625319A1 (ru) | Устройство дл приема сигналов с фазовой модул цией | |
| EP0035564A1 (en) | BINARY COINCIDENCE DETECTOR. | |
| SU582586A1 (ru) | Устройство дл приема сигналов времени и кодовой информации о текущем времени | |
| SU1249709A2 (ru) | Устройство дл декодировани корректирующих циклических кодов | |
| SU403105A1 (ru) | Устройство цикловой синхронизации | |
| SU576671A1 (ru) | Устройство фазового пуска рекуррентными последовательност ми | |
| SU1252781A1 (ru) | Устройство дл передачи и приема цифровой информации | |
| SU1264307A1 (ru) | Рекурсивный цифровой фильтр | |
| SU853819A1 (ru) | Устройство дл приема многопозиционныхСлОжНыХ СигНАлОВ | |
| SU1497746A1 (ru) | Приемник М-ичных дискретных сигналов | |
| SU492041A1 (ru) | Устройство дл выделени рекуррентного синхросигнала | |
| SU1072278A1 (ru) | Устройство асинхронного сопр жени синхронных двоичных сигналов | |
| SU1415447A2 (ru) | Устройство фазового пуска |