SU1172066A1 - Многоканальный приемник частотно-модулированных сигналов - Google Patents

Abstract

1. Л1НОГОКАНАЛЬНЫЙ ПРИЕМНИК ЧАСТОТНО-МОДУЛИРОВАННЫХ СИГНАЛОВ, содержащий блок приема последовательно соединенные коммутатор входных сигналов, блок устранени  дроблений , формирователь фронтов и определитель длительности входных сигналов, последовательно соединенные генератор тактовых импульсов и адресный блок, выходы которого соединены с адресными входами коммутатора, блока устранени  дроблений, формировател  фронтов, определител  длительности входных импульсов и блока приема, причем первый и второй выходы генератора тактовых импульсов соединены соответственно с входами записи и входами считывани  блока устранени  дроблений, формировател  фронтов и определител  длительности входных сигналов, отличающийс  тем, что, с целью повышени  быстродействи  приема, введены последовательно соединенные демодул тор и блок синхронизации , последовательно соединенные полусумматор , счетчик и формирователь импульсов готовности, а также формирователь импульсов записи, первый вход которого соединен с выходом формировател  фронтов и с информационным входом демодул тора, управл ющий вход которого соединен с выходом определител  длительности входных сигналов и с вторым входом формировател  импульсов записи, третий вход которого соединен с управл ющим выходом демодул тора , четвертый вход формировател  импульсов записи соединен с выходом формировател  импульсов готовности и с входом готовности блока приема, выход которого соединен с п тым входом формировател  импульсов записи, выход которого соединен с входом записи блока синхронизации К информационных выходов которого соединены с К информационными входами блока приема, К-й информационный вход блока которого объединен с вторым входом формировател  импульсов готовности, третий вход которого объединен с вторым входом счетчика и управл ющим выходом блока синхронизации, дополнительный информационный выход которого соединен с перi вым входом полусумматора, второй вход которого объединен с входом блока синх (Л ронизации, адресные входы демодул тора, блока синхронизации и счетчика соединены с соответствующими выходами адресного блока, входы записи формировател  импульсов записи, демодул тора и счетчика соединены с первым выходом генератора тактовых импульсов, второй выход которого соединен с входами считывани  демодул тора , блока синхронизации и счетчика. 2. Приемник по п. 1, отличающийс  тем, 1чЭ что демодул тор содержит первый, второй О и третий элементы И, первые входы которых объединены и  вл ютс  информационным а входом демодул тора, а также последовао: тельно соединенные сумматор, блок пам ти и регистр, выход которого соединен с вторым входом первого элемента И и с первым входом сумматора, второй и третий входы которого соединены с выходами соответственно первого и второго элементов И, при этом инвертированный вход первого элемента И и второй вход второго элемента И объединены и  вл ютс  управл ющим входом демодул тора, управл ющим выходом которого  вл етс  первый выход сумматора , второй выход которого  вл етс 

Description

информационным выходом демодул тора, входом записи которого  вл етс  второй вход третьего элемента И, выход которого соединен с входом записи блока пам ти, адресный вход которого  вл етс  адресным входом демодул тора, входом считывани  которого  вл етс  вход считывани  регистра .

3. Приемник по п. 1, отличающийс  тем, что блок синхронизации содержит дешифратор и последовательно соединенные блок пам ти и регистр, вход считывани  которого  вл етс  входом считывани  блока синхронизации , информационным входом которого  вл етс  информационный вход блока пам ти, адресный вход которого  вл етс  адресным входом блока синхронизации, входом записи которого  вл етс  вход записи блока пам ти, при этом К выходов регистра  вл ютс  К информационными выходами блока синхронизации, управл ющим выходом которого  вл етс  дешифратора , N входов которого соединены с N допол ните,дьным и выходами регистра, первые N-1 из которых соединены с соответствующими N-1 входами блока пам ти, а N-й дополнительный выход регистра  вл етс  дополнительным выходом блока синхронизации .

1

Изобретение относитс  к радиотехнике и св зи и может быть использовано в информационных сет х с коммутацией сообщений .

Цель изобретени  - повышение быстродействи  приема.

На чертеже приведена структурна  электрическа  схема многоканального приемника частотно-модулированных сигналов.

Многоканальный приемник частотномодулированных сигналов содержит коммутатор 1 входных сигналов, блок 2 устранени  дроблений, формирователь 3 фронтов , определитель 4 длительности входных импульсов, адресный блок 5, генератор 6 тактовых импульсов, демодул тор 7, состо щий из первого 8, второго 9 и третьего 10 элементов И, сумматора 11, блока 12 пам ти и регистра 13, формирователь 14 импульсов записи, блок 15 синхронизации, состо щий из блока 16 пам ти, регистра 17 и дешифратора 18, полусумматор 19, счетчик 20, формирователь 21 импульсов готовности и блок 22 приема.

Многоканальный приемник частотномодулированных сигналов работает следующим образом.

С информационных каналов входна  информаци  в биимпульсном виде опрашиваетс  коммутатором 1 по временным позици м , которые формируютс  в адресном блоке 5. С выхода коммутатора 1 информаци  групповым трактом поступает на вход блока 2 и далее на формирователь 3 в соответствующих временных позици х. В тех же временных позици х в определителе 4 вычисл етс  длительность посылки от предыдущего до последующего фронтов.

На выходе определител  4 будет присутствовать «1 если принимаема  посылка однократной длительности, и «О, если принимаема  посылка двукратной длительности.

Информаци  в виде фронтов сигналов и значений о длительности поступает на входы демодул тора 7 по соответствующим временным позици м. В демодул торе 7 при совпадении на входе второго элемента И 9 сигнала фронта посылки и единичного сигнала с выходов формировател  3 и определител  4 соответственно вырабатываетс  «1 на выходе второго элемента И 9 в данной временной позиции. В той же временной позиции на выходе первого элемента И 8 из-за несовпадени  упом нутых сигналов вырабатываетс  «О. При этом на первый вход сумматора 11 поступает «О, на второй вход - «О, на третий вход - «1, а на первом выходе сумматора 11 от сложени  «О, «О и «1 по вл етс  «1, на втором выходе «О, так как он  вл етс  пере носом от суммы «О, «О и «1. В результате вычислений в блок 12 в данной временной позиции запишетс  «1. В следующем цикле в той же временной позиции на первый вход сумматора 11 поступает «1 с выхода регистра 13, в который сигналом «Считывание запишетс  предыдущее значение вычислений из блока 12, на второй вход - «О, на третий вход - «1. В результате вычислений на первом выходе сумматора 11 будет «О, который запишетс  сигналом «Запись, стробированным фронтом сигнала на третьем элементе И 10 демодул тора 7, в соответствующую  чейку пам ти блока 12 пам ти. На втором выходе сумматора 11 будет «1, что  вл етс  единичным значением бинарной посылки. Одновременно с первого выхода сумматора 11 на третий вход формировател  14 подаетс  сигнал разрешени  на формирование сигнала «Запись в блок 16 пам ти блока 15 синхронизации. Обнуление  чейки пам ти блока 12 демодул тора 7 производитс  через первый элемент И 8. Если в  чейке пам ти блока 12 была записана «1, то на выход первого элемента И 8 и выход сумматора 11 поступает «1 с выхода регистра 13. В той же временной позиции на выходе определител  4 присутствует «О. Тогда по фронту сигнала на выходе первого элемента И 8 будет «1, а на выходе сумматора 11 - «О от сложени  двух единиц . В  чейку пам ти 12 запишетс  «О.

Сигнал «Запись формируетс  на элементе И формировател  14 по каждому фронту входной информации, если на выходе определител  4 присутствует «О, так как в этом случае на выходе первого элемента И 8 формировател  14 - «1.

Когда на выходе определител  4 присутствует единичный сигнал, выдача сигнала «Запись управл етс  сигналом с сумматора 11 через первый элемент И 8 формировател  14. При наличии на входах сумматора 11 двух «1 выдаетс  разрешение на формирование сигнала «Запись в формирователе 14 записи. Следовательно, сигнал «Запись формируетс  по каждому второму фронту единичной биимпульсной посылки.

Бинарна  информаци  с выхода демодул тора 7 поступает на информационный вход блока 15 синхронизации, в котором осушествл етс  накопление блоков информации по каждой временной позиции и циклова  синхронизаци  посредством дешифрации ее определенной части (маркера). Например, 1-й бит информации записываетс  в первый элемент пам ти блока 16 в конкретной временной позиции (по определенному каналу) сигналом «Запись с выхода формировател  14. В следующем цикле этой же временной позиции сигналом «Считывание 1-й бит информации переписываетс  в регистр 17, а сигналом «Запись записываетс  в блок 16 последующего входа. В каждом цикле на один бит информации в блоке 16 занимаетс  количество  чеек, равное количеству обрабатываемых каналов. В последуюш,ем цикле информаци  из предыдущего массива  чеек переписываетс  в последующий, а в- первоначальный массив записываетс  нова  информаци . Таким образом, в каждой временной позиции сигналом «Считывание информаци  в параллельном виде переписываетс  из блока 16 в регистр 17, .где хранитс  до следующего сигнала «Считывание последующей временной позиции, а сигналом «Запись той же временной позиции по входам информаци  записываетс  в последующий массив пам ти.

В блоке 16 по всем временным позици м накапливаетс  и сдвигаетс  информаци  до тех пор, пока часть информации по каким-либо позици м не будет прин та дешифратором 18 определенное число раз, которое фиксируетс  счетчиком 20 по тем же позици м. Каждый бит последующего блока информации провер етс  с предыдущим битом ранее прин того блока информации на полусумматоре 19, в случае несовпадени  счетчик 20 обнул етс  по соответствующей позиции.

В счетчике 20 сигнал маркера записываетс  в блок пам ти счетчика 20 сигналом «Запись. При совпадении сигнала ошибки с выхода полусумматора 19 и сигнала «Запись на входе счетчика 20 элемент пам ти обнулитс  по временной позиции , по которой обнаружена ошибка. В формирователе 21 сравниваетс  текущий маркер с выхода дешифратора 18 и предыдущий , который был записан в счетчике 20, с выхода последнего разрешающий сигнал поступит на вход формировател  21. С выхода формировател  21 сигнал «Готовность выдаетс  в блок 22. Одновременно на его входах присутствует прин та  из канала информаци  в параллельном коде.

В К-ом разр де информации указано сколько принимать блоков информации. Сигнал «Готовность запрещает формирование сигнала «Запись , чтобы не сдвинуть блок информации в блоке 16 пам ти. При считывании информации с выходов регистра 17 блок 22 выдает сигнал о считывании информации, по которому в формирователе 14 формируетс  сигнал «Запись , и информаци  в блоке 16 сдвигаетс . Далее осуществл етс  прием следующих блоков информации аналогично описанному .

Claims (3)

1. МНОГОКАНАЛЬНЫЙ ПРИ-

ЕМНИК ЧАСТОТНО-МОДУЛИРОВАННЫХ СИГНАЛОВ, содержащий блок приема последовательно соединенные коммутатор входных сигналов, блок устранения дроблений, формирователь фронтов и определитель длительности входных сигналов, последовательно соединенные генератор тактовых импульсов и адресный блок, выходы которого соединены с адресными входами коммутатора, блока устранения дроблений, формирователя фронтов, определителя длительности входных импульсов и блока приема, причем первый и второй выходы генератора тактовых импульсов соединены соответственно с входами записи и входами считывания блока устранения дроблений, формирователя фронтов и определителя длительности входных сигналов, отличающийся тем, что, с целью повышения быстродействия приема, введены последовательно соединенные демодулятор и блок синхронизации, последовательно соединенные полусумматор, счетчик и формирователь импульсов готовности, а также формирователь импульсов записи, первый вход которого соединен с выходом формирователя фронтов и с информационным входом демодулятора, управляющий вход которого соединен с выходом определителя длительности входных сигналов и с вторым входом формирователя импульсов записи, третий вход которого соединен с управляющим выходом демо дулятора, четвертый вход формирователя импульсов записи соединен с выходом формирователя импульсов готовности и с входом готовности блока приема, выход которого соединен с пятым входом формирователя импульсов записи, выход которого соединен с входом записи блока синхронизации, К информационных выходов которого соединены с К информационными входами блока приема, К-й информационный вход блока которого объединен с вторым входом формирователя импульсов готовности, третий вход которого объединен с вторым входом счетчика и управляющим выходом блока синхронизации, дополнительный информационный выход которого соединен с первым входом полусумматора, второй вход которого объединен с входом блока синхронизации, адресные входы демодулятора, блока синхронизации и счетчика соединены с соответствующими выходами адресного блока, входы записи формирователя импульсов записи, демодулятора и счетчика соединены с первым выходом генератора тактовых импульсов, второй выход которого соединен с входами считывания демодулятора, блока синхронизации и счетчика.

2. Приемник по π. 1, отличающийся тем, что демодулятор содержит первый, второй и третий элементы И, первые входы которых объединены и являются информационным входом демодулятора, а также последовательно соединенные сумматор, блок памяти и регистр, выход которого соединен с вторым входом первого элемента И и с первым входом сумматора, второй и третий входы которого соединены с выходами соответственно первого и второго элементов И, при этом инвертированный вход первого элемента И и второй вход второго элемента И объединены и являются управляющим входом демодулятора, управляющим выходом которого является первый выход сумматора, второй выход которого является информационным выходом демодулятора, входом записи которого является второй вход третьего элемента И, выход которого соединен с входом записи блока памяти, адресный вход которого является адресным входом демодулятора, входом считывания которого является вход считывания регистра.

3. Приемник по π. 1, отличающийся тем, что блок синхронизации содержит дешифратор и последовательно соединенные блок памяти и регистр, вход считывания которого является входом считывания блока синхронизации, информационным входом которо го является информационный вход блока памяти, адресный вход которого является адресным входом блока синхронизации, входом записи которого является вход записи блока памяти, при этом К выходов регистра являются К информационными выходами блока синхронизации, управляющим выходом которого является дешифратора, N входов которого соединены с N дополнительными выходами регистра, первые N-1 из которых соединены с соответствующими N-1 входами блока памяти, а N-й дополнительный выход регистра является дополнительным выходом блока синхронизации.