SU1543445A1 - Способ маркировани информационных комбинаций в системах последовательной записи с двухчастотным кодированием и устройства записи и воспроизведени дл его осуществлени - Google Patents

Abstract

Изобретение относитс  к приборостроению, а именно к способам записи цифровой информации на магнитный носитель с использованием маркировани  информационных комбинаций. Целью изобретени   вл етс  повышение достоверности процесса выделени  сигналов синхронизации при воспроизведении. Способ заключаетс  в том, что маркер формируют в виде четырехразр дной комбинации, во второй и третий разр ды которой записывают сигнал единицы, а в четвертый - сигнал нул . Затем на этапе развертки второго и третьего разр дов единицы инвертируют в серединах интервалов маркерных разр дов. При воспроизведении маркер выдел ют путем весового декодировани  интервалов сигнала, воспроизводимого на этапе второй половины интервала второго маркерного разр да и интервалов третьего и четвертого маркерных разр дов, и селекции результата накоплени  результатов весового декодировани  по четырем полубитовым значени м третьего и четвертого разр дов маркерной комбинации. 6 ил.

Description

Изобретение относитс  к приборостроению , а именно к технике записи и воспроизведени  (передачи) цифровой информации с использованием маркировани  информационных комбинаций дл  обеспечени  асинхронного считывани  информации с носител  записи.

Цель изобретени  заключаетс  в повышении достоверности процесса вы- дел.ени  сигналов синхронизации при воспроизведении.

На фиг. 1 приведена функциональна  схема устройства записи двухчас- тотно кодированных N-разр дных ин- ,

формационных комбинаций, реализующего способ маркировани  информационных комбинаций дл  двух вариантов модулирующих (кодирующих) маркерные и информационные элементы частот; на фиг. 2 - рременна  диаграмма работы устройства записи дл  кодирующих частот варианта If на фиг. 3 - то же, дл  кодирующих частот варианта 2; на фиг. 4 - функциональна  схема устройства воспроизведени , реализующего декодирование сигнала по способу маркировани  информационных комбинаций дл  двух вариантов модулирующих (косл

4ь 00 Јь Ј СЛ

дирующих) частот; на фиг. 5 - времен- на  диаграмма его работы; на фиг. 6- временна  диаграмма узла автоматической подстройки частоты генератора устройства воспроизведени .

Устройство записи (фиг. 1) состоит из второго D-триггера , двухразр дного двоичного счетчика 2, Ю-разр д- ного двоичного счетчика 3, мультиплексора 4, дешифратора 5, второго

элемента ИЛИ 6, потенциально-импульсной  чейки 7, первого элемента ИЛИ 3, первого Т-триггера 9, первого D- триггера 10, второго Т-триггера 11, первого элемента И 12, второго мента И 13, третьего элемента ИЛИ 14 и инвертора 15.

Устройство воспроизведени  (фиг.4) состоит из фазового корректора 16, компаратора 17, формировател  импульtсов 13, взвешивающего декодера 19 двухчастотного кода, регистра 20 накоплени  полубитовых значений, дешиф

10

20 3445

состо щим из дешифратора 5 (селектора N+4 состо ни  счетчика 3), второго элемента ИЛИ 6, потенциально-импульсной  чейки 7 и первого элемента ИЛИ 8.

В исходном состо нии до по влени  сигнала запуска s - г счетчик 3 находитс  в сброшенном состо нии под действием сигнала е по установочному входу U. После по влени  сигнала запуска в - г потенциально-импульсна   чейка 7 формирует импульс фазировани  делител  частоты двухчастотного модул тора (кодера) первого Т-триггера 9 дл  варианта 2 модулирующих (кодирующих) частот. Необходимость этой процедуры заключаетс  в том, что формирователь 3 импульсов (фиг.5) устройства воспроизведени  сигнала с«1, полученного по варианту 2, формирует короткие импульсы по одному из фронтов перепадов сигнала, воспроизведенного с носител , а не по обоим,

15

ратора 21, регистра 22 накоплени  би- 25 как это имеет место дл  сигнала от

Этот же

тов информационной комбинации, четвертого D-триггера 23, второго Т-триг гера 24, второго элемента И 25, второго инвертора 26, третьего D-триггера 27, третьего элемента И 28, перво- д совместно с сигналом , формируемым го инвертора 29, первого D-триггерана выходе дешифратора 5, как сигнал

полученного по варианту 1, импульс потенциально-импульсной  чей ки 7 используетс  как сигнал подтвер ждени  приема сигнала запуска 8 и

30, второго D-триггера 31, фильтра 32 нижних частот, генератора 33, управл емого напр жением, первого Т-триг- гера 34, повторител  35, первого элемента И 36, делител  37 напр жени .

После запуска и разгона лентопрот жного механизма (ЛПМ) магнитофона на информационном входе D-второго D-триггера 1 по вл етс  сигнал запуска Пуск (в). D-триггер 1 позвол ет хронировать сигнал запуска по сигналу 6 побитовой синхронизации развертки , который формируетс  на выходе

второго разр да двухразр дного двоич- ., по сигналу побитовой синхронизации

ного счетчика 2 из сигнала тактовой синхронизации, поступающего на счетный вход С счетчика 2, и осуществл ет хронирование работы всех основных функциональных узлов устройства записи . Счетно-мультиплексорный узел развертки, состо щий из К-разр дного двоичного счетчика 3 и мультиплексора 4, осуществл ет ,преобразование маркерной и информационной комбинации из параллельного кода в последовательный .

Управление этой процедурой осущест вл етс  узлом управлени  счетчика 3,

50

55

развертки 5, поступающему на его тактирующий вход С, формирует вспо гательный (промежуточный) сигнал позвол ющий сформировать на этапе развертки второго и третьего разр д маркерной комбинации сигнал маркер го признака.

Сигнал формируетс  инверсным и задержанным по отношению к сигналу первого разр да счетчика 3 за счет того, что первый D-триггер 10 и сче чик 3 по входу С тактируютс  против положными фронтами сигнала побитово

как это имеет место дл  сигнала от

Этот же

совместно с сигналом , формируемым на выходе дешифратора 5, как сигнал

полученного по варианту 1, импульс потенциально-импульсной  чейки 7 используетс  как сигнал подтверждени  приема сигнала запуска 8 и

5

0

подтверждени  завершени  процедуры развертки маркерной и информационной комбинации.

По завершении импульса подтверждени  снимаетс  сигнал сброса е счетчика 3 и начинаетс  развертка маркерной и информационной комбинаций, значени  разр дов которых определ ют значени  информационных входов В., - D N4 мультиплексора 4.

Первый D-триггер 10 из сигнала, поступающего с первого разр да счетчика 3 на его информационный вход D,

0

5

развертки 5, поступающему на его тактирующий вход С, формирует вспомогательный (промежуточный) сигнал , позвол ющий сформировать на этапе развертки второго и третьего разр дов маркерной комбинации сигнал маркерного признака.

Сигнал формируетс  инверсным и задержанным по отношению к сигналу первого разр да счетчика 3 за счет того, что первый D-триггер 10 и счетчик 3 по входу С тактируютс  противоположными фронтами сигнала побитовой

синхронизации развертки 6, Константа единицы на информационном входе D, и константа нул  на информационном входе D4 позвол ют сформировать сигнал защитных констант в ходе развертки маркерной комбинации (фиг, 2 и 3, сигналы ж , j , л ). Сигнал последовательных кодов маркерной и информационной комбинаций с выхода мульти- плексора 4 подаетс  в узел модул тора (кодера) двухчастотного кода, способного работать при нарушени х фазы развертки, имеющих место в сигнале на этапе развертки второго и третьего разр дов маркерной комбинации. Это обеспечиваетс  использованием второго Т-триггера 11, на установочный вход R которого подаетс  сигнал |, а на тактирующий вход Т и на входы элемен- тов совпадени  12 и 13 сигнал удвоенной поднесущей (в варианте 1 сигнал с выхода первого разр да счетчика 2, в варианте 2 - сигнал, тактирующий работу всего устройства), из которого второй Т-триггер 11 формирует подне- сущую и, модулирующую (кодирующую) элементы маркерной и информационной комбинаций нулевого значени .

Сигнал к удвоенных кодирующих частот маркирующих и информационных элементов с выхода элемента ИЛИ 14 поступает на тактирующий вход Т делител  частоты на два Т-триггера 9, на выходе которого формируетс  результирующий сигнал л пригодный дл  использовани  в канале магнитной записи или в канале передачи информации.

Сигнал QI или cf4, воспроизведенный с носител  и усиленный усилите

лем линейного канала магнитофона, поступает в устройство воспроизведени  информации на вход фазового корректора 16, который может быть выполнен в виде усилител -ограничител , обеспечива  при этом декодирование по ноль-пересечени м воспроизведенного сигнала или в виде детектора ноль-производной воспроизведенного сигнала,

С выхода фазового корректора 16 сигнал поступает на вход гистеризис- ного компаратора 17, который формирует сигнал с крутыми фронтами Формирователь 18 импульсов формирует короткие импульсы в случае воспроизведени  сигнала, формированного с использованием модулирующих (кодирующих ) частот варианта J, соответствующие каждому ноль-пересечению или каждой ноль-производной воспроизведенного с носител  сигнала, а в случае воспроизведени  сигнала, сформированного с использованием модулирующих (кодирующих) частот варианта 2, соответствующие ноль-пересечени м или ноль-производной одного знака, т.е. дл  сигнала а, формирователь 18 импульсов работает как удвоитель частоты , а дл  сигнала «t- как потенциально-импульсна   чейка,

Сигнал Б с выхода формировател  18 импульсов поступает на тактирующие входы С D-триггеров 30 и 31, реализующих функцию частотно-фазового дискриминатора системы автоматической подстройки .частоты генератора 33, управл емого напр жением, дл  стробировани  по переднему фронту импульса, соответствующего очередному ноль-пересечению или ноль-производной воспроизведенного сигнала, знака фазовой (временной) разбежки

текущего интервала между соседними ноль-пересечени ми или ноль-производными воспроизведенного сигнала в сопоставлении с одним или двум  периодами следовани  сигнала полубитовой синхронизации -и, а также с задержкой распространени  через повторитель 35 поступает на установочный вход R весового декодера 19 дл  сброса в исходное состо ние двухразр цного двоичного счетчика весового декодера, на установочный вход R генератора 33 управл емого релаксационного генератора , на установочный вход R Т-триггера 34 дл  одновременного его сброса в исходное состо ние с генератором 33s что позвол ет осуществить качественное сравнение указанных выше временных интервалов с формированием

результата сравнени  в виде возбужденного состо ни  одного из D-тригге- ров 30 или 31. Результат компарирова- ни  интервалов (частот) с инверсных выходов D-трнггеров 30 и 31 через

делитель 37 напр жени , выполненный на резисторах ,R, формирует сигнал управлени  v генератором 33, который через инерциальное звено, реализованное в виде фильтра 32 низких частот

Ф, подаетс  на вход управлени  по напр жению частотой генератора 33. Сигнал в, формируемый на выходе генератора 33, поступает на один из входов элемента И 36, на другой вход

которого через инвертор 29 подаетс  сигнал а с выхода первого разр да

счетчика весового декодера 19.

Так как счетчик весового декодера , 19 тактируетс  задним фронтом импульса сигнала б, соответствующего последнему ноль-пересечению или ноль-производной воспроизведенного сигнала, на выходе элемента И 36 по витс  сигнал JQ р , сбрасывающий пам ть результата компарировани  интервалов по установочному входу S в D-триггере 30 и по установочному входу R в Р-триггере 31, что обеспечивает возникновение 15 на выходе делител  напр жени  R1, R7 среднего значени  управл ющего напр -, жени  и, как следствие , в случае по- i  влени  выпадений в воспроизводимом с носител  сигнале, автоматическую 20 установку генератора 33 на режим формировани  среднего значени  частоты.

Сигнал в поступа  на вход С взвешивающего декодера 19, используетс  дл  взвешивани  текущего (мгновен- 5 ного) значени  периода следовани  импульсов (мгновенного значени  частоты ) сигнала б путем подсчета импульсов , формируемых генератором 33 на интервале между соседними импульсами

ций их значений 0110 дешифратором 21, Эта комбинаци  полубитовых значений возникает в результате воспроизведени  сигнала маркерной комбинации и вызывает формирование на выходе

дешифратора 21 сигнала л единичного значени , с по влением которого начинаетс  выполнение процедуры подготовки регистра 22 накопител  битов информационной комбинации и формировател  сигнала побитовой синхронизации Т-триггера 24 к накоплению битов информационной комбинации. Сигнал сбрасывает по установочному входу R Р-триггер 23 и тем самым снимает блокировку с формировател  сигнала побитовой синхронизации Т-триггера 24 и с элемента И 25 и накладывает бло- кировку на элемент И 23, одновременно подготавлива  формирователь синхроимпульса обмена D-триггер 27 по установочному входу S,

Элемент И 25 по нулевому значению сигнала через инвертор 26 и по единичному значению сигнала о из сигнала б в момент завершени  воспроизведени  и декодировани  сигнала битов нулевого значени  фор30

сигнала б , причем счетчик взвешивающего декодера переполн етс  после счетчика третьего импульса с сохранением состо ни  переполнени  путем з апирани  собственного счетного входа .

Инверсный выход дешифратора состо ни  переполнени , вход щего в состав взвешивающего декодера формирует

35

мирует сигнал подсинхронизации м формировател  сигнала побитовой синхронизации Т-триггера 24 по установочному входу 5. Сигнал побитовой синхронизации н формируетс  путем делени  частоты сигнала полубитовой синхронизации ч- на два Т-триггера 24 и с его пр мого выхода поступает на тактирующий вход С регистра 22 накопител , а с инверсного его выхода на

сигнал е полубитов маркерных и инфор- 40 тактирующий вход С D-триггера 23, ко- мационных элементов, поступающий наторый благодар  св зи своего инфоринформационный вход D регистра 20 накопител  полубитовых значений, а выход первого разр да счетчика взвешивающего декодера формирует сигнал по- 45 (и+-1)-м разр дом, лубитовой синхронизации j по фронту, интервале

инверсному относительно фронта формировани  сигнала полубитовой синхронизации г, формируемого Т-триггером 34. По сигналу полубитовой синхрони- 50 зации j происходит накопление полубитовых значений воспроизведенного сигнала после процедуры весового декодировани  в разр дах регистра 20 накопител  полубитовых значений.55

По комбинации сигналов ж, -у, и, к, подаваемых с выходов разр дов регистра 20 накопител  на входы дешифратора 2 1 , производитс  селекци  комбинамационного входа D с выходом последнего разр да регистра 22 накопител   вл етс  как бы его продолжением,

 дом.

единичного значени  сигнала / регистр 22 по управл ющему входу V4 настраиваетс  на режим записи в свои разр ды настроечной комбинации 10000000 в параллельном коде. Эта процедура осуществл етс  по заднему фронту первого импульса сигнала побитовой синхронизации н« Следующими импульсами сигнала побитовой синхронизации ц выполн етс  процедура последовательного выдвижени  настроечной комбинации из регистра 22 в сторону D-триггера 23 в режиме последовательного сдвига с одновременным

, Q 5 20

34458

ций их значений 0110 дешифратором 21, Эта комбинаци  полубитовых значений возникает в результате воспроизведени  сигнала маркерной комбинации и вызывает формирование на выходе

дешифратора 21 сигнала л единичного значени , с по влением которого начинаетс  выполнение процедуры подготовки регистра 22 накопител  битов информационной комбинации и формировател  сигнала побитовой синхронизации Т-триггера 24 к накоплению битов информационной комбинации. Сигнал сбрасывает по установочному входу R Р-триггер 23 и тем самым снимает блокировку с формировател  сигнала побитовой синхронизации Т-триггера 24 и с элемента И 25 и накладывает блокировку на элемент И 23, одновременно подготавлива  формирователь синхроимпульса обмена D-триггер 27 по установочному входу S,

Элемент И 25 по нулевому значению сигнала через инвертор 26 и по единичному значению сигнала о из сигнала б в момент завершени  воспроизведени  и декодировани  сигнала битов нулевого значени  фор тактирующий вход С D-триггера 23, ко- торый благодар  св зи своего инфор (и+-1)-м разр дом, а интервале

мационного входа D с выходом последнего разр да регистра 22 накопител   вл етс  как бы его продолжением,

 дом.

единичного значени  сигнала / регистр 22 по управл ющему входу V4 настраиваетс  на режим записи в свои разр ды настроечной комбинации 10000000 в параллельном коде. Эта процедура осуществл етс  по заднему фронту первого импульса сигнала побитовой синхронизации н« Следующими импульсами сигнала побитовой синхронизации ц выполн етс  процедура последовательного выдвижени  настроечной комбинации из регистра 22 в сторону D-триггера 23 в режиме последовательного сдвига с одновременным

накоплением битов считываемой информационной комбинации в разр дах регистра 22- до момента завершени  перезаписи единицы из последнего разр да регистра 22 в D-триггер 23, что способствует по влению на его пр мом выходе сигнала о единичного значени , блокирующего формирователь сигнала побитовой синхронизации D-триггер 24 по установочному входу R и снимающего блокировку с элемента И 28, а на его инверсном выходе сигнала нулевого значени , блокирующего элемент И 25 и снимающего блокировку по установоч- ному входу с D-триггера 27, подготавлива  его по входу D к опрокидыванию в инверсное состо ние по переднему фронту сигнала 1. На выходе D-триггера 27 с задержкой на один такт полубитовой синхронизации от момента опрокидывани  D-триггера 23 по витс  сигнал п нулевого значени  и блокирует элемент И 23, через который на интервале такта задержки пройдет импульс полубитовой синхронизации, поступающий на один из его входов с инверсного выхода Т-триггера 34.

Таким образом, устройство воспроизведени  после накоплени  очередной информационной комбинации переходит в состо ние ожидани  воспроизведени  очередной маркерной комбинации и формирует на выходе элемента И 28 синхроимпульс обмена, по которому накопленна  информационна  комбинаци , представленна  в параллельном коде на выходах разр дом регистра 22 накопител , может быть транслирована потребителю .

Claims (3)

1. Способ маркировани  информационных комбинаций в системах.последовательной записи и передачи с двух- частотным кодированием, заключающийс в добавлении к каждой из них при записи или передаче, перед началом развертки информационной комбинации константы единицы в первом по ходу разр де маркера и последующем кодировании двухчастотным кодом, отличающийс  тем что, с целью повышени  достоверности процесса выделени  сигналов синхронизации при воспроизведении или приеме, сигнал маркера формируют в виде четырехразр дной комбинации, во второй и тре0

0

s

тий разр ды которой записывают константы единицы, а в четвертый разр д - константу нул , при этом на этапе развертки второго и третьего маркерных разр дов сигналы констант единиц инвертируют в серединах интервалов второго и третьего маркерных разр дов, а при воспроизведении или приеме сигнал маркера выдел ют . путем весового декодировани  интервалов сигнала, воспроизводимого или принимаемого на этапе второй половины интервала второго маркерного разр да и интервалов третьего и четвертого маркерных разр дов и селекции результата накоплени  результатов весового декодировани  по четырем полубитовым значени м сигналов третьего и четвертого разр дов маркерной комбинации.

2. Устройство записи или передачи информационных комбинаций, содержащее мультиплексор, первый информа5 ционный вход которого соединен с шиной высокого потенциала, дешифратор, К-разр дный двоичный счетчик, выходы которого св заны с соответствующими адресными входами мультиплексора и

0 дешифратора, двухразр дный двоичный счетчик, счетный вход которого при-. соединен к шине синхронизации, пер-, вый D-триггер, инвертор, вход которого соединен с выходом второго раз , р да двухразр дного двоичного счетчи- ка и тактирующим входом первого D-триггера, второй D-триггер, первый и второй элементы И и Т-триггер отличающеес  тем, что, с целью повышени  достоверности процесса выделени  сигналов синхронизации при воспроизведении или приеме, в него дополнительно введены первый элемент ИЛИ, выход которого соединен с установочным входом К-разр дного двоичного счетчика, потенциально-импульсна   чейка, выход которой подключен к первому входу первого элемента ИЛИ, второй элемент ИЛИ, выход

0 которого подключен к входу потенциально-импульсной  чейки, первый вход которого присоединен к выходу дешифратора , а второй - к второму входу первого элемента ИЛИ и инверсному

5 выходу второго 0-триггераэ второй Т-триггер, вход установки в О кото-1 рого соединен с выходом мультиплексора и первым входом первого элемента И, третий элемент ИЛИ, выход которого

0

5

11

1543445

подключен к тактирующему входу первого Т-триггера, первый вход - к выходу первого-элемента И, а второй вход - к выходу второго элемента И, и двухполюсный переключатель, содержащий две группы контактов, первый контакт первой группы которого соединен с шиной низкого потенциала, второй контакт - с первым входом первого элемента ИЛИ, а общий - с входом установки в 1 первого Т-триггера, выход которого  вл етс  выходом устройства , второй контакт второй группы двухполюсного переключател  подключен к счетному входу двухразр дного двоичного счетчика, а общий контакт - к второму и первому входам соответственно первого и второго элементов И и к тактирующему входу второго Т-триггера , выход которого соединен с вторым входом второго элемента И, выход инвертора св зан с тактирующим входом второго D-триггера, информационный вход которого подключен к шине запуска устройства, а установочный вход - к шине низкого потенциала, счетный вход К-разр дного двоичного счетчика соединен с входом инвертора, выход первого разр да - с информационным входом первого D-триггера, инверсный выход которого подключен к второму и третьему информационным входам мультиплексора, четвертый ин- формационный вход которого подсоединен к шине низкого потенциала,, а $ последующих информационных входов - к информационным шинам.

3. Устройство воспроизведени  или приема информационных комбинаций, содержащее последовательно соединенные фазовый корректор, вход которого  вл етс  входом устройства, гистерезис- ный компаратор и формирователь импульсов , взвешивающий декодер двух- частотного кода, регистр накфпител  полубитовых значений, информационный вход которого соединен с вторым, а вход тактировани  - с первым выходами взвешивающего декодера двухчастотного кода, фильтр нижних частот, генератор , управл емый напр жением, управл ющий вход которого подключен к выходу фильтра нижних частот, первый инвертор, первый элемент И, первый вход которого присоединен к выходу первого инвертора, второй инвертор, дешифратор и регистр накопител  битов информационной комбинации, от

ичающее

12 с  

тем, что, с це

5

0

5

0

лью повышени  достоверности процесса выделени  сигналов синхронизации при воспроизведении или приеме, в него дополнительно введены повторитель, второй элемент И, первый вход которого соединен с выходом второго инвертора , а второй - с входами установки в О генератора, управл емого напр жением, и взвешивающего декодера двухчастотного Кода и выходом повторител , установочные входы объединены и подключены к выходу первого элемента И, а инверсные выходы присоединены соответственно к первому и второму входам делител  напр жени , выход которого св зан с входом фильтра нижних частот, первый Т-триггер, тактирующий вход которого соединен с выходом генератора, управл емого напр жением , вторым входом первого элемента И и счетным входом взвешивающего декодера двухчастотного кода, а вход установки в О - с одноименным входом генератора, управл емого напр жением , второй Т-триггер, вход установки в 1 которого подключен к выходу второго элемента И, а пр мой выход - к входу тактировани  регистра накопител  битов информационной комбинации , информационный вход последовательного накоплени  которого соединен с входом второго инвертора и первыми входом и выходом соответственно дешифратора и регистра накопител  полубитовых значений, второй, третий и четвертый выходы которого св заны с соответствующими входами дешифратол ра, третий D-триггер, тактирующий вход которого соединен с пр мым выходом первого Т-триггера, информационными входами первого и второго D- триггеров и тактирующим входом втос рого Т-триггера, третий элемент И и четвертый D-триггер, вход тактировани  которого подключен к инверсному выходу второго Т-триггера, а пр мой выход - к его входу установки в О и первому входу третьего элемента И, выход которого  вл етс  выходом синхроимпульсов обмена, третий вход соединен с инверсным выходом первого Т-триггера, а второй вход - с пр мым выходом третьего D-триггера, информационный вход и вход установки в 1 которого св заны с третьим входом второго элемента И и инверсным выходом четвертого D-триггера,

5

0

5

131543445I

вход установки в . 0 которого присое- параллельного накопител  которого динен к выходу дешифратора и входу соединен с шиной низкого потенциала, установки режима работы и информационному входу параллельного накоплени  первого разр да регистра накопител  битов информационной комбинации,

остальные N-1 информационные входы

выходы  вл ютс  выходом устройства, причем выход старшего разр да также подключен к информационному входу четвертого D-триггера.

а 11шшишпллш1ши1лллл тгшшшллллл

-I I I I I I I I I I I I I I

6 h-riJTjnjTj jTj4jTjnjn r

0 г

01

U

Г-г |

II1

ЗЬ fi Г о ГП о i о 1 т

к Innnnmjuiji-jimLJiJ

л|

Фк/&2

параллельного накопител  которого соединен с шиной низкого потенциала,

выходы  вл ютс  выходом устройства, причем выход старшего разр да также подключен к информационному входу четвертого D-триггера.

Л 72

Л

ГЦ

г

/т

лт

11

Выход

фие.1

;

г

а11Ш}П1ШПЛПЛЛЛПЛ1}Л1ШЛ

ж|-т

l uulлnлл uLЛJlnлJlJUЛJШЛJ ЛJa j hjTJTJbTT rira T-JTJTj-n

Фаа.З

8tuet

ПП П П П in

fl

runru U-njlЈ

ПЛГШП|ж

Пп п п п

ШЛЛПЛЛ1Ж1ППЛШ

llllll lllllllllllllllllllllllllllll lll|||||l||l|IIIJIIIHl|g

MINI Mill I I I I (J I И I I Q

/У А. /. /У / /. /. / А X /N7n / / / / / у / 7 / / / и

П

JL

Фиг. 6