SU1434553A1

SU1434553A1 - Регенератор бинарных сигналов

Info

Publication number: SU1434553A1
Application number: SU874253866A
Authority: SU
Inventors: Владимир Дмитриевич Недильниченко
Original assignee: Одесский Электротехнический Институт Связи Им.А.С.Попова
Priority date: 1987-04-16
Filing date: 1987-04-16
Publication date: 1988-10-30

Abstract

Изобретение относитс к электросв зи . Цель изобретени - повышение достоверности регенерации при наличии межсимвольных искажений. Регенератор содержит корректирующий усилитель 1, блок компенсации 2 задержек , блок задержки 3, сумматор 4, блок тактовой синхронизации 5, управл емый генератор 6, счетчик 7, дискриминатор 8 уровн , триггеры 9 и 10, коммутаторы 11, блоки вычитани (БВ) 12 и блок пам ти 13. Принимаемый сигнал после усилени , коррекции и задержки поступает в БВ 12, где определ етс разность между отсчетами прин того и эталонного сигналов. Сумматор 4 определ ет степень близости между этими сигналами, после чего дискриминатор 8 определ ет, кака из очередных комбинаций эталонных сигналов менее отличаетс от прин той, чем предыдуща . Затем в триггер 9 записываетс центральный символ наиболее правдоподобной комбинации символов . После перебора всех комбинаций символов в счетчике 7 он осуществл ет управление записью оценки прин того сигнала из триггера 9 в триггер 10. который формирует выходной бинарньм сигнал регенератора. 1 ил. с S (Л

Description

л

ел

СЛ

СО

1143455

Изобретение относитс к электро- св,зи и может использоватьс в качеств ; регенеративных трансл торов в линейных трактах цифровых систем передачи информации.

Цель изобретени - повышение достоверности регенерации при наличии межсимвольных искажений

На чертеже приведена структурна (Q электрическа схема регенератора бинарных сигналов.

Регенератор бинарных сигналов содержит корректирующий усилитель 1,, блок 2 компенсации задержек, блок 3 ,15 задержки J сумматор 4,, блок 5 тактовой синхронизатдии, управл емый генератор 6, счетчик 7, дискриминатор 8 уровн -, первый и второй триггеры 9 и 10, коммутаторы 11, блоки 12 вычитани , блок 20 13 пам ти.

Регенератор бинарных сигналов рабо- гает следующим образом.

Принимаемый сигнал после усилени

ходов счетчика 7 на управл ющие входы ко -п-1утаторов 11. В блоках 12 вычитани определ етс разность между отсчетами прин того сигнала и отсчетами эталонного сигнала. Разность вычитани с выходов блоков 12 поступают на входы сумматора- 4, в котором определ етс степень близости между принимаемыми и эталонными сигналами.

В качестве меры отклонени можно использовать либо квадрат разности, либо модуль разности. С выхода сумматора 4 сигнал отклонени поступает на вход дискриминатора 8 уровн , в котором определ етс , кака из очередных комбинаций эталонных сигналов менее отличаетс от прин той, чем предыдуща . . За врем , не превышающее длительности тактового интервала принимаемого сигнала, осуществл етс последовательное сравнение всевозмож.ных комбинаций эталонных сигналов с прин той

и коррекции в корректирующем усилите-25 и по сигналу управлени с выхода дисле 1 и блоке 2 компенсации, задержек поступает на вход, блока 3 задержки. С выходов блока 3 задержки отсчеты принимаемых сигналов подаютс на входы блоков 12 вычитани .30

Сигнал с выхода блока 2 компенсации задержек поступает также на вход блока 5 тактовой синхронизации, в котором определ ютс границы тактовых интервалов принимаемого сигнала. Сигналом с выхода блока 5 тактовой синхронизации запускаетс управл емьш генератор 6, подключенный к входу счетчика 7,

Частота управл емого генератора 6 f , где f - тактова частота принимаемого сигнала; К - коэффициент пересчета счетчика 7. На первых N+M-1 выходах счетчика 7 формируетс

55

40

т MfM- 1 2 комбинации двоичных символов

,..45

криминатора 8 уровн в триггер 9 записываетс центральный символ наиболее правдоподобной комбинации символов .

После перебора всех комбинаций символов на выходах счетчика 7 на его последнем выходе по вл етс импульс, которым дискриминатор 8 уровн , и управл емый генератор 6 устанавливаютс в начальное состо - - ние, а в триггер 10 с выхода триггера 9 записываетс оценка прин того сигнала. Сигнал на выходе триггера 10 вл етс выходным сигналом регенератора бинарных сигналов.

Ф-ормула изобретени

Регенератор бинарных сигналов, содержащий последовательно соединенные корректирующий усилитель, блок компенсации задержек и блок задержки, а также сумматор, причем вход корректирующего усилител вл етс входом регенератора бинарных сигналов, о т- лич ающийс темз что, с целью повышени достоверности регенерации при наличии межсимвольных искажений , введены последовательно соеди ненные блок тактовой синхронизации, управл емый генератор и счетчик, последовательно соединенные дискриминатор уровн , первый триггер и второй триггер, цепи, содержащие кажда

,.

(N - длин.а блока 3 задержки; М - длительность отклика тракта передачи в количестве тактовых интервалов принимаемого сигнала). Так как длительность от клика тракта передачи равна М, то каждьй отсчет сигнала может-

11

принимать 2 значений. Поэтому в блоМ

ке 13 пам ти хранитс 2 отсчетов эталонных сигналов, поступающих на информационные входы коммутаторов 11 ,

Прохождением отсчетов эталонных сигналов с выходов блока 13 пам ти на вторые входы блоков 12 вычитани : управл ют сигналы, поступающие с вы30

55

40

45

50

55

Ф-ормула изобретени

31434553А

последовательно соединенные коммута-соответствующие выходы счетчика соетор и блок вычитани , а также блокдинены с второй группой входов каждопам ти , выходы которого подключеныго коммутатора, центральный выход

к первой группе входов каждого комму- .счетчика подключен к информационному

татора, выход блока компенсации за-входу первого триггера, а последний

держек соединен с входом блока такто-выход счетчика соединен с вторыми

вой синхронизации, выходы блока за-входами управл емого генератора и дисдержки подключены к вторым входамкриминатора уровн и тактовым входом

соответствующих блоков вычитани , вы- ювторого триггера, выход которого входы которых соединены с входами сум-л етс выходом регенератора бинарных

матора, выход кЬторого подключен ксигналов, первому входу дискриминатора уровн .

Claims

Ф-ормула изобретения

Регенератор бинарных сигналов, содержащий последовательно соединенные корректирующий усилитель, блок компенсации задержек и блок задержки, а также сумматор, причем вход корректирующего усилителя является входом регенератора бинарных сигналов, о тличающийся тем, что, с целью повышения достоверности регенерации при наличии межсимвольных искажений, введены последовательно соединенные блок тактовой синхронизации, управляемый генератор и счетчик, последовательно соединенные дискриминатор уровня, первый триггер и второй триггер, цепи, содержащие каждая последовательно соединенные коммутатор и блок вычитания, а также блок памяти, выходы которого подключены к первой группе входов каждого коммутатора, выход блока компенсации задержек соединен с входом блока тактовой синхронизации, выходы блока задержки подключены к вторым входам соответствующих блоков вычитания, вы- щ ходы которых соединены с входами сумматора, выход которого подключен к первому входу дискриминатора уровня, соответствующие выходы счетчика соединены с второй группой входов каждого коммутатора, центральный выход счетчика подключен к информационному входу первого триггера, а последний выход счетчика соединен с вторыми входами управляемого генератора и дискриминатора уровня и тактовым входом второго триггера, выход которого является выходом регенератора бинарных сигналов.